CN103035731B - 射频横向双扩散场效应晶体管及其制造方法 - Google Patents
射频横向双扩散场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103035731B CN103035731B CN201210529922.2A CN201210529922A CN103035731B CN 103035731 B CN103035731 B CN 103035731B CN 201210529922 A CN201210529922 A CN 201210529922A CN 103035731 B CN103035731 B CN 103035731B
- Authority
- CN
- China
- Prior art keywords
- region
- faraday shield
- type
- epitaxial loayer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000009977 dual effect Effects 0.000 title claims abstract description 13
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 31
- 239000007924 injection Substances 0.000 claims abstract description 31
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- WFAQWTGDFGIPHO-UHFFFAOYSA-L [B+2].[Cl-].[Cl-] Chemical compound [B+2].[Cl-].[Cl-] WFAQWTGDFGIPHO-UHFFFAOYSA-L 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229940090044 injection Drugs 0.000 description 23
- 230000005684 electric field Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上生长P型外延层，在所述P型外延层中形成轻掺杂漂移区，在所述P型外延层上方设置有第一层法拉第盾及第二层法拉第盾，在所述轻掺杂漂移区中还包括两块第二次NLDD注入区域，分别位于所述第一层法拉第盾及所述第二层法拉第盾的下方。本发明能获得超过原有结构器件的性能，实现更高的击穿电压(高于120V)，同时还可以降低原有结构器件的导通电阻。同时本发明还公开了该晶体管的制造方法。
Description
技术领域
本发明涉及一种半导体集成电路制造器件，特别是涉及一种射频横向双扩散场效应晶体管，本发明还涉及该晶体管的制造方法。
背景技术
射频横向双扩散场效应晶体管(RFLDMOS)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM，PCS，W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。
RFLDMOS器件的击穿电压(BV)与导通电阻(Rdson)是两个用来衡量器件性能的重要参数。较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为50V的RFLDMOS器件，其击穿电压需要达到110V以上。而导通电阻(Rdson)则会直接影响到器件的输出功率与增益等特性。为了实现较高的击穿电压，一般RFLDMOS管采用了两层法拉第盾(G-shield)结构，这有利于电场更均匀地分布，如图1所示，采用掺高浓度P型杂质的衬底，即P型衬底11，根据器件耐压的要求不同，在所述P型衬底11上，生长不同厚度和掺杂浓度的P型外延层12，通过光刻板定义，进行离子注入形成轻掺杂漂移区(NLDD)13；随后热氧生长一层栅极氧化层14；淀积多晶硅，光刻板定义并刻蚀出多晶硅栅15；利用离子注入和扩散工艺分别形成P阱16、P+区域17、N+源区18及N+漏区19；然后淀积一层氧化层110，淀积金属或者金属硅化物，刻蚀出第一层法拉第盾111，再淀积一层氧化层110，淀积金属或者金属硅化物，刻蚀出第二层法拉第盾112，然后定义P型多晶硅塞或金属塞结构113，并淀积相应材料；最后进行后续工艺，形成RFLDMOS。然而，仅靠两层法拉第盾结构实现更高的击穿电压BV(例如高于120V)仍然存在较大困难。
发明内容
本发明所要解决的技术问题是提供一种射频横向双扩散场效应晶体管，能获得超过原有结构器件的性能，实现更高的击穿电压(高于120V)，同时还可以降低原有结构器件的导通电阻。
为解决上述技术问题，本发明提供的一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上生长P型外延层，在所述P型外延层中形成轻掺杂漂移区，在所述P型外延层上方设置有第一层法拉第盾及第二层法拉第盾，在所述轻掺杂漂移区中还包括两块第二次NLDD注入区域，分别位于所述第一层法拉第盾及所述第二层法拉第盾的下方。
进一步的，还包括位于所述P型外延层上方的栅极氧化层及多晶硅栅，位于所述P型外延层中的利用离子注入和扩散工艺分别形成P阱、P+区域、N+源区及N+漏区，及P型多晶硅塞或金属塞结构。
进一步的，所述位于所述第一层法拉第盾下方的第二次NLDD注入区域，长度为0-0.8微米。
进一步的，所述位于所述第二层法拉第盾下方的第二次NLDD注入区域，长度为O-O.95微米。
一种射频横向双扩散场效应晶体管的制造方法，包括：
步骤1、在P型衬底上生长P型外延层；经栅极氧化层生长后，淀积多晶硅，通过刻板定义并刻蚀出多晶硅栅，在刻蚀完成后，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区；
步骤2、通过光刻定义并进行离子注入形成两块第二次NLDD注入区域，所述两块第二次NLDD注入区域位于所述轻掺杂漂移区中并分别位于两层法拉第盾下方的区域；
步骤3、P阱的形成；
步骤4、P+区域、N+源区及N+漏区的形成；
步骤5、第一层法拉第盾、第二层法拉第盾及P型多晶硅塞或金属塞结构的形成。
进一步的，步骤1中进行一步较高能量的轻掺杂LDD的N型离子注入，注入离子为磷或砷，能量为50-300keV，剂量为5e11-4e12cm-2。
进一步的，步骤2中所述进行离子注入形成两块第二次NLDD注入区域，注入离子为磷或砷，注入能量范围为50-300keV，注入剂量范围为5e11-4e12cm-2。
进一步的，步骤3中所述P阱的形成有两种方式，一种是在多晶硅栅形成前通过注入与高温推进形成，另一种是通过自对准工艺加高温推进形成。
进一步的，所述P阱，注入离子为硼，能量为30-80kev，剂量为1e12-1e14cm-2。
进一步的，步骤4中所述N+源区及N+漏区的形成，注入离子为磷或砷，能量为O-200keV，剂量为1e13-1e16cm-2。所述P+区域的形成，注入离子为硼或二氯化硼，能量为O-100keV，剂量为1e13-1e16cm-2。
本发明的射频横向双扩散场效应晶体管，能够获得超过原有结构器件的性能，实现更高的击穿电压(高于120V)，同时还可以降低原有结构器件的导通电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有的RFLDMOS器件的结构示意图；
图2是本发明RFLDMOS器件结构示意图；
图3a是现有的RFLDMOS件在击穿时的碰撞电离示意图；
图3b是本发明的RFLDMOS器件在击穿时的碰撞电离示意图；
图4是本发明RFLDMOS器件与现有RFLDMOS器件沿NLDD区域的横向电场强度分布图；
图5是本发明RFLDMOS器件与现有RFLDMOS器件的击穿电压曲线图；
图6a-6e是本发明RFLDMOS器件制造方法各步骤结构示意图。
主要附图标记说明：
P型衬底11P型外延层12
轻掺杂漂移区13栅极氧化层14
多晶硅栅15P阱16
P+区域17N+源区18
N_漏区19氧化层110
第一层法拉第盾111第二层法拉第盾112
P型多晶硅塞或金属塞结构113
P型衬底21P型外延层22
栅极氧化层23多晶硅栅24
轻掺杂漂移区25第二次NLDD注入区域26
第一层法拉第盾下方的注入区域261
第二层法拉第盾下方的注入区域262
P阱27P+区域28
N+源区29N+漏区210
氧化层211第一层法拉第盾212
第二层法拉第盾213P型多晶硅塞或金属塞结构214
P型衬底61P型外延层62
栅极氧化层63多晶硅栅64
轻掺杂漂移区65第二次NLDD注入区域66
P阱67P+区域68
N+源区69N+漏区610
氧化层611第一层法拉第盾612
第二层法拉第盾613P型多晶硅塞或金属塞结构614
光刻胶600
第一层法拉第盾下方的注入区域601
第二层法拉第盾下方的注入区域602
具体实施方式
如图2所示，本发明RFLDMOS器件结构，包括在所述P型衬底21上，生长P型外延层22，热氧生长一层栅极氧化层23；淀积多晶硅，光刻板定义并刻蚀出多晶硅栅24；随后在所述P型外延层22上通过光刻板定义并进行离子注入形成轻掺杂漂移区(NLDD)25；在轻掺杂漂移区25中进行第二次掺杂，形成两块第二次NLDD注入区域26，这两块第二次NLDD注入区域26分别为第一层法拉第盾下方的注入区域261及第二层法拉第盾下方的注入区域262，利用离子注入和扩散工艺分别形成P阱27、P+区域28、N+源区29及N+漏区210；然后淀积一层氧化层211，淀积金属或者金属硅化物，刻蚀出第一层法拉第盾212，再淀积一层氧化层211，淀积金属或者金属硅化物，刻蚀出第二层法拉第盾213，然后定义P型多晶硅塞或金属塞结构214，并淀积相应材料；最后进行后续工艺，形成RFLDMOS。本发明RFLDMOS器件在双层法拉第盾结构的基础上，通过对两层法拉第盾中每层法拉第盾下方NLDD区域进行第二次掺杂，改变了该区域杂质的浓度，分别增强了两层法拉第盾结构提拉电场的效果，使电场的分布更加均匀，从而实现了更高的击穿电压BV(高于120V)。同时，第二次掺杂也使得NLDD区域整体的杂质浓度增加，从而实现更低的导通电阻Rdson。
如图3a、图3b、图4所示，其中图3a、图3b为现有的RFLDMOS器件及本发明的RFLDMOS器件在击穿时的碰撞电离示意图；图4为本发明RFLDMOS器件与现有RFLDMOS器件沿NLDD区域的横向电场强度分布图，其中曲线a表示本发明，曲线b表示现有技术，各曲线与坐标围成的面积即为该器件的击穿电压BV，显而易见曲线a围成的面积更大，即本发明RFLDMOS器件具有更高的击穿电压BV。这主要是因为位于两层法拉第盾正下方NLDD区域的掺杂浓度的提高增强了法拉第盾提拉电场的作用，形成多个电场峰，使整个电场的分布更加的平缓，从而获得更高的击穿电压BV。
如图5所示，为本发明RFLDMOS器件与现有RFLDMOS器件的击穿电压曲线图，其中曲线a表示本发明，曲线b表示现有技术，由图可见，曲线a具有更高的击穿电压，即本发明RFLDMOS器件具有更高的击穿电压。
本发明RFLDMOS器件的制造方法，如图6a-6e所示，包括：
步骤1、在P型衬底61上生长P型外延层62；经栅极氧化层63生长后，淀积多晶硅，通过刻板定义并刻蚀出多晶硅栅64，在刻蚀完成后，为保证随后的离子注入时多晶硅栅64不被击穿，保留其顶部的光刻胶600。随后，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区(NLDD)65，注入离子如磷、砷等，能量为50-300keV，剂量为5e11-4e12cm-2，最后去除光刻胶600，如图6a所示。
步骤2、通过光刻定义并进行离子注入形成两块第二次NLDD注入区域66。该第二次NLDD注入区域66为位于NLDD中并处于两层法拉第盾下方的区域，第一层法拉第盾下方的注入区域601，其长度为O-0.8um，第二层法拉第盾下方的注入区域602，其长度为O-0.95um，注入杂质可为磷或者砷，注入能量范围为50-300Kev，注入剂量范围为5e11-4e12cm-2，如图6b所示。
步骤3、P阱67的形成，可以有两种方式，一种是在多晶硅栅64形成前通过注入与高温推进形成，另一种是通过自对准工艺加高温推进形成。其杂质为硼，能量为30-80keV，剂量为1e12-1e14cm-2，如图6c所示。
步骤4、P+区域68、N+源区69及N+漏区610的形成，具体为通过光刻定义出N+和P+的区域，注入源漏端的N+，杂质为磷或砷，能量为O-200keV，剂量为1e13-1e16cm-2。注入P+时，杂质为硼或二氯化硼，能量为O-100keV，剂量为1e12-1e14cm-2，如图6d所示。
步骤5、淀积氧化层611和第一层法拉第盾612，并采用光刻定义出其结构。随后再淀积一层氧化层611和第二层法拉第盾613，采用光刻定义其结构。定义P型多晶硅塞或金属塞结构614，并淀积相应材料，如图6e所示。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上生长P型外延层，在所述P型外延层中形成N型轻掺杂漂移区，在所述P型外延层上方设置有第一层法拉第盾及第二层法拉第盾，其特征在于，在所述N型轻掺杂漂移区中还包括两块第二次NLDD注入区域，分别位于所述第一层法拉第盾及所述第二层法拉第盾的下方。
2.如权利要求1所述的射频横向双扩散场效应晶体管，其特征在于，还包括位于所述P型外延层上方的栅极氧化层及多晶硅栅，位于所述P型外延层中的利用离子注入和扩散工艺分别形成P阱、P+区域、N_源区及N_漏区，及P型多晶硅塞或金属塞结构。
3.如权利要求1所述的射频横向双扩散场效应晶体管，其特征在于，所述位于所述第一层法拉第盾下方的第二次NLDD注入区域，长度大于0并且小于0.8微米。
4.如权利要求1所述的射频横向双扩散场效应晶体管，其特征在于，所述位于所述第二层法拉第盾下方的第二次NLDD注入区域，长度大于0并且小于0.95微。
5.一种如权利要求1所述晶体管的制造方法，其特征在于，包括：
步骤1、在P型衬底上生长P型外延层；经栅极氧化层生长后，淀积多晶硅，通过刻板定义并刻蚀出多晶硅栅，在刻蚀完成后，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区；
步骤2、通过光刻定义并进行离子注入形成两块第二次NLDD注入区域，所述两块第二次NLDD注入区域位于所述轻掺杂漂移区中并分别位于两层法拉第盾下方的区域；
步骤3、P阱的形成；
步骤4、P+区域、N+源区及N+漏区的形成；
步骤5、第一层法拉第盾、第二层法拉第盾及P型多晶硅塞或金属塞结构的形成。
6.如权利要求5所述的制造方法，其特征在于，步骤1中进行一步较高能量的轻掺杂LDD的N型离子注入，注入离子为磷或砷，能量为50-300keV，剂量为5e11-4e12cm-2。
7.如权利要求5所示的制造方法，其特征在于，步骤2中所述进行离子注入形成两块第二次NLDD注入区域，注入离子为磷或砷，注入能量范围为50-300keV，注入剂量范围为5e11-4e12cm-2。
8.如权利要求5所示的制造方法，其特征在于，步骤3中所述P阱的形成有两种方式，一种是在多晶硅栅形成前通过注入与高温推进形成，另一种是通过自对准工艺加高温推进形成。
9.如权利要求8所示的制造方法，其特征在于，所述P阱，注入离子为硼，能量为30-80kev，剂量为1e12-1e14cm-2。
10.如权利要求5所示的制造方法，其特征在于，步骤4中所述N+源区及N+漏区的形成，注入离子为磷或砷，能量为0-200keV，剂量为1e13-1e16cm-2，所述P+区域的形成，注入离子为硼或二氯化硼，能量为0-100keV，剂量为1e12-1e14cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210529922.2A CN103035731B (zh) | 2012-12-11 | 2012-12-11 | 射频横向双扩散场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210529922.2A CN103035731B (zh) | 2012-12-11 | 2012-12-11 | 射频横向双扩散场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103035731A CN103035731A (zh) | 2013-04-10 |
| CN103035731B true CN103035731B (zh) | 2016-04-13 |
Family
ID=48022432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210529922.2A Active CN103035731B (zh) | 2012-12-11 | 2012-12-11 | 射频横向双扩散场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035731B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701368B (zh) * | 2013-12-06 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| CN104282762B (zh) * | 2014-09-15 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制作方法 |
| CN104485360B (zh) * | 2014-12-29 | 2017-10-27 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| CN108831924A (zh) * | 2018-05-02 | 2018-11-16 | 浙江大学 | 一种适用于集成电路的碳化硅平面型功率场效应晶体管 |
| CN113257914A (zh) * | 2020-05-25 | 2021-08-13 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280482A (zh) * | 2011-08-02 | 2011-12-14 | 清华大学 | 射频侧向扩散金属氧化物半导体器件及制备方法 |
| CN102446967A (zh) * | 2010-09-30 | 2012-05-09 | 北京大学 | 含有复合漂移区的soi ldmos器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4703769B2 (ja) * | 2009-01-15 | 2011-06-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2012
- 2012-12-11 CN CN201210529922.2A patent/CN103035731B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446967A (zh) * | 2010-09-30 | 2012-05-09 | 北京大学 | 含有复合漂移区的soi ldmos器件 |
| CN102280482A (zh) * | 2011-08-02 | 2011-12-14 | 清华大学 | 射频侧向扩散金属氧化物半导体器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103035731A (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103050532B (zh) | Rf ldmos器件及制造方法 | |
| CN103035731B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN102347354A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN101719515B (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
| CN103855210A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103035678B (zh) | Rf ldmos器件及制造方法 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN104752500B (zh) | 射频ldmos器件及工艺方法 | |
| CN103035532B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103035722B (zh) | 射频ldmos器件及制造方法 | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN103035674A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN103050537A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103035724B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104701369A (zh) | 射频ldmos器件及工艺方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 | |
| CN104716187A (zh) | 射频ldmos器件及工艺方法 | |
| CN102456726B (zh) | 锗硅异质结双极晶体管 | |
| CN103178086B (zh) | 一种SiGe HBT工艺中的VPNP器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140121 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140121 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |