CN104701369A

CN104701369A - 射频ldmos器件及工艺方法

Info

Publication number: CN104701369A
Application number: CN201310655618.7A
Authority: CN
Inventors: 慈朋亮; 石晶; 胡君; 李娟娟; 钱文生; 刘冬华
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-12-06
Filing date: 2013-12-06
Publication date: 2015-06-10

Abstract

本发明公开了一种射频LDMOS器件，在P型衬底上的P型外延中具有体区及N型轻掺杂漂移区，外延表面具有LDMOS器件的多晶硅栅极及法拉第环，所述的N型漂移区是分成三个不同杂质浓度的区域，其浓度最高的区域位于法拉第环结构之下，所述的射频LDMOS器件可以在达到较高的击穿电压的同时具有较低的导通电阻。本发明还公开了所述的射频LDMOS器件的工艺方法，包含形成栅氧、漂移区第一次及第二次离子注入、多晶硅栅极形成、体区及源漏形成、钨塞及法拉第环形成等步骤。

Description

射频LDMOS器件及工艺方法

技术领域

本发明涉及半导体领域，特别是指一种射频LDMOS器件，本发明还涉及所述射频LDMOS器件的工艺方法。

背景技术

射频LDMOS（LDMOS：Laterally Diffused Metal Oxide Semiconductor）器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。

在射频LDMOS的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时，为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生电容对器件增益与效率的影响。较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为50V的射频LDMOS器件，其击穿电压需要达到110V以上。而导通电阻Rdson则会直接影响到器件射频特性，如增益与效率等特性。常规的射频LDMOS器件的结构如图1所示，图中1是P型衬底，10是P型外延，具有体区11和轻掺杂漂移区12，外延上有多晶硅栅极15，双层的法拉第环17。其轻掺杂漂移区12采用一步掺杂来实现，杂质浓度是均匀的，在获得较高的击穿电压BV的同时，也伴随着较高的导通电阻Rdson，二者相互制约。

发明内容

本发明所要解决的技术问题是提供一种射频LDMOS器件，其具非均匀浓度的轻掺杂漂移区。

本发明所要解决的另一技术问题是提供所述射频LDMOS器件的工艺方法。

为解决上述问题，本发明所述的射频LDMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P型体区，以及位于P型体区中的重掺杂P型区和所述射频LDMOS器件的源区；

所述P型外延中还具有轻掺杂漂移区，轻掺杂漂移区中具有所述LDMOS器件的漏区；

所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及覆盖在栅氧之上的多晶硅栅极；

在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞，钨塞上端连接所述重掺杂P型区；

所述轻掺杂漂移区是由第一、第二、第三共三个具有不同杂质浓度的区域共同组成。

进一步地，所述轻掺杂漂移区的第一区域的杂质浓度与第二区域的杂质浓度或者相同，或者是不同；第三区域是由第一区域和第二区域的重叠区域，具有最高的杂质浓度，且第三区域位于法拉第环下方。

进一步地，所述的第一区域紧靠多晶硅栅极，其宽度为1～3μm；第二区域与多晶硅栅极的距离为0.5～1.5μm。

本发明所述的一种射频LDMOS器件的工艺方法，包含如下工艺步骤：

第1步，在P型衬底上形成P型外延，然后生长栅氧化层；

第2步，利用光刻定义在轻掺杂漂移区的区域进行第一次离子注入形成第一区域；

第3步，利用光刻胶定义出第二区域，进行第二次离子注入；

第4步，淀积多晶硅层并向下刻蚀多晶硅及栅氧化层，形成多晶硅栅极；

第5步，形成体区，并注入形成重掺杂P型区及LDMOS器件的源区及漏区；

第6步，淀积氧化硅层和金属层并刻蚀，形成法拉第环结构；重复该过程形成双层法拉第环；制作钨塞。

进一步地，所述第2步中，紧靠多晶硅栅极，宽度为1～3μm的区域进行第一区域的轻掺杂N型离子注入，注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。

进一步地，所述第3步中，距离多晶硅栅极0.5～1.5μm的区域开始进行第二区域离子注入，注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。

进一步地，所述第5步中，P型体区的形成为两种方式：一种在多晶硅栅极形成之前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成；P型体区的注入杂质为硼，注入能量为30～80KeV，注入剂量为1x10¹²～1x10¹⁴cm^-2；源区及漏区均为重掺杂N型区，注入杂质为磷或砷，注入能量为≤200KeV，注入剂量为1x10¹³～1x10¹⁶cm^-2；P型体区中的重掺杂P型区注入杂质为硼或二氟化硼，注入能量为≤100KeV，注入剂量为1x10¹³～1x10¹⁶cm^-2。

进一步地，所述第6步中，淀积的氧化硅层厚度为

本发明所述的射频LDMOS器件，对N型漂移区进行两次离子注入，对漂移区的不同位置进行不同浓度的调节，改善了漂移区的电场分布，在实现器件较高击穿电压BV的同时，降低器件的导通电阻Rdson，同时，还能改善器件的HCI性能。所述的工艺方法简单，易于实施。

附图说明

图1是传统射频LDMOS器件的结构示意图。

图2～7是本发明工艺步骤示意图。

图8是本发明工艺步骤流程图。

图9～10是本发明与传统LDMOS的仿真对比图。

附图标记说明

1是P型衬底，10是P型外延层，11是P型体区，12是轻掺杂漂移区，13是钨塞，14是栅氧，15是多晶硅栅极，16是氧化层，17是法拉第环，21是漏区，22是重掺杂P型区，23是源区，105是光刻胶。

具体实施方式

本发明所述的射频LDMOS器件，其结构如图7所示，本发明所述的射频LDMOS器件，在P型衬底1上具有P型外延10，所述P型外延10中具有P型体区11，以及位于P型体区11中的重掺杂P型区22和所述射频LDMOS器件的源区23；硅表面具有栅氧14及覆盖在栅氧14之上的多晶硅栅极15，双层的法拉第环结构17覆盖在多晶硅栅极及硅表面上的氧化层16上。

所述P型外延10中还具有轻掺杂漂移区，所述轻掺杂漂移区是由第一、第二、第三共三个具有不同杂质浓度的区域共同组成：所述的第一区域5紧靠多晶硅栅极15，其宽度为1～3μm；第二区域6与多晶硅栅极15的距离为0.5～1.5μm，其中具有所述LDMOS器件的漏区21；第三区域7是第一区域5和第二区域6的重叠区域，且第三区域7位于法拉第环17下方。所述的第一区域5的杂质浓度与第二区域6的杂质浓度可以相同，也可以不同，根据器件的设计需要自由调整。第一区域浓度高于第二区域有助于提高饱和电流，反之则有助于提高HCI。两者的重叠区域第三区域7具有最高的杂质浓度。

在P型体区11远离轻掺杂漂移区的一侧具有穿通外延层10且其底部位于P型衬底1的钨塞13，钨塞13上端连接P型体区11中的重掺杂P型区22。

本发明所述的射频LDMOS器件的工艺方法，包含如下工艺步骤：

第1步，在P型衬底上1形成P型外延10，然后生长栅氧化层14。

第2步，利用光刻定义，在紧靠多晶硅栅极15、宽度为1～3μm的区域进行第一区域5的轻掺杂N型离子注入，即第一次的漂移区离子注入。注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。

第3步，利用光刻胶定义，在距离多晶硅栅极0.5～1.5μm的区域开始进行第二区域6离子注入，即第二次的漂移区离子注入。注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。第二区域6与第一区域5形成交叠区域7，使其位于后续将要形成的法拉第环下方。

第4步，淀积多晶硅层并向下刻蚀多晶硅及栅氧化层，形成多晶硅栅极15。

第5步，形成体区，P型体区11的形成为两种方式：一种在多晶硅栅极形成之前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成；P型体区的注入杂质为硼，注入能量为30～80KeV，注入剂量为1x10¹²～1x10¹⁴cm^-2；并注入形成重掺杂P型区及LDMOS器件的源区及漏区。源区23及漏区21均为重掺杂N型区，注入杂质为磷或砷，注入能量≤200KeV，注入剂量为1x10¹³～1x10¹⁶cm^-2；P型体区11中的重掺杂P型区22注入杂质为硼或二氟化硼，注入能量≤100KeV，注入剂量为1x10¹³～1x10¹⁶cm^-2。

第6步，淀积厚度为的氧化硅层16，再淀积一层金属层并刻蚀，形成法拉第环结构17；重复该过程形成双层法拉第环；制作钨塞13，器件最终形成如图7所示。

整个器件的制作流程如图8所示。

为说明本发明的实际效果，采用TCAD仿真软件对本发明射频LDMOS管以及传统的射频LDMOS管的效果进行了仿真对比，图9显示出了传统结构与本发明的轻掺杂N型漂移区的横向电场随X轴的分布，图中曲线与X轴合围的面积即为射频LDMOS管的击穿电压BV。从图中可以看出，本发明（虚线）具有更均匀的电场分布，对应着更高的击穿电压，这主要是因为漂移区采用两次离子注入，形成了三个不同浓度的区域，最高浓度的第三区域位于法拉第环下方，增强了第一层法拉第环对下方电场的控制，可以起到提拉电场的作用，结合第二层法拉第环的作用，形成非常均匀的电场分布，提高了器件的击穿电压BV。同时，该第三区域浓度的增加，也使整个N型漂移区的阻值降低，可以获得降低约5%的导通电阻Rdson。此外，通过调节两次N型离子注入的浓度，可以在保证击穿电压BV的情况下，降低靠近栅极的漂移区浓度，从而降低该处的电场强度，提高整个器件的HCI性能。采用该结构后，如图10所示的击穿电压仿真曲线，器件的击穿电压BV由118V提高到了127V。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种射频LDMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P型体区，以及位于P型体区中的重掺杂P型区和所述射频LDMOS器件的源区；

其特征在于：所述轻掺杂漂移区是由第一、第二、第三共三个具有不同杂质浓度的区域共同组成。

2.如权利要求1所述的射频LDMOS器件，其特征在于：所述轻掺杂漂移区的第一区域的杂质浓度与第二区域的杂质浓度或者相同，或者是不同；第三区域是第一区域和第二区域的重叠区域，具有最高的杂质浓度，且第三区域位于法拉第环下方。

3.如权利要求1或2所述的射频LDMOS器件，其特征在于：所述的第一区域紧靠多晶硅栅极，其宽度为1～3μm；第二区域与多晶硅栅极的距离为0.5～1.5μm。

4.如权利要求1所述的一种射频LDMOS器件的工艺方法，其特征在于：包含如下工艺步骤：

第1步，在P型衬底上形成P型外延，然后生长栅氧化层；

第3步，利用光刻胶定义出第二区域，进行第二次离子注入；

5.如权利要求4所述的一种射频LDMOS器件的工艺方法，其特征在于：所述第2步中，紧靠多晶硅栅极，宽度为1～3μm的区域进行第一区域的轻掺杂N型离子注入，注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。

6.如权利要求4所述的一种射频LDMOS器件的制造方法，其特征在于：所述第3步中，距离多晶硅栅极0.5～1.5μm的区域开始进行第二区域离子注入，注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。

7.如权利要求4所述的一种射频LDMOS器件的制造方法，其特征在于：所述第5步中，P型体区的形成为两种方式：一种在多晶硅栅极形成之前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成；P型体区的注入杂质为硼，注入能量为30～80KeV，注入剂量为1x10¹²～1x10¹⁴cm^-2；源区及漏区均为重掺杂N型区，注入杂质为磷或砷，注入能量为≤200KeV，注入剂量为1x10¹³～1x10¹⁶cm^-2；P型体区中的重掺杂P型区注入杂质为硼或二氟化硼，注入能量为≤100KeV，注入剂量为1x10¹³～1x10¹⁶cm^-2。

8.如权利要求4所述的一种射频LDMOS器件的制造方法，其特征在于：所述第6步中，淀积的氧化硅层厚度为