射频横向双扩散场效应晶体管及其制造方法
技术领域
本发明涉及一种半导体集成电路,特别是涉及一种射频横向双扩散场效应晶体管,另外本发明还涉及该晶体管的制造方法。
背景技术
随着3G时代的到来,通讯领域越来越多的要求更大功率的射频(RF)器件的开发。射频横向双扩散场效应晶体管(RFLDMOS),由于其具有非常高的输出功率,早在上世纪90年代就已经被广泛应用于手提式无线基站功率放大中,其应用频率为900MHz-3.8GHz。RFLDMOS与传统的硅基双极晶体管相比,具有更好的线性度,更高的功率和增益。如今,RFLDMOS比双极管,以及GaAs器件更受欢迎。
目前RFLDMOS的结构如图1所示,采用掺高浓度P型杂质的衬底,即P型衬底11,在所述P型衬底11上根据器件耐压的要求不同成长不同厚度和掺杂浓度的P型外延层12,利用离子注入和扩散工艺形成P型多晶硅塞或金属塞13,形成P阱14,氧化层17和多晶硅栅15;轻掺杂的漂移区(LDD)18;法拉第屏蔽层16、P+区域19、N+源区110及N+漏区111;这种结构在漏端有轻掺杂的漂移区(LDD)18,从而使其具有较大的击穿电压(BV),但是由于漂移区18的浓度较淡,使其具有较大的导通电阻(Rdson)。而如果RFLDMOS器件的导通电阻较大也会降低其输出功率的大小。因此,为了制作高性能的RFLDMOS,需要采用各种方法优化器件的击穿电压和导通电阻。
发明内容
本发明所要解决的技术问题是提供一种射频横向双扩散场效应晶体管,具有较低的RDSON,较大的BV,同时具有较低的输出电容。
为解决上述技术问题,本发明提供的一种射频横向双扩散场效应晶体管,在P型衬底上生长外延层,所述外延层结构为从下往上分别为P型轻掺杂外延层、N型轻掺杂外延层、P型重掺杂外延层与N型重掺杂外延层的层叠结构。
进一步的,还包括漂移区,所诉漂移区结构从下往上分别为P型轻掺杂外延层、N型轻掺杂外延层、P型重掺杂外延层与N型重掺杂外延层的层叠结构。
一种射频横向双扩散场效应晶体管的制造方法,包括:
步骤1、在P型衬底上生长P型轻掺杂外延层,在所述P型轻掺杂外延层上生长一层N型轻掺杂外延层,在所述N型轻掺杂外延层上生长一层P型重掺杂外延层,在所述P型重掺杂外延层上再生长一层N型重掺杂外延层;
步骤2、P阱的形成,通过模板定义P阱区域,离子注入并高温推进形成P阱;
步骤3、多晶硅栅的形成,通过热氧化生长一层氧化层,然后淀积一层多晶硅,通过模板定义刻蚀出其图形,形成多晶硅栅;
步骤4、通过光刻版定义出P+区域、N+源区及N+漏区;
步骤5、法拉第屏蔽层的形成,淀积一层介质层,然后淀积一层金属,通过模板定义,刻蚀形成法拉第屏蔽层;
步骤6、多晶硅塞或者金属塞的形成,通过模板定义出多晶硅塞或者金属塞的位置和大小,淀积多晶硅或者金属塞,形成多晶硅塞或者金属塞。
进一步的,步骤1中所述的P型轻掺杂外延层体浓度为5E14-5E16cm-3,其厚度为1-10微米。
进一步的,步骤1中所述的N型轻掺杂外延层体浓度为1E15-5E16cm-3,其厚度为0.1-1微米。
进一步的,步骤1中所述的P型重掺杂外延层体浓度为1E17-5E17cm-3,其厚度为0.01-0.5微米。
进一步的,步骤1中所述的体浓度为5E16-5E17cm-3,其厚度为0.1-1.5微米。
进一步的,步骤2中所述的P阱,其杂质为硼,离子注入能量为30-300keV,剂量为1E12-2E14cm-2。
进一步的,步骤4中所述的N+源区及N+漏区,注入杂质为磷或砷,能量为0keV-200keV,剂量为1013-1016cm-2。
进一步的,步骤4中所述的P+区域,注入杂质为硼或二氟化硼,能量为0keV-100keV,剂量为1013-1016cm-2。
本发明的RFLDMOS具有比普通RFLDMOS更低的RDSON,较大的BV,同时具有较低的输出电容。同时,本发明采用外延生长技术,使得外延层的厚度、导电类型、掺杂浓度等均易于控制,并且减少了一次漂移区离子注入和光刻过程。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是公知的RFLDMOS的结构示意图;
图2是本发明的RFLDMOS的结构示意图;
图3是公知的RFLDMOS与本发明RFLDMOS仿真结构对比图;
图4是公知的RFLDMOS与本发明RFLDMOS的电场强度曲线对比图;
图5是公知的RFLDMOS与本发明RFLDMOS的击穿电压曲线对比图;
图6是公知的RFLDMOS与本发明RFLDMOS的输出电容曲线对比图;
图7a-7f是本发明RFLDMOS制造方法的流程示意图。
主要附图标记说明:
P型衬底11 P型外延层12
P型多晶硅塞或金属塞13 P阱14
多晶硅栅15 法拉第屏蔽层16
氧化层17 轻掺杂的漂移区18
P+区域19 N+源区110
N+漏区111
P型衬底201 P型轻掺杂外延层202
N型轻掺杂外延层203 P型重掺杂外延层204
N型重掺杂外延层205 P阱206
P型多晶硅塞或金属塞207 氧化层208
法拉第屏蔽层209 多晶硅栅210
P+区域211 N+源区212
N+漏区213
P型衬底701 P型轻掺杂外延层702
N型轻掺杂外延层703 P型重掺杂外延层704
N型重掺杂外延层705 P阱706
氧化层707 多晶硅栅708
P+区域709 N+源区710
N+漏区711 介质层712
法拉第屏蔽层713 多晶硅塞或者金属塞714
具体实施方式
如图2所示,是本发明的射频横向双扩散场效应晶体管的结构示意图,采用掺高浓度P型杂质的衬底,即P型衬底201,在所述P型衬底201上生长P型轻掺杂外延层202,然后在P型轻掺杂外延层202上生长N型轻掺杂外延层203,再在N型轻掺杂外延层203上生长P型重掺杂外延层204,在P型重掺杂外延层204上生长一层N型重掺杂外延层205;最后利用离子注入和扩散工艺形成P型多晶硅塞或金属塞207,形成P阱206,氧化层208和多晶硅栅210;法拉第屏蔽层209、P+区域211、N+源区212及N+漏区213。将P阱206及N+漏区213之间的外延作为本发明射频横向双扩散场效应晶体管的漂移区。如图2所述,本发明的射频横向双扩散场效应晶体管的外延层结构为从下往上分别为P型轻掺杂外延层202、N型轻掺杂外延层203、P型重掺杂外延层204与N型重掺杂外延层205的层叠结构,即P-/N-/P/N的结构。本发明射频横向双扩散场效应晶体管的漂移区则为P-/N-/P/N的结构;其中N型重掺杂外延层205,使得器件具有较低的Rdson;P型重掺杂外延层204,为了向上和向下同时耗尽N型区域,从而增加BV;N型轻掺杂外延层203,是为了降低输出电容,从而改善器件的高频特性;P型轻掺杂外延层202,为了保证P-与N-大的结击穿电压,即采用该结构的RFLDMOS具有比普通RFLDMOS更低的RDSON,较大的BV,同时具有较低的输出电容。同时,本发明采用外延生长技术,使得外延层的厚度、导电类型、掺杂浓度等均易于控制,并且减少了一次漂移区离子注入和光刻过程。
本发明采用TCAD仿真软件对公知的RFLDMOS与本发明的RFLDMOS的结构进行了仿真,如图3所示,其中a表示公知的N漂移区的RFLDMOS的仿真结构示意图,b表示本发明含有P-/N-/P/N结构的RFLDMOS的仿真结构示意图,所示实线是PN结,所示虚线是耗尽区边界。如图3所示,在具有同样的N漂移区浓度的情况下,含有普通N漂移区结构的RFLDMOS其漂移区没有完全耗尽,而本发明RFLDMOS漂移区耗尽,即本发明RFLDMOS的击穿电压大于公知的普通RFLDMOS的击穿电压。
如图4所示,为公知的RFLDMOS与本发明RFLDMOS沿着多晶硅靠近漏端边缘下端的表面切线的电场强度曲线对比图,其中实线表示本发明具有P-/N-/P/N的外延结构RFLDMOS,虚线表示公知的具有普通N漂移区结构的RFLDMOS,图4中出现两个波峰,其中第一个波峰为多晶硅栅下方的电场强度,第二个波峰为法拉第屏蔽层下方的电场强度,从图4中可以看出第一波峰本发明的具有P-/N-/P/N的外延结构RFLDMOS的高度小于公知的具有普通N漂移区结构的RFLDMOS的高度,即本发明具有P-/N-/P/N的外延结构RFLDMOS能很好的抑制热载流子注入。曲线与XY轴围成的面积表示该RFLDMOS管BV的大小,面积越大,则BV越大,从图4中可以发现,本发明具有P-/N-/P/N的外延结构RFLDMOS所围成的面积更大,即本发明具有P-/N-/P/N的外延结构RFLDMOS具有更大的BV。
如图5所示,为公知的RFLDMOS与本发明RFLDMOS的击穿电压曲线对比图,其中实线表示本发明具有P-/N-/P/N的外延结构RFLDMOS,虚线表示公知的具有普通N漂移区结构的RFLDMOS,从图中可以看出本发明具有P-/N-/P/N的外延结构RFLDMOS的击穿电压高于公知的具有普通N漂移区结构的RFLDMOS的击穿电压。
如图6所示,为公知的RFLDMOS与本发明RFLDMOS的输出电容曲线对比图,其中实线表示本发明具有P-/N-/P/N的外延结构RFLDMOS,虚线表示公知的具有普通N漂移区结构的RFLDMOS,从图中可以看出,本发明具有P-/N-/P/N的外延结构RFLDMOS的输出电容小于公知的具有普通N漂移区结构的RFLDMOS的输出电容。
一种本发明RFLDMOS器件的制造方法,包括:
步骤1、在P型衬底701上生长P型轻掺杂外延层702,其体浓度为5E14-5E16cm-3,其厚度为1-10微米;在P型轻掺杂外延层702上生长一层N型轻掺杂外延层703,其体浓度为1E15-5E16cm-3,其厚度为0.1-1微米;在N型轻掺杂外延层703上生长一层P型重掺杂外延层704,其体浓度为1E17-5E17cm-3,其厚度为0.01-0.5微米;在P型重掺杂外延层704上生长一层N型重掺杂外延层705,其体浓度为5E16-5E17cm-3,其厚度为0.1-1.5微米;如图7a所示。
步骤2、P阱706的形成方式,通过模板定义P阱706区域,离子注入并高温推进形成P阱706。其杂质为硼,离子注入能量为30-300keV,剂量为1E12-2E14cm-2。如图7b所示。
步骤3、多晶硅栅708的形成方式,通过热氧化生长一层氧化层707,然后淀积一层多晶硅,通过模板定义刻蚀出其图形,形成多晶硅栅708。如图7c所示。
步骤4、通过光刻版定义出P+区域709、N+源区710及N+漏区711,注入源漏端的N+,杂质为磷或砷,能量为0keV-200keV,剂量为1013-1016cm-2。注入P+,杂质为硼或者二氟化硼,其能量为0keV-100keV,剂量为1013-1016cm-2。如图7d所示。
步骤5、法拉第屏蔽层713的形成方式,淀积一层介质层(氧化硅)712。然后淀积一层金属,通过模板定义,刻蚀形成法拉第屏蔽层713。如图7e所示。
步骤6、多晶硅塞或者金属塞714的形成方式,通过模板定义出多晶硅塞或者金属塞714的位置和大小,淀积重掺杂的多晶硅或者金属塞,形成多晶硅塞或者金属塞714。如图7f所示。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。