CN103035693B - 场截止型绝缘栅双极晶体管及其制造方法 - Google Patents
场截止型绝缘栅双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103035693B CN103035693B CN201210439400.3A CN201210439400A CN103035693B CN 103035693 B CN103035693 B CN 103035693B CN 201210439400 A CN201210439400 A CN 201210439400A CN 103035693 B CN103035693 B CN 103035693B
- Authority
- CN
- China
- Prior art keywords
- type
- resilient coating
- igbt
- doping content
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 49
- 238000000576 coating method Methods 0.000 claims abstract description 49
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种场截止型绝缘栅双极晶体管，包括金属氧化物半导体场效应晶体管、N型轻掺杂基区、N+型缓冲层、背面P型掺杂区，还包括一附加N型轻掺杂区；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层，附加N型轻掺杂区，位于N+型缓冲层及背面P型掺杂区之间；N型轻掺杂基区的N型掺杂浓度小于附加N型轻掺杂区的N型掺杂浓度小于N+型缓冲层的N型掺杂浓度。本发明还公开了该种场截止型绝缘栅双极晶体管的两种制造方法。本发明能提高使场截止型绝缘栅双极晶体管的发射效率。
Description
技术领域
本发明涉及半导体技术，特别涉及一种场截止型绝缘栅双极晶体管及其制造方法。
背景技术
近年来绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称IGBT)技术发展很快，已成为电力电子领域最重要的大功率主流器件之。最早IGBT种类有穿通型(punchthrough，简称PT)和非穿通型(nonpunchthrough，简称NPT)，近年发展起来场截止(Fieldstop，简称FS)结构的IGBT，其中FS区是N型掺杂区，比IGBT中的N-区掺杂浓度高，其作用是高压下电场强度在该层迅速减少实现电场终止。
常见的FS型IGBT的结构如图1所示，包括：IGBT的硅衬底N-区11，FS区12，背面P型区(即集电极)13，背面金属层14，和正面的金属氧化物半导体场效应晶体管(MOSFET)15。金属氧化物半导体场效应晶体管15包括：P阱区15l，N+区152，P+区153，栅介质154，多晶硅栅极155，多晶硅栅的侧壁氧化层156，发射极引出金属157。IGBT硅片背面由FS区12和集电极13组成的PN结对FS型IGBT十分重要。集电极13要求是透明集电极，即P型区的厚度不能太厚(一般约0.5um)，浓度不能太高，使得集电极空穴注入效率低于50％。FS区的掺杂浓度和厚度(或者杂质分布)和IGBT应用相关。FS区浓度增高，击穿电压增加；厚度增加有利于降低关断损耗。但如果FS区掺杂浓度太高或太厚，会引起温度特性变差。
制作FS型IGBT的最常用方法流程如图3所示。首先在硅衬底01正面上制作MOSFET05，然后用研磨的方法从硅片背面去掉制作MOSFET时留下的残留层和部分硅衬底。残留层一般包括SiN、Si02和多晶硅。研磨部分硅衬底的目的是使最终硅片厚度达到设计所需值，获得理想击穿电压和开关特性等。用离子注入机分别从硅片Ol的背面注入N型和P型杂质。采用热退火或者激光退火激活注入的杂质，形成FS区02和集电极03。在P型区03的下表面淀积金属层04，形成欧姆接触。
常见的FS型IGBT，通过P+区和N-型基区间形成一个数微米的较N-型基区浓度高的N+型缓冲层（FS区），在不增加基区厚度的情况下提高了绝缘栅双极晶体管（IGBT）的耐压能力，具有高阻断电压和低导通压降，导通压降温度系数为正，便于大功率的并联使用。但常见的FS型IGBT，如图2所示，由于降低了P+NP管的发射极和基极的掺杂浓度差，会使P+NP管的发射效率降低。
发明内容
本发明要解决的技术问题是提高场截止型绝缘栅双极晶体管的发射效率。
为解决上述技术问题，本发明提供了一种场截止型绝缘栅双极晶体管，其包括金属氧化物半导体场效应晶体管、N型轻掺杂基区、N+型缓冲层、背面P型掺杂区；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层；
所述场截止型绝缘栅双极晶体管，还包括一附加N型轻掺杂区；
所述附加N型轻掺杂区，位于所述N+型缓冲层下面及所述背面P型掺杂区上面；
所述N型轻掺杂基区的N型掺杂浓度小于所述附加N型轻掺杂区的N型掺杂浓度小于所述N+型缓冲层的N型掺杂浓度。
较佳的，所述场截止型绝缘栅双极晶体管，还包括一背面金属层；
所述背面金属层，在所述背面P型掺杂区下面。
较佳的，所述附加N型轻掺杂区的N型掺杂浓度在1e15个每立方厘米到5e16个每立方厘米之间，厚度为1um到5um；
所述场截止型绝缘栅双极晶体管的一种制造方法，包括以下步骤：
一．形成金属氧化物半导体场效应晶体管、N型轻掺杂基区及N+型缓冲层；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层；
二．在N+型缓冲层的下面，进行N型外延生长，所述N型轻掺杂基区的N型掺杂浓度小于所述N型外延的N型掺杂浓度小于所述N+型缓冲层的N型掺杂浓度；
三．在所述N型外延下面进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区；
四．进行后续工艺步骤。
较佳的，步骤四中，在背面P型掺杂区的下表面淀积金属层，形成欧姆接触。
较佳的，步骤三中，形成的附加N型轻掺杂区的厚度为1um到5um。
较佳的，N型外延的N型掺杂浓度在1e15个每立方厘米到5e16个每立方厘米之间。
所述场截止型绝缘栅双极晶体管的另一种制造方法，包括以下步骤：
一．形成金属氧化物半导体场效应晶体管、N型轻掺杂基区及N+型缓冲层；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层；
二．在N+型缓冲层下面，进行P型离子注入，在N+缓冲区下面形成一P型反型层，所述N型轻掺杂基区的N型掺杂浓度小于所述P型反型层的N型掺杂浓度小于所述N+型缓冲层的N型掺杂浓度；
三．在所述P型反型层下面进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区；
四．进行后续工艺步骤。
较佳的，步骤四中，在背面P型掺杂区的下表面淀积金属层，形成欧姆接触。
较佳的，步骤三中，形成的附加N型轻掺杂区的厚度为1um到5um。
较佳的，步骤二中，在N+型缓冲层下面，进行硼离子注入，注入能量50Kev到2000Kev之间，总剂量为1E12个每平方厘米到5E12个每平方厘米之间；在N+缓冲区下面的形成的P型反型层的N型掺杂浓度为1e15个每立方厘米到5e16个每立方厘米之间。
本发明的场截止型绝缘栅双极晶体管（FS-IGBT），在N+型缓冲层和背面P型掺杂区之间构造一个掺杂浓度介于N型轻掺杂基区和N+型缓冲层的附加N型轻掺杂区。由于这一附加N型轻掺杂区的浓度比N+型缓冲层的低，所以可提高PNP管的发射效率。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是常见的FS型IGBT的结构示意图；
图2是常见的FS型IGBT的掺杂示意图；
图3是常见的FS型IGBT的制造方法的流程图；
图4是本发明的场截止型绝缘栅双极晶体管结构示意图；
图5是本发明的场截止型绝缘栅双极晶体管的制造方法N+型缓冲层形成后的掺杂示意图；
图6是本发明的场截止型绝缘栅双极晶体管的制造方法实施例二N型外延生长后的掺杂示意图；
图7是本发明的场截止型绝缘栅双极晶体管的制造方法实施例二在N型外延背面进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区的掺杂示意图；
图8是本发明的场截止型绝缘栅双极晶体管的制造方法实施例三在N+缓冲区背面侧的形成一P型反型层后的掺杂示意图；
图9是本发明的场截止型绝缘栅双极晶体管的制造方法实施例三在P型反型层背面侧进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区后的掺杂示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
场截止型绝缘栅双极晶体管（FS-IGBT），如图4所示，包括N型轻掺杂基区（硅衬底N-区）11，N+型缓冲层（FS区，场截止区）12，附加N型轻掺杂区121，背面P型掺杂区(即集电极)13，背面金属层14，和正面的金属氧化物半导体场效应晶体管(MOSFET)15。金属氧化物半导体场效应晶体管15包括：P阱区15l，N+区152，P+区153，栅介质154，多晶硅栅极155，多晶硅栅的侧壁氧化层156，发射极引出金属157。
金属氧化物半导体场效应晶体管15的下面为N型轻掺杂基区11，N型轻掺杂基区11的下面为N+型缓冲层12，N+型缓冲层12的下面为附加N型轻掺杂区121，附加N型轻掺杂区121的下面为背面P型掺杂区13，背面P型掺杂区13的下面为背面金属层14；
所述N型轻掺杂基区11的N型掺杂浓度小于所述附加N型轻掺杂区121的N型掺杂浓度小于所述N+型缓冲层12的N型掺杂浓度。
较佳的，所述附加N型轻掺杂区121的N型掺杂浓度在1e15个每立方厘米到5e16个每立方厘米之间，厚度为1um到5um。
本发明的场截止型绝缘栅双极晶体管（FS-IGBT），在N+型缓冲层和背面P型掺杂区之间构造一个掺杂浓度介于N型轻掺杂基区和N+型缓冲层的附加N型轻掺杂区。由于这一附加N型轻掺杂区的浓度比N+型缓冲层的低，所以可提高PNP管的发射效率。
实施例二
实施例一场截止型绝缘栅双极晶体管（FS-IGBT）的制造方法，如图5到图7所示，包括以下步骤：
一．形成金属氧化物半导体场效应晶体管、N型轻掺杂基区及N+型缓冲层，如图5所示；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层；所述N型轻掺杂基区的N型掺杂浓度小于所述N+型缓冲层的N型掺杂浓度；
二．在N+型缓冲层的下面，进行N型外延生长，所述N型轻掺杂基区的N型掺杂浓度小于所述N型外延的N型掺杂浓度小于所述N+型缓冲层的N型掺杂浓度，如图6所示；较佳的，N型外延的N型掺杂浓度在1e15个每立方厘米到5e16个每立方厘米之间；
三．在N型外延下面进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区，如图7所示；较佳的，附加N型轻掺杂区的厚度为1um到5um；
四．进行后续工艺步骤，如在背面P型掺杂区的下表面淀积金属层，形成欧姆接触。
实施例三
实施例一场截止型绝缘栅双极晶体管（FS-IGBT）的制造方法，如图5、图8、图9所示，包括以下步骤：
一．形成金属氧化物半导体场效应晶体管、N型轻掺杂基区及N+型缓冲层，如图5所示；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层；所述N型轻掺杂基区的N型掺杂浓度小于所述N+型缓冲层的N型掺杂浓度；
二．在N+型缓冲层下面，进行P型离子注入，在N+缓冲区下面形成一P型反型层，所述N型轻掺杂基区的N型掺杂浓度小于所述P型反型层的N型掺杂浓度小于所述N+型缓冲层的N型掺杂浓度，如图8所示；较佳的，在N+型缓冲层下面，进行硼（B11）离子注入，注入能量50Kev到2000Kev之间，总剂量为1E12个每平方厘米到5E12个每平方厘米之间；所述P型反型层的N型掺杂浓度为1e15个每立方厘米到5e16个每立方厘米之间；
三．在所述P型反型层下面侧进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区，如图9所示；较佳的，附加N型轻掺杂区的厚度为1um到5um。
四．进行后续工艺步骤，如在背面P型掺杂区的下表面淀积金属层，形成欧姆接触。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (7)
1.一种场截止型绝缘栅双极晶体管的制造方法，其特征在于，包括以下步骤：
一.形成金属氧化物半导体场效应晶体管、N型轻掺杂基区及N+型缓冲层；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层；
二.在N+型缓冲层的下面，进行N型外延生长，所述N型轻掺杂基区的N型掺杂浓度<所述N型外延的N型掺杂浓度<所述N+型缓冲层的N型掺杂浓度；
N型外延的N型掺杂浓度在1e15个每立方厘米到5e16个每立方厘米之间；
三.在所述N型外延下面进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区；
四.进行后续工艺步骤。
2.根据权利要求1所述的场截止型绝缘栅双极晶体管的制造方法，其特征在于，
步骤四中，在背面P型掺杂区的下表面淀积金属层，形成欧姆接触。
3.根据权利要求2所述的场截止型绝缘栅双极晶体管的制造方法，其特征在于，
步骤三中，形成的附加N型轻掺杂区的厚度为1um到5um。
4.一种场截止型绝缘栅双极晶体管的制造方法，其特征在于，包括以下步骤：
一.形成金属氧化物半导体场效应晶体管、N型轻掺杂基区及N+型缓冲层；金属氧化物半导体场效应晶体管的下面为N型轻掺杂基区，N型轻掺杂基区的下面为N+型缓冲层；
二.在N+型缓冲层下面，进行P型离子注入，在N+缓冲区下面形成一P型反型层，所述N型轻掺杂基区的N型掺杂浓度<所述P型反型层的N型掺杂浓度<所述N+型缓冲层的N型掺杂浓度；
在N+缓冲区下面的形成的P型反型层的N型掺杂浓度为1e15个每立方厘米到5e16个每立方厘米之间；
三.在所述P型反型层下面进行P型离子注入，形成附加N型轻掺杂区及背面P型掺杂区；
四.进行后续工艺步骤。
5.根据权利要求4所述的场截止型绝缘栅双极晶体管的制造方法，其特征在于，
步骤四中，在背面P型掺杂区的下表面淀积金属层，形成欧姆接触。
6.根据权利要求4所述的场截止型绝缘栅双极晶体管的制造方法，其特征在于，
步骤三中，形成的附加N型轻掺杂区的厚度为1um到5um。
7.根据权利要求4所述的场截止型绝缘栅双极晶体管的制造方法，其特征在于，
步骤二中，在N+型缓冲层下面，进行硼离子注入，注入能量50Kev到2000Kev之间，总剂量为1E12个每平方厘米到5E12个每平方厘米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210439400.3A CN103035693B (zh) | 2012-11-06 | 2012-11-06 | 场截止型绝缘栅双极晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210439400.3A CN103035693B (zh) | 2012-11-06 | 2012-11-06 | 场截止型绝缘栅双极晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103035693A CN103035693A (zh) | 2013-04-10 |
| CN103035693B true CN103035693B (zh) | 2016-02-10 |
Family
ID=48022410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210439400.3A Active CN103035693B (zh) | 2012-11-06 | 2012-11-06 | 场截止型绝缘栅双极晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035693B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489776B (zh) * | 2013-09-18 | 2016-06-01 | 中国东方电气集团有限公司 | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 |
| CN106206679B (zh) * | 2016-08-31 | 2019-08-23 | 电子科技大学 | 一种逆导型igbt |
| CN109065614A (zh) * | 2018-08-22 | 2018-12-21 | 电子科技大学 | 一种碳化硅门极可关断晶闸管 |
| CN109346515B (zh) * | 2018-11-15 | 2021-06-08 | 电子科技大学 | 一种碳化硅绝缘栅双极型晶体管 |
| CN109346517B (zh) * | 2018-11-15 | 2021-06-08 | 电子科技大学 | 一种碳化硅mos栅控晶闸管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347355A (zh) * | 2010-07-30 | 2012-02-08 | 万国半导体股份有限公司 | 最小化场阑igbt的缓冲区及发射极电荷差异的方法 |
| CN102687277A (zh) * | 2009-11-02 | 2012-09-19 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351042B1 (ko) * | 2000-04-04 | 2002-09-05 | 페어차일드코리아반도체 주식회사 | 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법 |
-
2012
- 2012-11-06 CN CN201210439400.3A patent/CN103035693B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102687277A (zh) * | 2009-11-02 | 2012-09-19 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| CN102347355A (zh) * | 2010-07-30 | 2012-02-08 | 万国半导体股份有限公司 | 最小化场阑igbt的缓冲区及发射极电荷差异的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103035693A (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN103035693B (zh) | 场截止型绝缘栅双极晶体管及其制造方法 | |
| CN102779840B (zh) | 一种具有终端深能级杂质层的igbt | |
| EP2525410A1 (en) | Insulated gate bipolar transistor and manufacturing method thereof | |
| CN101826552A (zh) | 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法 | |
| CN102800591A (zh) | 一种fs-igbt器件的制备方法 | |
| CN105789269A (zh) | 沟槽绝缘栅双极型晶体管及其制备方法 | |
| CN102142372A (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| CN102693912A (zh) | 制作igbt器件的方法及其装置 | |
| CN101752415A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN102522425A (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN105720107B (zh) | 一种快恢复二极管及其制造方法 | |
| CN104681433A (zh) | 一种fs-igbt的制备方法 | |
| CN103035674B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103022099A (zh) | 一种igbt集电极结构及其制备方法 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN103035519B (zh) | Igbt器件及其制作工艺方法 | |
| CN103107189B (zh) | Igbt背面结构及制备方法 | |
| CN104425260A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制备方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN102117834A (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140120 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140120 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |