CN103107189B - Igbt背面结构及制备方法 - Google Patents

Igbt背面结构及制备方法 Download PDF

Info

Publication number
CN103107189B
CN103107189B CN201310064612.2A CN201310064612A CN103107189B CN 103107189 B CN103107189 B CN 103107189B CN 201310064612 A CN201310064612 A CN 201310064612A CN 103107189 B CN103107189 B CN 103107189B
Authority
CN
China
Prior art keywords
collector region
igbt
spaced apart
contact hole
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310064612.2A
Other languages
English (en)
Other versions
CN103107189A (zh
Inventor
吴凯
朱阳军
卢烁今
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Jiangsu IoT Research and Development Center
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Jiangsu IoT Research and Development Center
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Jiangsu IoT Research and Development Center, Jiangsu CAS IGBT Technology Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201310064612.2A priority Critical patent/CN103107189B/zh
Publication of CN103107189A publication Critical patent/CN103107189A/zh
Application granted granted Critical
Publication of CN103107189B publication Critical patent/CN103107189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种IGBT背面结构,包括间隔分布的P+集电区、背面金属电极、SiO2保护层;所述SiO2保护层设置于N型基区的背面,SiO2保护层上间隔设置接触孔,所述间隔分布的P+集电区对应接触孔处被刻蚀形成凹陷坑,并且间隔分布的P+集电区的剩余厚度小于电子在其中的扩散长度;背面金属电极的金属完全填充间隔分布的P+集电区的凹陷坑,与间隔分布的P+集电区紧密接触。本发明还提供了上述IGBT背面结构的制备方法。本发明用于改善IGBT器件的性能。

Description

IGBT背面结构及制备方法
技术领域
本发明涉及一种元器件结构,尤其是一种IGBT背面结构。
背景技术
IGBT,绝缘栅双极晶体管,是由BJT(双极结型晶体管)和MOSFET(金属-氧化物-半导体场效应管)组成的复合全控型电压驱动式功率半导体器件,具有功率MOSFET的高速性能与双极结型结构的低电阻性能两方面的优点。在器件导通时,双极结型结构会产生少数载流子注入效应,对N型基区的电导率进行调制,即电导调制效应,从而有效地降低N型基区的导通电阻和器件的导通压降。通常IGBT的导通压降和关断损耗存在此消彼长的关系,此即为IGBT的折中关系。关断损耗和导通压降的关系曲线越靠近原点,说明IGBT折中关系越优,器件性能越好。如图1所示,透明集电区IGBT是指IGBT的背面P+集电区(附图标记11所示)的掺杂浓度很低且很薄,对电子几乎是透明的,N基区在导通时存储的电子很容易通过扩散穿过集电区而从集电极流出,从而实现器件的快速关断,可降低器件的关断损耗。正是由于此种透明集电区IGBT的P+集电区的掺杂浓度很低,会降低空穴注入效率,使电导调制效应减弱,从而影响器件的导通压降;另一方面,很低的P+集电区的掺杂浓度会对P+集电区与背面集电极金属的欧姆接触产生不利影响。欧姆接触:是指金属与半导体的接触,实现的措施包括在半导体表面层进行高掺杂。
发明内容
本发明的目的是补充现有技术中存在的不足,提供一种IGBT背面结构及制备方法,解决了IGBT背面欧姆接触不好的缺陷,同时可以优化IGBT关断损耗和导通压降的折中关系。本发明采用的技术方案是:
一种IGBT背面结构,包括间隔分布的P+集电区、背面金属电极、SiO2保护层;所述SiO2保护层设置于N型基区的背面,SiO2保护层上间隔设置接触孔,所述间隔分布的P+集电区对应接触孔处被刻蚀形成凹陷坑,并且间隔分布的P+集电区的剩余厚度小于电子在其中的扩散长度;背面金属电极的金属完全填充间隔分布的P+集电区的凹陷坑,与间隔分布的P+集电区紧密接触。
所述间隔分布的P+集电区的宽度和间距根据需要优化的IGBT关断损耗和导通压降的折中关系而设定。
一种IGBT背面结构的制备方法,包括以下步骤:
(a)首先对IGBT背面减薄至需要的厚度,接着在N型基区的背面淀积SiO2层,厚度为0.5μm~2μm,随后通过光刻开出窗口并刻蚀掉窗口处的SiO2,形成SiO2保护层和多个接触孔,接触孔的直径占一个IGBT元胞宽度的1/10~1/2;所述多个接触孔是间隔设置的;SiO2保护层在接触孔处的SiO2被刻蚀掉;
(b)然后,通过接触孔,对N型基区进行P型离子注入,注入能量20keV~80keV,注入剂量1e12cm-2~1e14cm-2;接着去除光刻胶并进行退火工艺,退火温度400℃~450℃,退火时间60分钟~180分钟,形成间隔分布的P+集电区;
(c)接着以SiO2保护层(4)为掩膜,在接触孔(5)处对间隔分布的P+集电区的硅进行刻蚀,刻蚀深度为0.2μm~0.5μm,在间隔分布的P+集电区上对应接触孔处形成凹陷坑,并且使间隔分布的P+集电区的剩余厚度小于电子在其中的扩散长度;
(d)最后进行IGBT背面的金属化形成背面金属电极,采用的金属为Al,金属厚度为1um~2um;背面金属电极的金属完全填充间隔分布的P+集电区的凹陷坑,与间隔分布的P+集电区紧密接触。
所述对N型基区进行P型离子注入步骤中,P型离子为硼元素。
本发明的优点:
1.较大的P+集电区掺杂浓度保证了集电极金属与硅的良好接触。增大了背面金属电极与间隔分布的P+集电区中硅的接触面积。
2.通过调节间隔分布的P+集电区的宽度和间距,可优化IGBT关断损耗和导通压降的折中关系。
附图说明
图1为透明集电区IGBT。
图2为本发明的步骤(a)示意图。
图3为本发明的步骤(b)示意图。
图4为本发明的步骤(c)示意图。
图5为本发明形成的IGBT背面结构示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图5所示:
一种IGBT背面结构,包括间隔分布的P+集电区1、背面金属电极2、SiO2保护层4;所述SiO2保护层4设置于N型基区3的背面,SiO2保护层4上间隔设置接触孔5,所述间隔分布的P+集电区1对应接触孔5处被刻蚀形成凹陷坑,并且间隔分布的P+集电区1的剩余厚度小于电子在其中的扩散长度;背面金属电极2的金属完全填充间隔分布的P+集电区1的凹陷坑,与间隔分布的P+集电区1紧密接触。
所述间隔分布的P+集电区1的宽度和间距根据需要优化的IGBT关断损耗和导通压降的折中关系而设定。
本发明的IGBT正面的制备工艺和常规NPT型IGBT正面的制备工艺相同,包括选择合适的衬底以形成N型基区3。本实施例中N型基区3为硅片。本发明的IGBT背面结构制备方法,包括以下步骤:
(a)如图2所示,对IGBT背面减薄至需要的厚度,接着在N型基区3的背面淀积SiO2层,厚度为0.5μm~2μm,随后通过光刻开出窗口并刻蚀掉窗口处的SiO2,形成SiO2保护层4和多个接触孔5,接触孔5的直径占一个IGBT元胞宽度的1/10~1/2;所述多个接触孔5是间隔设置的;SiO2保护层4在接触孔5处的SiO2被刻蚀掉;
(b)如图3所示,然后,通过接触孔5,对N型基区3进行P型离子注入,注入能量20keV~80keV,注入剂量1e12cm-2~1e14cm-2;接着去除光刻胶并进行退火工艺,退火温度400℃~450℃,退火时间60分钟~180分钟,形成间隔分布的P+集电区1;
(c)如图4所示,接着以SiO2保护层4为掩膜,在接触孔5处对间隔分布的P+集电区1的硅进行刻蚀,刻蚀深度为0.2μm~0.5μm,在间隔分布的P+集电区1上对应接触孔5处形成凹陷坑,并且使间隔分布的P+集电区1的剩余厚度小于电子在其中的扩散长度;从而保证间隔分布的P+集电区1对通过的电子有一定的“透明度”;
(d)如图5所示,最后进行IGBT背面的金属化形成背面金属电极2,采用的金属为Al,金属厚度为1um~2um;背面金属电极2的金属完全填充间隔分布的P+集电区1的凹陷坑,与间隔分布的P+集电区1紧密接触。背面金属电极2也就是集电极金属。
所述对N型基区3进行P型离子注入步骤中,P型离子为硼元素。
在上述步骤中,
本发明的间隔分布的P+集电区1的掺杂浓度比传统透明集电区IGBT的集电区掺杂浓度要大,一方面避免了传统透明集电区由于掺杂浓度低而导致的IGBT背面欧姆接触不好的缺陷,另一方面保证了P+集电区背面P型离子注入效率;
本发明中在接触孔5处对间隔分布的P+集电区1的硅进行刻蚀,形成的凹陷坑具备一定的深度,即对IGBT背面的接触孔5处的硅进行过刻蚀,从而在接下来的IGBT背面金属化步骤中使背面金属电极2能够深入间隔分布的P+集电区1,增大了背面金属电极2与间隔分布的P+集电区1中硅的接触面积,保证了集电极金属与硅的良好接触。同时控制凹陷坑的刻蚀深度,使间隔分布的P+集电区1的剩余厚度小于电子在其中的扩散长度,从而保证间隔分布的P+集电区1对通过的电子有一定的“透明度”。
通过调节间隔分布的P+集电区1的宽度和间距,可优化IGBT关断损耗和导通压降的折中关系。

Claims (1)

1.一种IGBT背面结构的制备方法,其特征在于,包括以下步骤:
(a)首先对IGBT背面减薄至需要的厚度,接着在N型基区(3)的背面淀积SiO2层,厚度为0.5μm~2μm,随后通过光刻开出窗口并刻蚀掉窗口处的SiO2,形成SiO2保护层(4)和多个接触孔(5),接触孔(5)的直径占一个IGBT元胞宽度的1/10~1/2;所述多个接触孔(5)是间隔设置的;SiO2保护层(4)在接触孔(5)处的SiO2被刻蚀掉;
(b)然后,通过接触孔(5),对N型基区(3)进行P型离子注入,注入能量20keV~80keV,注入剂量1e12cm-2~1e14cm-2;接着去除光刻胶并进行退火工艺,退火温度400℃~450℃,退火时间60分钟~180分钟,形成间隔分布的P+集电区(1);
(c)接着以SiO2保护层(4)为掩膜,在接触孔(5)处对间隔分布的P+集电区(1)的硅进行刻蚀,刻蚀深度为0.2μm~0.5μm,在间隔分布的P+集电区(1)上对应接触孔(5)处形成凹陷坑,并且使间隔分布的P+集电区(1)的剩余厚度小于电子在其中的扩散长度;
(d)最后进行IGBT背面的金属化形成背面金属电极(2),采用的金属为Al,金属厚度为1μ m ~2μ m ;背面金属电极(2)的金属完全填充间隔分布的P+集电区(1)的凹陷坑,与间隔分布的P+集电区(1)紧密接触;
所述对N型基区(3)进行P型离子注入步骤中,P型离子为硼元素。
CN201310064612.2A 2013-02-28 2013-02-28 Igbt背面结构及制备方法 Active CN103107189B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310064612.2A CN103107189B (zh) 2013-02-28 2013-02-28 Igbt背面结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310064612.2A CN103107189B (zh) 2013-02-28 2013-02-28 Igbt背面结构及制备方法

Publications (2)

Publication Number Publication Date
CN103107189A CN103107189A (zh) 2013-05-15
CN103107189B true CN103107189B (zh) 2015-08-12

Family

ID=48314917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310064612.2A Active CN103107189B (zh) 2013-02-28 2013-02-28 Igbt背面结构及制备方法

Country Status (1)

Country Link
CN (1) CN103107189B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
CN106298897A (zh) * 2015-05-15 2017-01-04 国网智能电网研究院 一种具有分离式集电极的平面栅igbt及其制作方法
CN110137251B (zh) * 2019-06-14 2024-03-22 瑞能半导体科技股份有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481270A (en) * 1987-09-24 1989-03-27 Hitachi Ltd Semiconductor device
CN101060133A (zh) * 2006-03-16 2007-10-24 三洋电机株式会社 半导体装置及其制造方法
CN102201437A (zh) * 2010-03-25 2011-09-28 力士科技股份有限公司 一种沟槽绝缘栅双极型晶体管及其制造方法
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481270A (en) * 1987-09-24 1989-03-27 Hitachi Ltd Semiconductor device
CN101060133A (zh) * 2006-03-16 2007-10-24 三洋电机株式会社 半导体装置及其制造方法
CN102201437A (zh) * 2010-03-25 2011-09-28 力士科技股份有限公司 一种沟槽绝缘栅双极型晶体管及其制造方法
CN102832240A (zh) * 2012-09-11 2012-12-19 电子科技大学 一种集电极终端具有介质层的绝缘栅双极型晶体管

Also Published As

Publication number Publication date
CN103107189A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
CN102903746B (zh) 一种大电流密度的横向超薄绝缘栅双极型晶体管
CN104425245B (zh) 反向导通绝缘栅双极型晶体管制造方法
CN102800591A (zh) 一种fs-igbt器件的制备方法
CN103413824A (zh) 一种rc-ligbt器件及其制作方法
CN102723363B (zh) 一种vdmos器件及其制作方法
CN103137472A (zh) 结合快复管的igbt器件制造方法
CN102916042B (zh) 逆导igbt器件结构及制造方法
CN105206656A (zh) 一种逆导型igbt器件
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN103107189B (zh) Igbt背面结构及制备方法
CN107534053A (zh) 半导体装置及其制造方法
US9837275B2 (en) Fabrication method of fast recovery diode
CN103035693B (zh) 场截止型绝缘栅双极晶体管及其制造方法
CN104425259A (zh) 反向导通绝缘栅双极型晶体管制造方法
CN113451397A (zh) 一种rc-igbt器件及其制备方法
CN104681433A (zh) 一种fs-igbt的制备方法
CN106683989A (zh) 沟槽igbt器件及其制造方法
CN113782586A (zh) 一种多通道超结igbt器件
JP2017531317A (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
CN104517832A (zh) 功率二极管的制备方法
CN103441074A (zh) 一种制造集成有二极管的igbt器件的方法
CN103489776B (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN103872108A (zh) 一种igbt结构及其制备方法
CN113964197B (zh) 一种低泄漏电流的igbt器件及其制备方法
CN104681434A (zh) 一种fs-igbt的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant