CN105789269A - 沟槽绝缘栅双极型晶体管及其制备方法 - Google Patents

沟槽绝缘栅双极型晶体管及其制备方法 Download PDF

Info

Publication number
CN105789269A
CN105789269A CN201610124586.1A CN201610124586A CN105789269A CN 105789269 A CN105789269 A CN 105789269A CN 201610124586 A CN201610124586 A CN 201610124586A CN 105789269 A CN105789269 A CN 105789269A
Authority
CN
China
Prior art keywords
type base
gate electrode
80kev
type
dosage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610124586.1A
Other languages
English (en)
Inventor
张�杰
肖彩华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Y-Powersemi Electronic Technology Co Ltd
Original Assignee
Shanghai Y-Powersemi Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Y-Powersemi Electronic Technology Co Ltd filed Critical Shanghai Y-Powersemi Electronic Technology Co Ltd
Priority to CN201610124586.1A priority Critical patent/CN105789269A/zh
Publication of CN105789269A publication Critical patent/CN105789269A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明揭示了一种沟槽绝缘栅双极型晶体管及其制备方法，所述沟槽绝缘栅双极型晶体管IGBT包括：N‑型基区、P型基区、N+缓冲层、背P+发射区、N+集电区、栅氧化层、多晶栅、集电极、发射极、栅电极、P+型基区、载流子存储层、P‑型浮空层；所述N‑型基区、N+缓冲层、背P+发射区、集电极自上而下依次设置；所述N‑型基区的上部周边设有槽体，槽体内设置P‑型浮空层。本发明提出的沟槽绝缘栅双极型晶体管及其制备方法，在传统的沟槽IGBT结构中引入载流子存储层存储层可以增大电子扩散，避免电流集中，增强电导调制；同时在沟槽栅的下端又附加了一层P‑型浮空层，可以起到分压的作用，提到器件的耐压。

Description

沟槽绝缘栅双极型晶体管及其制备方法
技术领域
本发明属于半导体技术领域，涉及一种绝缘栅双极型晶体管，尤其涉及一种沟槽绝缘栅双极型晶体管；同时，本发明还涉及一种沟槽绝缘栅双极型晶体管的制备方法。
背景技术
随着IGBT技术的不断发展，为了进一步优化IGBT的性能，其结构设计和工艺技术也发生了较大的变化。IGBT，中文名字为绝缘栅双极型晶体管，它是由MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件，既有MOSFET器件驱动功率小和开关速度快的特点(控制和响应)，又有双极型器件饱和压降低而容量大的特点(功率级较为耐用)，频率特性介于MOSFET与功率晶体管之间，可正常工作于几十kHz频率范围内。与平面栅IGBT相比,沟槽栅IGBT能显著改善通态压降与关断能量的折衷关系,更适用于中低压高频应用领域。
至今，IGBT已由第1代发展到了第6代。对IGBT器件结构的改进主要分为表面和垂直两个方向。在表面上，即栅极结构上的变化是把原来的平面栅变成了沟槽栅结构，这种结构是通过在IGBT上挖许多浅而密的沟槽，把栅氧化层和栅电极做在沟槽侧壁上而成的，因而MOSFET的沟道就成为沿沟槽侧壁的垂直沟道。这种结构有利于JEFT区电阻和沟道电阻的减小进而使得通态压降减少，同时也增加了电流密度。
但是沟槽栅结构也存在缺点，它的工艺较复杂，如果侧壁不光滑还会影响击穿电压降低生产成品率，而且挖槽后会在加工过程中增加芯片的翘曲变形等，难度较大。这个结构的短路能力低，短路安全工作成为问题，沟道宽度过大使得栅电容过大，影响开关速度。上述缺点通过引入PCM(插入式组合元胞)设计而得到解决。即采取宽元胞间距结构来保持短路电流相对较小。同时还采取在P+发射区和N-漂移层之间形成一个N型层，即所谓载流子的储存层，使其能够存储载流子，这个储存层对于改善N-漂移层内的电导，减小VCE(sat)是很有用的。在垂直方向上经历了穿通型到非穿通型到场截止型的变化过程。穿通型结构的VCE(sat)具有负温度系数，不利于器件的并联使用和热稳定性，而且需要少子寿命控制技术来减小开关时间。同时，因为P+衬底较厚，电流拖尾现象较严重，会大大增加关断损耗，而且材料成本高。因此，NPT非穿通型结构应运而生。其电场未穿通漂移区。这样，在IGBT关断时存储在基区中大量过剩电子能够以扩散流方式穿透极薄的集电区流出道欧姆接触处消失掉，使IGBT迅速关断(或导通)，不需要少子寿命控制技术来提高开关速度。但是，由于输运效率较高而载流子注入系数较差，因而造成了比较高的饱和电压，通态电压比较高。而且，其VCE(sat)具有正温度特性，热阻低，利于应用。材料成本低且需要减薄工艺，但减薄后厚度较厚。
有鉴于此，如今迫切需要设计一种新的沟槽IGBT，以便克服现有沟槽IGBT存在的上述缺陷。
发明内容
本发明所要解决的技术问题是：提供一种沟槽绝缘栅双极型晶体管，可增大电子扩散，避免电流集中，增强电导调制。
为解决上述技术问题，本发明采用如下技术方案：
一种沟槽绝缘栅双极型晶体管，所述沟槽绝缘栅双极型晶体管IGBT包括：N-型基区、P型基区、N+缓冲层、背P+发射区、N+集电区、栅氧化层、多晶栅、集电极、发射极、栅电极、P+型基区、载流子存储层、P-型浮空层；
所述N-型基区、N+缓冲层、背P+发射区、集电极自上而下依次设置；所述N-型基区的上部周边设有槽体，槽体内设置P-型浮空层；
所述N-型基区的上方的中部自下而上依次设置载流子存储层、P型基区；P型基区上方设置P+型基区、N+集电区，P+型基区设置于N+集电区内，被N+集电区包围；所述P+型基区上方设置栅电极，栅电极分别与P+型基区、N+集电区相接；
所述P-型浮空层上方设置所述栅氧化层，栅氧化层的主体外侧周边设置多晶栅，多晶栅与P-型浮空层不接触；所述N+集电区、P型基区、载流子存储层设置于栅氧化层的主体内侧；
所述多晶栅上方设置发射极，发射极与多晶栅、栅氧化层接触。
作为本发明的一种优选方案，所述栅氧化层的主体为中空的圆柱表面。
作为本发明的一种优选方案，所述N-型基区的上部周边设置的槽体为环形槽。
一种沟槽绝缘栅双极型晶体管的制备方法，所述制备方法包括如下步骤：
步骤S1、正面注入P,剂量为1e12～5e12,能量为80kev～120kev,并推阱形成载流子存储层；结深1～1.5um,峰值浓度1e15～3e15；
步骤S2、正面注入B,剂量为2e13～4e13,能量为40kev～80kev,并推阱形成P型基区；结深4～6um,峰值浓度1e17～3e17；
步骤S3、槽栅刻蚀及注入B,剂量为8e11～2e12,能量为80kev～120kev，形成P-型浮空层；结深0.8～1um,峰值浓度1e15～2e15；
步骤S4、槽栅栅氧生长及多晶硅的填充；
步骤S5、正面N+注入AS,剂量为1e15～4e15,能量为40kev～80kev,并推阱形成N+集电区；结深1～1.5um,峰值浓度1e19～3e19；
步骤S6、正面P+注入B,剂量为5e15～1e16,能量为40kev～80kev,并推阱形成P+型基区；结深1～1.5um,峰值浓度3e19～6e19；
步骤S7、正面绝缘层生长；
步骤S8、正面刻孔及正面蒸金形成栅电极及发射极电极；
步骤S9、背面薄P注入形成背P+发射区；
步骤S10、背面蒸金形成背面集电极。
一种沟槽绝缘栅双极型晶体管的制备方法，所述制备方法包括如下步骤：
步骤S1、正面注入P,并推阱形成载流子存储层；
步骤S2、正面注入B,并推阱形成P型基区；
步骤S3、槽栅刻蚀及注入B,形成P-型浮空层；
步骤S4、填充槽栅栅氧生长及多晶硅；
步骤S5、正面N+注入AS,并推阱形成N+集电区；
步骤S6、正面P+注入B,并推阱形成P+型基区；
步骤S7、正面绝缘层生长；
步骤S8、正面刻孔及正面蒸金形成栅电极及发射极电极；
步骤S9、背面薄P注入形成背P+发射区；
步骤S10、背面蒸金形成背面集电极。
作为本发明的一种优选方案，步骤S1中，正面注入P的剂量为1e12～5e12,能量为80kev～120kev；结深1～1.5um,峰值浓度1e15～3e15。
作为本发明的一种优选方案，步骤S2中，正面注入B的剂量为2e13～4e13,能量为40kev～80kev；结深4～6um,峰值浓度1e17～3e17。
作为本发明的一种优选方案，步骤S3中，槽栅刻蚀及注入B的剂量为8e11～2e12,能量为80kev～120kev；结深0.8～1um,峰值浓度1e15～2e15。
作为本发明的一种优选方案，步骤S5中，正面N+注入AS的剂量为1e15～4e15,能量为40kev～80kev；结深1～1.5um,峰值浓度1e19～3e19。
作为本发明的一种优选方案，步骤S6中，正面P+注入B的剂量为5e15～1e16,能量为40kev～80kev；结深1～1.5um,峰值浓度3e19～6e19。
本发明的有益效果在于：本发明提出的沟槽绝缘栅双极型晶体管及其制备方法，在传统的沟槽I GBT结构中引入载流子存储层存储层可以增大电子扩散，避免电流集中，增强电导调制；同时在沟槽栅的下端又附加了一层P型浮空层，可以起到分压的作用，提到器件的耐压。
综合兼收PT结构和NPT结构二者的优点产生了FS场阻断结构。此结构电场穿透漂移区到达n+场阻断层，具有正温度系数，拖尾电流小，通态压降低，不需要少子寿命控制技术，减薄后厚度较薄。沟槽栅场阻断型IGBT集两种优势于一身，它具有最低的功率损耗。单位面积功率损耗减小显著，可以用较小的芯片面积制造出同样额定电流和额定功率的器件，降低制造成本。
附图说明
图1为本发明系统的组成示意图。
图2为本发明方法步骤S1后的示意图。
图3为本发明方法步骤S2后的示意图。
图4为本发明方法步骤S3后的示意图。
图5为本发明方法步骤S4后的示意图。
图6为本发明方法步骤S5后的示意图。
图7为本发明方法步骤S6后的示意图。
图8为本发明方法步骤S7后的示意图。
图9为本发明方法步骤S8后的示意图。
图10为本发明方法步骤S9后的示意图。
图11为本发明方法步骤S10后的示意图。
图12为载流子存储层的能带示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例一
请参阅图1，本发明揭示了一种沟槽绝缘栅双极型晶体管，所述沟槽绝缘栅双极型晶体管IGBT包括：N-型基区1、P型基区2、N+缓冲层3、背P+发射区4、N+集电区5、栅氧化层6、多晶栅7、集电极8、发射极9、栅电极10、P+型基区11、载流子存储层12、P-型浮空层13。
所述N-型基区1、N+缓冲层3、背P+发射区4、集电极8自上而下依次设置；所述N-型基区1的上部周边设有槽体(本实施例为环形槽，也可以设置为其他形状)，槽体内设置P-型浮空层13。
所述N-型基区1的上方的中部自下而上依次设置载流子存储层12、P型基区2；P型基区2上方设置P+型基区11、N+集电区5，P+型基区11设置于N+集电区5内，被N+集电区5包围；所述P+型基区11上方设置栅电极10，栅电极10分别与P+型基区11、N+集电区5相接。
所述N-型浮空层13上方设置所述栅氧化层6，本实施例中，所述栅氧化层6的主体为中空的圆柱表面(也可以设计为其他形状)。栅氧化层6的主体外侧周边设置多晶栅7，多晶栅7与P-型浮空层13不接触；所述N+集电区5、P型基区2、载流子存储层12设置于栅氧化层6的主体内侧。所述多晶栅7上方设置发射极9，发射极9与多晶栅7、栅氧化层6接触。
以上介绍了本发明沟槽绝缘栅双极型晶体管的结构，本发明在揭示上述沟槽绝缘栅双极型晶体管的同时，还揭示一种沟槽绝缘栅双极型晶体管的制备方法，请参阅图2至图11，所述制备方法包括如下步骤：
步骤S1、正面注入P,剂量1e12～5e12(如1e12或3e12或5e12),能量80kev～120kev(如80kev或100kev或120kev),并推阱形成载流子存储层12；结深1～1.5um(如1um或1.25um或1.5um),峰值浓度1e15～3e15(如1e15或3e15或5e15)。如图2所示；
步骤S2、正面注入B,剂量2e13～4e13(如2e13或3e13或4e13),能量40kev～80kev(如40kev或60kev或80kev),并推阱形成P型基区2；结深4～6um(如4um或5um或6um),峰值浓度1e17～3e17(如1e17或2e17或3e17)。如图3所示；
步骤S3、槽栅刻蚀及注入B,剂量8e11～2e12(如8e11或1e12或2e12),能量80kev～120kev(如80kev或100kev或120kev)形成P-型浮空层13；结深0.8～1um(如0.8um或0.9um或1um),峰值浓度1e15～2e15(如1e15或1.5e15或2e15)。如图4所示；
步骤S4、槽栅栅氧生长及多晶硅的填充。如图5所示；
步骤S5、正面N+注入AS,剂量1e15～4e15(如1e15或3e15或4e15),能量40kev～80kev(如40kev或60kev或80kev),并推阱形成N+集电区5；结深1～1.5um(如1um或1.25um或1.5um),峰值浓度1e19～3e19(如1e19或2e19或3e19)。如图6所示；
步骤S6、正面P+注入B,剂量5e15～1e16(如5e15或1e16),能量40kev～80kev(如40kev或60kev或80kev),并推阱形成P+型基区11；结深1～1.5um(如1um或1.25um或1.5um),峰值浓度3e19～6e19(如3e19或5e19或6e19)。如图7所示；
步骤S7、正面绝缘层生长。如图8所示；
步骤S8正面刻孔及正面蒸金形成栅电极10及发射极电极9。如图9所示；
步骤S9、背面薄P注入形成背P+发射区4。如图10所示；
步骤S10、背面蒸金形成背面集电极8。如图11所示。
载流子存储层的能带示意图如图12所示。在载流子存储层和N-基区件出现了Vi大小的内建电势。当空穴从N-区向P-base区流动时，必须经过Vi大小的空穴势垒，这样在存储层下方便会有一定的空穴存贮。这样便提高了P-base区下方的电导调制。同时，存储层可以增大电子扩散，避免电流集中。
同时在沟槽栅的下端又附加了一层参杂掺杂浓度较高的N型层,使得栅极下面同时也形成空穴阻挡层,从而进一步增强了N-基区中的电导调制效应
在饱和区时，由于耗尽层展宽，晶体管K1,K2有效基区宽度相同，可假设其α1＝α2＝α。饱和时，由于集电极电压增大，而旁路区P+区较p-base区更低，将会有更多的压降由P+区/N-区来承担，因此对于MOS沟道电流则较为恒定，短沟道效应不明显。
综上所述，本发明提出的沟槽绝缘栅双极型晶体管及其制备方法，在传统的沟槽IGBT结构中引入载流子存储层存储层可以增大电子扩散，避免电流集中，增强电导调制；同时在沟槽栅的下端又附加了一层P型浮空层，可以起到分压的作用，提到器件的耐压。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (10)

1.一种沟槽绝缘栅双极型晶体管，其特征在于，所述沟槽绝缘栅双极型晶体管IGBT包括：N-型基区(1)、P型基区(2)、N+缓冲层(3)、背P+发射区(4)、N+集电区(5)、栅氧化层(6)、多晶栅(7)、集电极(8)、发射极(9)、栅电极(10)、P+型基区(11)、载流子存储层(12)、P-型浮空层(13)；
所述N-型基区(1)、N+缓冲层(3)、背P+发射区(4)、集电极(8)自上而下依次设置；所述N-型基区(1)的上部周边设有槽体，槽体内设置P-型浮空层(13)；
所述N-型基区(1)的上方的中部自下而上依次设置载流子存储层(12)、P型基区(2)；P型基区(2)上方设置P+型基区(11)、N+集电区(5)，P+型基区(11)设置于N+集电区(5)内，被N+集电区(5)包围；所述P+型基区(11)上方设置栅电极(10)，栅电极(10)分别与P+型基区(11)、N+集电区(5)相接；
所述P-型浮空层(13)上方设置所述栅氧化层(6)，栅氧化层(6)的主体外侧周边设置多晶栅(7)，多晶栅(7)与P-型浮空层(13)不接触；所述N+集电区(5)、P型基区(2)、载流子存储层(12)设置于栅氧化层(6)的主体内侧；
所述多晶栅(7)上方设置发射极(9)，发射极(9)与多晶栅(7)、栅氧化层(6)接触。
2.根据权利要求1所述的沟槽绝缘栅双极型晶体管，其特征在于：
所述栅氧化层(6)的主体为中空的圆柱表面。
3.根据权利要求1所述的沟槽绝缘栅双极型晶体管，其特征在于：
所述N-型基区(1)的上部周边设置的槽体为环形槽。
4.一种沟槽绝缘栅双极型晶体管的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤S1、正面注入P,剂量为1e12～5e12,能量为80kev～120kev,并推阱形成载流子存储层(12)；结深1～1.5um,峰值浓度1e15～3e15；
步骤S2、正面注入B,剂量为2e13～4e13,能量为40kev～80kev,并推阱形成P型基区(2)；结深4～6um,峰值浓度1e17～3e17；
步骤S3、槽栅刻蚀及注入B,剂量为8e11～2e12,能量为80kev～120kev，形成P-型浮空层(13)；结深0.8～1um,峰值浓度1e15～2e15；
步骤S4、槽栅栅氧生长及多晶硅的填充；
步骤S5、正面N+注入AS,剂量为1e15～4e15,能量为40kev～80kev,并推阱形成N+集电区(5)；结深1～1.5um,峰值浓度1e19～3e19；
步骤S6、正面P+注入B,剂量为5e15～1e16,能量为40kev～80kev,并推阱形成P+型基区(11)；结深1～1.5um,峰值浓度3e19～6e19；
步骤S7、正面绝缘层生长；
步骤S8、正面刻孔及正面蒸金形成栅电极(10)及发射极电极(9)；
步骤S9、背面薄P注入形成背P+发射区(4)；
步骤S10、背面蒸金形成背面集电极(8)。
5.一种沟槽绝缘栅双极型晶体管的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤S1、正面注入P,并推阱形成载流子存储层(12)；
步骤S2、正面注入B,并推阱形成P型基区(2)；
步骤S3、槽栅刻蚀及注入B,形成P-型浮空层(13)；
步骤S4、填充槽栅栅氧生长及多晶硅；
步骤S5、正面N+注入AS,并推阱形成N+集电区(5)；
步骤S6、正面P+注入B,并推阱形成P+型基区(11)；
步骤S7、正面绝缘层生长；
步骤S8、正面刻孔及正面蒸金形成栅电极(10)及发射极电极(9)；
步骤S9、背面薄P注入形成背P+发射区(4)；
步骤S10、背面蒸金形成背面集电极(8)。
6.根据权利要求5所述的沟槽绝缘栅双极型晶体管，其特征在于：
步骤S1中，正面注入P的剂量为1e12～5e12,能量为80kev～120kev；结深1～1.5um,峰值浓度1e15～3e15。
7.根据权利要求5所述的沟槽绝缘栅双极型晶体管，其特征在于：
步骤S2中，正面注入B的剂量为2e13～4e13,能量为40kev～80kev；结深4～6um,峰值浓度1e17～3e17。
8.根据权利要求5所述的沟槽绝缘栅双极型晶体管，其特征在于：
步骤S3中，槽栅刻蚀及注入B的剂量为8e11～2e12,能量为80kev～120kev；结深0.8～1um,峰值浓度1e15～2e15。
9.根据权利要求5所述的沟槽绝缘栅双极型晶体管，其特征在于：
步骤S5中，正面N+注入AS的剂量为1e15～4e15,能量为40kev～80kev；结深1～1.5um,峰值浓度1e19～3e19。
10.根据权利要求5所述的沟槽绝缘栅双极型晶体管，其特征在于：
步骤S6中，正面P+注入B的剂量为5e15～1e16,能量为40kev～80kev；结深1～1.5um,峰值浓度3e19～6e19。
CN201610124586.1A 2016-03-04 2016-03-04 沟槽绝缘栅双极型晶体管及其制备方法 Pending CN105789269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610124586.1A CN105789269A (zh) 2016-03-04 2016-03-04 沟槽绝缘栅双极型晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610124586.1A CN105789269A (zh) 2016-03-04 2016-03-04 沟槽绝缘栅双极型晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN105789269A true CN105789269A (zh) 2016-07-20

Family

ID=56387617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610124586.1A Pending CN105789269A (zh) 2016-03-04 2016-03-04 沟槽绝缘栅双极型晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105789269A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601800A (zh) * 2016-12-02 2017-04-26 杭州电子科技大学 一种沟槽绝缘栅双极型晶体管
CN107256885A (zh) * 2017-06-30 2017-10-17 北京工业大学 一种高可靠性绝缘栅双极晶体管及其制作方法
CN107634095A (zh) * 2017-09-14 2018-01-26 全球能源互联网研究院 沟槽型半导体功率器件及其制备方法
CN107731899A (zh) * 2017-10-20 2018-02-23 电子科技大学 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN107768436A (zh) * 2017-10-20 2018-03-06 电子科技大学 一种沟槽栅电荷储存型igbt及其制造方法
CN107768434A (zh) * 2017-10-20 2018-03-06 电子科技大学 一种双向igbt及其制造方法
CN107799588A (zh) * 2017-10-20 2018-03-13 电子科技大学 一种逆阻型igbt及其制造方法
CN108133891A (zh) * 2016-12-01 2018-06-08 全球能源互联网研究院 一种沟槽型igbt及其制备方法
CN109192775A (zh) * 2018-10-19 2019-01-11 珠海格力电器股份有限公司 一种igbt及其生长方法
CN109686788A (zh) * 2018-11-20 2019-04-26 电子科技大学 一种具有载流子存储层的槽栅igbt器件
CN110379852A (zh) * 2019-08-21 2019-10-25 江苏中科君芯科技有限公司 能降低米勒电容的沟槽型igbt器件
CN113838756A (zh) * 2021-09-24 2021-12-24 南瑞联研半导体有限责任公司 一种改善Trench-IGBT晶圆微形变的器件制备方法
CN114122105A (zh) * 2020-08-27 2022-03-01 株洲中车时代半导体有限公司 一种沟槽栅igbt器件
CN114649407A (zh) * 2022-05-23 2022-06-21 南通尚阳通集成电路有限公司 一种igbt器件结构
CN114937691A (zh) * 2022-07-22 2022-08-23 深圳市威兆半导体股份有限公司 一种绝缘栅双极型晶体管及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452952A (zh) * 2008-10-31 2009-06-10 电子科技大学 一种沟槽绝缘栅双极型晶体管
CN101694850A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
CN101694851A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的槽栅igbt
US20120329238A1 (en) * 2009-04-30 2012-12-27 Alpha & Omega Semiconductor, Inc. Method For Forming A Transient Voltage Suppressor Having Symmetrical Breakdown Voltages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452952A (zh) * 2008-10-31 2009-06-10 电子科技大学 一种沟槽绝缘栅双极型晶体管
US20120329238A1 (en) * 2009-04-30 2012-12-27 Alpha & Omega Semiconductor, Inc. Method For Forming A Transient Voltage Suppressor Having Symmetrical Breakdown Voltages
CN101694850A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
CN101694851A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的槽栅igbt

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133891A (zh) * 2016-12-01 2018-06-08 全球能源互联网研究院 一种沟槽型igbt及其制备方法
CN106601800B (zh) * 2016-12-02 2020-09-15 杭州电子科技大学 一种沟槽绝缘栅双极型晶体管
CN106601800A (zh) * 2016-12-02 2017-04-26 杭州电子科技大学 一种沟槽绝缘栅双极型晶体管
CN107256885A (zh) * 2017-06-30 2017-10-17 北京工业大学 一种高可靠性绝缘栅双极晶体管及其制作方法
CN107634095A (zh) * 2017-09-14 2018-01-26 全球能源互联网研究院 沟槽型半导体功率器件及其制备方法
CN107768436A (zh) * 2017-10-20 2018-03-06 电子科技大学 一种沟槽栅电荷储存型igbt及其制造方法
CN107731899B (zh) * 2017-10-20 2020-03-17 电子科技大学 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN107768434A (zh) * 2017-10-20 2018-03-06 电子科技大学 一种双向igbt及其制造方法
CN107799588A (zh) * 2017-10-20 2018-03-13 电子科技大学 一种逆阻型igbt及其制造方法
CN107731899A (zh) * 2017-10-20 2018-02-23 电子科技大学 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN109192775A (zh) * 2018-10-19 2019-01-11 珠海格力电器股份有限公司 一种igbt及其生长方法
CN109686788A (zh) * 2018-11-20 2019-04-26 电子科技大学 一种具有载流子存储层的槽栅igbt器件
CN110379852A (zh) * 2019-08-21 2019-10-25 江苏中科君芯科技有限公司 能降低米勒电容的沟槽型igbt器件
CN110379852B (zh) * 2019-08-21 2022-10-11 江苏中科君芯科技有限公司 能降低米勒电容的沟槽型igbt器件
CN114122105A (zh) * 2020-08-27 2022-03-01 株洲中车时代半导体有限公司 一种沟槽栅igbt器件
CN114122105B (zh) * 2020-08-27 2024-03-01 株洲中车时代半导体有限公司 一种沟槽栅igbt器件
CN113838756A (zh) * 2021-09-24 2021-12-24 南瑞联研半导体有限责任公司 一种改善Trench-IGBT晶圆微形变的器件制备方法
CN114649407A (zh) * 2022-05-23 2022-06-21 南通尚阳通集成电路有限公司 一种igbt器件结构
CN114937691A (zh) * 2022-07-22 2022-08-23 深圳市威兆半导体股份有限公司 一种绝缘栅双极型晶体管及制备方法

Similar Documents

Publication Publication Date Title
CN105789269A (zh) 沟槽绝缘栅双极型晶体管及其制备方法
CN103383958B (zh) 一种rc-igbt器件及其制作方法
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
US9419080B2 (en) Semiconductor device with recombination region
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
CN105932042A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN113838916B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN105870179A (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
CN107731898A (zh) 一种cstbt器件及其制造方法
CN106057879A (zh) Igbt器件及其制造方法
CN102254942A (zh) 新型阶梯栅结构igbt及其制造方法
TWI536559B (zh) 電荷庫igbt頂端結構及製備方法
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
CN108899363B (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN103915489B (zh) 绝缘栅双极型晶体管
CN110943124A (zh) Igbt芯片及其制造方法
CN112768517B (zh) 绝缘栅双极型晶体管
CN109148572B (zh) 一种反向阻断型fs-igbt
US20150187922A1 (en) Power semiconductor device
CN110473905B (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法
CN213124445U (zh) 一种新型碳化硅沟槽式绝缘栅双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160720