CN107634095A - 沟槽型半导体功率器件及其制备方法 - Google Patents

Abstract

本发明涉及一种沟槽型半导体功率器件及其制备方法，其半导体基板包括第一导电类型基区，所述元胞区采用沟槽结构，元胞沟槽设置于第一导电类型基区内，元胞沟槽内设置沟槽栅结构；在每个元胞沟槽的槽底外均设置第二导电类型浮空层，所述第二导电类型浮空层包覆元胞沟槽的槽底；在每个元胞沟槽下部的外侧均设置第一导电类型浮空层，第一导电类型浮空层位于第一导电类型基区内，所述第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部，第二导电类型浮空层与第一导电类型浮空层以及元胞沟槽的槽底外壁邻接。本发明在较小的元胞尺寸下，仍同时具备较好的击穿特性和正向导通的特性，具有较宽的短路安全工作区，与现有半导体工艺兼容。

Description

沟槽型半导体功率器件及其制备方法

技术领域

本发明涉及一种功率器件及其制备方法，尤其是一种沟槽型半导体功率器件及其制备方法，属于功率半导体器件的技术领域。

背景技术

半导体功率器件(晶体管)是电力电子领域的重要元晶体管，是实现强电与弱电之间接口的桥梁。在开关电源、变频、显示、节能降耗等方面均有广阔的应用前景。以绝缘栅双极型晶体管、垂直双扩散MOS场效应晶体管为典型代表的MOS半导体功率晶体管是如今电力电子领域的主流。

沟槽栅绝缘栅双极型晶体管是绝缘栅双极型晶体管的一个发展方向，它采用沟槽栅结构代替平面栅，消除了平面栅结构中的JFET效应，改善了器件的导通特性，增加了元胞密度。在传统的沟槽栅结构中，工作电流由基区直接流进沿着沟槽栅侧壁氧化层形成的垂直导电沟道进入源区，相对于平面栅绝缘栅双极型晶体管，其电流密度增加，抗闩锁能力增强。但是，沟槽栅型绝缘栅双极型晶体管的饱和电流密度增加，也使得其短路安全工作区减小。

目前，存在具有载流子存储层的沟槽栅双极型晶体管，以N型沟槽栅双极型晶体管为例，相比于传统沟槽栅双极型晶体管，N型载流子存储层的存在，使得N型载流子存储层与N-基区之间形成了一个NN-空穴势垒，在器件正向导通时，电导调制作用使得N-基区中存在大量空穴，NN-空穴势垒的存在阻止空穴流向P型体区，大量空穴聚集在NN-结处，使得靠近发射极一侧的N-基区中空穴浓度提高，优化了载流子在N-基区中的分布，大大降低了器件的导通压降。

同时，器件的饱和电流也会大大增加，进而导致短路安全工作区的减小。为了改善短路安全工作区，通常具有载流子存储层的沟槽栅双极型晶体管的元胞较小，N型载流子存储层的浓度和厚度受到限制，从而限制了正向导通压降的进一步降低。此外，沟槽栅绝缘栅双极型晶体管沟槽栅底部尖角处的电场往往比较集中，会降低器件的击穿电压。

另外，还存在具有P型浮空层的沟槽栅绝缘栅双极型晶体管，通过在传统的沟槽栅双极型晶体管的沟槽栅底部引入一层P型浮空层，改善了沟槽栅底部的电场集中效应，使得器件的击穿特性得到提高，但同时由于P型浮空层与N-基区在两沟槽间形成了JFET区域，增加了器件的导通电阻，使器件的正向导通特性变差。

在具有载流子存储层的沟槽栅绝缘栅双极型晶体管沟槽栅的底部引入P型浮空层，可以在改善器件击穿特性的情况下，又使器件保持较低的导通电阻，具有较优的正向导通特性。但是，随着器件元胞尺寸的进一步缩小，在器件正向导通时，随着集电极电压的增大，P型浮空层引入的JFET效应会越发明显，使得JFET电阻增大，器件的正向压降升高，正向导通特性变差。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种沟槽型半导体功率器件及其制备方法，其结构紧凑，在较小的元胞尺寸下，仍同时具备较好的击穿特性和正向导通的特性，具有较宽的短路安全工作区，与现有半导体工艺兼容，安全可靠。

按照本发明提供的技术方案，所述沟槽型半导体功率器件，包括半导体基板以及设置于所述半导体基板中心区的元胞区，半导体基板包括第一导电类型基区，所述元胞区采用沟槽结构，元胞沟槽设置于第一导电类型基区内，元胞沟槽内设置沟槽栅结构；在每个元胞沟槽的槽底外均设置第二导电类型浮空层，所述第二导电类型浮空层包覆元胞沟槽的槽底；

在每个元胞沟槽下部的外侧均设置第一导电类型浮空层，第一导电类型浮空层位于第一导电类型基区内，所述第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部，第二导电类型浮空层与第一导电类型浮空层以及元胞沟槽的槽底外壁邻接。

元胞区内，相邻元胞沟槽间设置第一导电类型载流子存储层，所述第一导电类型载流子存储层位于第一导电类型基区内，且第一导电类型载流子存储层位于第一导电类型浮空层的上方；

在第一导电类型载流子存储层上方设置第二导电类型体区，在第二导电类型体区内设置第一导电类型源区，所述第一导电类型载流子存储层、第二导电类型体区的端部与对应元胞沟槽的侧壁接触，第二导电类型体区内的第一导电类型源区与邻近的元胞沟槽的侧壁接触；在第一导电类型基区上方还设置源极金属，所述源极金属与第一导电类型源区以及第二导电类型体区欧姆接触。

所述沟槽栅结构包括覆盖于元胞沟槽侧壁以及底壁上的绝缘栅氧化层以及填充在元胞沟槽内的导电多晶硅，导电多晶硅通过绝缘栅氧化层与元胞沟槽绝缘隔离；在元胞沟槽的槽口覆盖有绝缘介质层，源极金属通过绝缘介质层与元胞沟槽内的导电多晶硅绝缘隔离。

在所述第一导电类型基区的背面设置第一导电类型缓冲层，在第一导电类型缓冲层上设置第二导电类型集电区，在所述第二导电类型集电区上设置集电极金属。

一种沟槽型半导体功率器件的制造方法，所述半导体功率器件的制造方法包括如下步骤：

步骤S1、提供具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；在元胞区的第一导电类型类型基区内，依次制备得到第一导电类型载流子存储层、第二导电类型体区以及第一导电类型源区层，第一导电类型载流子存储层位于第二导电类型体区的下方，第一导电类型源区层位于第二导电类型体区内；

步骤S2、在上述半导体基板的第一主面上淀积第一掩膜层，选择性地掩蔽和刻蚀所述第一掩膜层，以得到贯通所述第一掩膜层的沟槽刻蚀窗口；利用所述沟槽刻蚀窗口对元胞区的第一导电类型基区进行刻蚀，以在第一导电类型基区内得到所需的元胞沟槽，所述元胞沟槽从半导体基板的第一主面垂直向下延伸，元胞沟槽贯穿第一导电类型源区层、第二导电类型体区以及第一导电类型载流子存储层，且元胞沟槽的槽底位于第一导电类型载流子存储层的下方；

步骤S3、利用上述第一掩膜层，在半导体基板的第一主面上方进行第一导电类型杂质离子的注入，以在元胞沟槽的槽底形成第一导电类型浮空区域，所述第一导电类型浮空区域包覆元胞沟槽的槽底；

在得到第一导电类型浮空区域后，在半导体基板的第一主面上方进行第二导电类型杂质离子的注入，以在元胞沟槽的槽底形成第一导电类型浮空层以及第二导电类型浮空层，第二导电类型浮空层直接包裹元胞沟槽的槽底，第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部

步骤S4、在上述元胞沟槽内制备所需的沟槽栅结构；

步骤S5、去除上述第一掩膜层，并在半导体基板的第一主面上淀积绝缘介质层，绝缘介质层覆盖在半导体基板的第一主面；对绝缘介质层进行刻蚀，以得到位于相邻元胞沟槽间的源极金属接触孔，所述源极金属接触孔贯通绝缘介质层以及相邻元胞沟槽间的第一导电类型源极区层，以得到位于第二导电类型体区内的第一导电类型源区；

步骤S6、在上述半导体基板的第一主面上淀积得到源极金属，所述源极金属覆盖在绝缘介质层上并填充于源极金属接触孔内，填充于源极金属接触孔的源极金属与第一导电类型源区以及第二导电类型体区欧姆接触；

步骤S7、在半导体基板的第二主面上制备第一导电类型缓冲层，在第一导电类型缓冲层上制备第二导电类型集电区，在所述第二导电类型集电区上制备集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。

所述半导体基板的材料包括硅，第一导电类型浮空层的掺杂浓度大于第一导电类型基区的掺杂浓度；沟槽栅结构包括覆盖于元胞沟槽侧壁以及底壁的绝缘栅氧化层以及填充于元胞沟槽内的导电多晶硅，导电多晶硅通过绝缘栅氧化层与元胞沟槽绝缘隔离，导电多晶硅通过绝缘介质层与源极金属绝缘隔离。

一种类似的技术方案，所述半导体功率器件的制造方法包括如下步骤：

步骤W1、提供具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；选择性地掩蔽和刻蚀半导体基板的第一主面，以在元胞区的第一导电类型基区内得到所需的元胞沟槽，元胞沟槽从半导体基板的第一主面向指向第二主面的方向垂直延伸；

步骤W2、在上述半导体基板的第一主面进行第一导电类型杂质离子的注入，以在元胞沟槽的槽底得到第一导电类型浮空区域，所述第一导电类型浮空区域包覆元胞沟槽下部的外壁；

在得到第一导电类型浮空区域后，在半导体基板的第一主面进行第二导电类型杂质离子的注入，以得到位于元胞沟槽的槽底外的第一导电类型浮空层以及第二导电类型浮空层，第二导电类型浮空层直接包裹元胞沟槽的槽底，第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部

步骤W3、在上述元胞沟槽内制备沟槽栅结构；

步骤W4、在上述半导体基板的第一主面上制备第三掩膜层，并利用第三掩膜层在相邻的元胞沟槽间依次制备第一导电类型载流子存储层、第二导电类型体区以及位于所述第二导电类型体区内的第一导电类型源区层，第一导电类型载流子存储层位于第二导电类型体区的下方，且第一导电类型载流子存储层位于第一导电类型浮空层的上方；

步骤W5、在半导体基板的第一主面上淀积绝缘介质层，绝缘介质层覆盖在半导体基板的第一主面；对绝缘介质层进行刻蚀，以得到位于相邻元胞沟槽间的源极金属接触孔，所述源极金属接触孔贯通绝缘介质层以及相邻元胞沟槽间的第一导电类型源极区层，以得到位于第二导电类型体区内的第一导电类型源区；

步骤S6、在上述半导体基板的第一主面上淀积得到源极金属，所述源极金属覆盖在绝缘介质层上并填充于源极金属接触孔内，填充于源极金属接触孔的源极金属与第一导电类型源区以及第二导电类型体区欧姆接触；

步骤S7、在半导体基板的第二主面上制备第一导电类型缓冲层，在第一导电类型缓冲层上制备第二导电类型集电区，在所述第二导电类型集电区上制备集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。

所述半导体基板的材料包括硅，第一导电类型浮空层的掺杂浓度大于第一导电类型基区的掺杂浓度；沟槽栅结构包括覆盖于元胞沟槽侧壁以及底壁的绝缘栅氧化层以及填充于元胞沟槽内的导电多晶硅，导电多晶硅通过绝缘栅氧化层与元胞沟槽绝缘隔离，导电多晶硅通过绝缘介质层与源极金属绝缘隔离。

步骤W1中，在制备元胞沟槽前，在半导体基板的第一主面淀积第二掩膜层，选择性地掩蔽和刻蚀所述第二掩膜层，以得到贯通所述第二掩膜层的沟槽刻蚀窗口，利用所述沟槽刻蚀窗口对第一导电类型基区进行刻蚀后，能在第一导电类型基区内得到所需的元胞沟槽。

所述“第一导电类型”和“第二导电类型”两者中，对于N型半导体功率器件，第一导电类型指N型，第二导电类型为P型；对于P型半导体功率器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。

本发明的优点：通过在具有第二导电类型浮空的载流子存储型沟槽栅绝缘栅型双极型晶体管中引入第一导电类型浮空层，利用第一导电类型浮空层对第二导电类型浮空层以及元胞沟槽的下部进行包裹，可以使得沟槽栅绝缘栅晶体管在元胞密度进一步提高的前提下，保持器件具有良好的击穿特性和较低的正向导通压降，同时具有较宽的短路安全工作区。

附图说明

图1为本发明的结构示意图。

图2～图6为本发明一种具体实施工艺过程的剖视图，其中

图2为本发明得到N+源区层后的剖视图。

图3为本发明得到元胞沟槽后的剖视图。

图4为本发明得到P型浮空层后的剖视图。

图5为本发明得到沟槽栅后的剖视图。

图6为本发明得到集电极金属后的剖视图。

图7～图12为本发明另一种具体实施工艺过程的剖视图，其中

图7为本发明得到元胞沟槽后的剖视图。

图8为本发明得到P型浮空层后的剖视图。

图9为本发明得到沟槽栅后的剖视图。

图10为本发明得到N+源区层后的剖视图。

图11为本发明得到绝缘介质层后的剖视图。

图12为本发明得到集电极金属后的剖视图。

附图标记说明：1-集电极金属、2-P+集电区、3-N型缓冲层、4-N型基区、5-N型浮空层、6-P型浮空层、7-绝缘栅氧化层、8-导电多晶硅、9-N型载流子存储层、10-P型体区、11-N+源区、12-绝缘介质层、13-源极金属、14-元胞沟槽、15-第一掩膜层、16-第二掩膜层、17-第三掩膜层以及18-N+源区层。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1、图6以及图11所示：为了在较小的元胞尺寸下，仍同时具备较好的击穿特性和正向导通的特性，具有较宽的短路安全工作区，以N型沟槽型半导体功率器件为例，本发明包括半导体基板以及设置于所述半导体基板中心区的元胞区，半导体基板包括N型基区4，所述元胞区采用沟槽结构，元胞沟槽14设置于N型基区4内，元胞沟槽14内设置沟槽栅结构；在每个元胞沟槽14的槽底外均设置P型浮空层6，所述P型浮空层6包覆元胞沟槽14的槽底；

在每个元胞沟槽14下部的外侧均设置N型浮空层5，N型浮空层5位于N型基区4内，所述N型浮空层5包裹P型浮空层6以及元胞沟槽14的下部，P型浮空层6与N型浮空层5以及元胞沟槽14的槽底外壁邻接。

具体地，元胞区位于半导体基板的中心区，在半导体基板上还设置终端保护区，终端保护区位于元胞区的外圈，终端保护区环绕包围元胞区，利用元胞区与终端保护区的共同工作，能调功整个半导体功率器件的工作以及耐压，元胞区、终端保护区的具体作用等为本技术领域人员所熟知，此处不再赘述。元胞区的元胞采用沟槽结构，元胞沟槽14在N型基区4内，元胞沟槽14的深度小于N型基区4的厚度，利用沟槽栅结构能形成整个半导体功率器件的栅极，沟槽栅的具体作用以及与元胞沟槽之间的关系等为本技术领域人员所熟知，此处不再赘述。

P型浮空层6位于元胞沟槽的槽底外，P型浮空层6包覆元胞沟槽14的槽底，即P型浮空层6环绕包围元胞沟槽14的槽底且与元胞沟槽14槽底的外壁接触。N型浮空层5、P型浮空层6均位于N型基区4内，与P型浮空层6相比，N型浮空层5具有更大的包覆面积，即能将P型浮空层6以及元胞沟槽14的下部均进行包覆，N型浮空层5对P型浮空层6进行包覆后，P型浮空层6位于N型浮空层5与元胞沟槽14下部外壁所围合形成的空间内，N型浮空层5的上端与元胞沟槽14的外壁接触，元胞沟槽14槽底的外壁通过P型浮空层6与N型浮空层5间隔。

进一步地，元胞区内，相邻元胞沟槽14间设置N型载流子存储层9，所述N型载流子存储层9位于N型基区4内，且N型载流子存储层9位于N型浮空层5的上方；

在N型载流子存储层9上方设置P型体区10，在P型体区10内设置N+源区11，所述N型载流子存储层9、P型体区10的端部与对应元胞沟槽14的侧壁接触，P型体区内的N+源区11与邻近的元胞沟槽14的侧壁接触；在N型基区4上方还设置源极金属13，所述源极金属13与N+源区11以及P型体区10欧姆接触。

本发明实施例中，N型载流子存储层9的掺杂浓度大于N型基区4的掺杂浓度，N型载流子存储层9位于N型浮空层5的上方，N型载流子存储层9与元胞沟槽14上部的外壁接触，N型载流子存储层9与N型浮空层5间互不接触。P型体区10邻接N型载流子存储层9，N+源区11位于P型体区10的上部，N+源区11与对应邻近的元胞沟槽14侧壁接触，N+源区11、P型体区10均与源极金属13欧姆接触。元胞区内元胞的源极金属13等电位连接，即通过源极金属13能将元胞区内的元胞相互连接成一体。

所述沟槽栅结构包括覆盖于元胞沟槽14侧壁以及底壁上的绝缘栅氧化层7以及填充在元胞沟槽14内的导电多晶硅8，导电多晶硅8通过绝缘栅氧化层7与元胞沟槽14绝缘隔离；在元胞沟槽14的槽口覆盖有绝缘介质层12，源极金属13通过绝缘介质层12与元胞沟槽14内的导电多晶硅8绝缘隔离。

本发明实施例中，绝缘栅氧化层7可以采用二氧化硅层，先在元胞沟槽14内制备得到绝缘栅氧化层7，然后在元胞沟槽14内填充导电多晶硅8，将元胞沟槽14内的导电多晶硅8引出，并与N型基区4上方的栅极金属欧姆接触后形成半导体功率器件的栅电极，具体形成栅电极的过程以及结构等为本技术领域人员所熟知熟知，此处不再赘述。栅极金属与源极金属13相互隔离，源极金属13与导电多晶硅8通过绝缘介质层12绝缘隔离，绝缘介质层12可以采用二氧化硅或氮化硅。

在所述N型基区4的背面设置N型缓冲层3，在N型缓冲层3上设置P+集电区2，在所述P+集电区2上设置集电极金属1。本发明实施例中，利用P+集电区2以及集电极金属1形成半导体功率器件的集电极，集电极位于N型基区4的背面，源极端、栅极端位于N型基区4的正面，具体位置关系均为本技术领域人员所熟知，此处不再赘述。

具体工作时，在正向阻断状态下，P型浮空层6和N型浮空层5及N型基区4形成的PN结反向偏置，通过空间电荷区向N型浮空层5及N型基区4扩展而承受耐压。由于P型浮空层6的存在改善了沟槽栅底部的电场集中现象，提高了器件的击穿电压。由于N型载流子存储层9的存在，在N型载流子存储层9及N型基区4的界面形成的NN-空穴势垒，优化了载流子在N型基区4的分布，大大降低了器件的正向导通压降，提高了器件的电流密度。

由于P型浮空层6的存在，引入了JFET区，当器件处于导通状态时，随着器件集电极电压的升高，JFET电阻增加，增强了器件的短路安全工作区。N型浮空层5的引入使得当器件处于导通状态时，随着集电极电压的升高，空间电荷区扩展效应被减弱，进而在一定程度上削弱了JFET电阻的增加，使得器件即使在元胞尺寸缩小的情况下，仍然能够同时具有较低的正向导通压降和较好的短路安全工作区。

如图2～图6所示，上述结构的沟槽型半导体功率器件可以通过下述工艺过程制备得到，具体地，所述半导体功率器件的制造方法包括如下步骤：

步骤S1、提供具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面对应的第二主面；半导体基板的第一主面与第二主面间包括N型基区4；在元胞区的N型类型基区4内，依次制备得到N型载流子存储层9、P型体区10以及N+源区层18，N型载流子存储层9位于P型体区10的下方，N+源区层18位于P型体区10内；

具体地，半导体基板的材料包括硅，N型基区4的上表面形成第一主面，N型基区4的背面形成第二主面；在进行制备工艺时，可以现在N型基区4的第一主面生长牺牲氧化层，并在生长得到牺牲氧化层后，去除牺牲氧化层，牺牲氧化层的具体作用以及准备工艺过程均为本技术领域人员所熟知，此处不再赘述。

在制备N型载流子存储层9时，在第一主面上方进行N型杂质离子注入，注入后形成N型载流子存储层9。在制备得到N型载流子存储层9后，在第一主面上方进行P型杂质离子注入，以在N型基区4内得到P型体区10，P型体区10位于N型载流子存储层9的上方，P型体区10从第一主面向下延伸至N型载流子存储层9，且P型体区10与N型载流子存储层9邻接。在制备得到P型体区10后，在第一主面上方再次进行N型杂质离子注入，以得到位于N+源区层18，N+源区层18、P型体区10以及N型载流子存储层9均贯穿元胞区的N型基区4，如图2所示，具体制备得到N型载流子存储层9、P型体区10以及N+源区层18的工艺过程为本技术领域人员所熟知，此处不再赘述。

步骤S2、在上述半导体基板的第一主面上淀积第一掩膜层15，选择性地掩蔽和刻蚀所述第一掩膜层15，以得到贯通所述第一掩膜层15的沟槽刻蚀窗口；利用所述沟槽刻蚀窗口对元胞区的N型基区4进行刻蚀，以在N型基区4内得到所需的元胞沟槽14，所述元胞沟槽14从半导体基板的第一主面垂直向下延伸，元胞沟槽14贯穿N+源区层18、P型体区10以及N型载流子存储层9，且元胞沟槽14的槽底位于N型载流子存储层9的下方；

具体地，淀积第一掩膜层15后，第一掩膜层15对半导体基板的第一主面进行全覆盖，第一掩膜层15可以采用常用的材料，选择性地掩蔽和刻蚀第一掩膜层15后，能得到沟槽刻蚀窗口，通过沟槽刻蚀窗口能使得对应的N型基区4裸露，从而利用沟槽刻蚀窗口能对N型基区4进行刻蚀，得到元胞沟槽14，元胞沟槽14的槽口位于第一主面上，元胞沟槽14的深度小于N型基区4的厚度，元胞沟槽4从第一主面垂直向下延伸时，元胞沟槽14贯穿N+源区层18、P型体区10以及N型载流子存储层9，即通过元胞沟槽14能N+源区层18、P型体区10以及N型载流子存储层9进行分隔，N+源区层18、P型体区10以及N型载流子存储层9均与对应的元胞沟槽14的侧壁接触，如图3所示。

步骤S3、利用上述第一掩膜层15，在半导体基板的第一主面上方进行N型杂质离子的注入，以在元胞沟槽14的槽底形成N型浮空区域，所述N型浮空区域包覆元胞沟槽14的槽底；

在得到N型浮空区域后，在半导体基板的第一主面上方进行P型杂质离子的注入，以在元胞沟槽14的槽底形成N型浮空层5以及P型浮空层6，P型浮空层6直接包裹元胞沟槽14的槽底，N型浮空层5包裹P型浮空层6以及元胞沟槽14的下部；

具体地，在制备得到元胞沟槽14后，利用第一掩膜层15对第一主面的阻挡，在进行N型杂质离子注入后，能在元胞沟槽14的槽底形成N型浮空区域，N型浮空区域的掺杂浓度大于N型基区4的掺杂浓度，N型浮空区域能对元胞沟槽14下部以及外圈的区域进行包裹。得到N型浮空区域后，进行P型杂质离子注入时，能在N型浮空区域形成P型浮空层6，在得到P型浮空层6后，N型浮空区域其余的区域形成N型浮空层5，P型浮空层6位于N型浮空区域内，N型浮空层5包裹的区域大于P型浮空层6的区域，即N型浮空层5能对P型浮空层6以及元胞沟槽14的下部，P型浮空层6能包裹元胞沟槽14槽底外壁，N型浮空层5的上端与元胞沟槽14的侧壁接触，N型浮空层5的下部通过P型浮空层6与元胞沟槽14的槽底间隔，元胞沟槽14的下部以及P型浮空层6均能由N型浮空层5进行包裹，如图4所示。具体实施时，可以根据实际需求，采用本技术领域常用的技术手段制备得到N型浮空层5以及P型浮空层6，具体制备工艺过程此处不再赘述。

步骤S4、在上述元胞沟槽14内制备所需的沟槽栅结构；

如图5所示，制备得到的沟槽栅结构可以参考上述说明，即先在元胞沟槽内制备得到绝缘栅氧化层7，然后在元胞沟槽14内填充导电多晶硅8，导电多晶硅8填满生长有绝缘栅氧化层7的元胞沟槽14，具体制备沟槽栅结构的工艺过程为本技术领域人员所熟知，此处不再赘述。

步骤S5、去除上述第一掩膜层15，并在半导体基板的第一主面上淀积绝缘介质层12，绝缘介质层12覆盖在半导体基板的第一主面；对绝缘介质层12进行刻蚀，以得到位于相邻元胞沟槽14间的源极金属接触孔，所述源极金属接触孔贯通绝缘介质层12以及相邻元胞沟槽14间的N+源极区层18，以得到位于P型体区10内的N+源区11；

具体地，采用本技术领域常用的技术手段去除第一掩膜层15，并淀积绝缘介质层12，绝缘介质层12覆盖第一主面。在对绝缘介质层12进行选择性地掩蔽和刻蚀时，能得到位于相邻元胞沟槽14间的源极金属接触孔，源极金属接触孔贯通绝缘介质层12、N+源区层18以及部分P型体区10，相邻元胞沟槽14间的N+源区层18被源极金属接触孔分割后，能得到位于源极金属接触孔两侧的N+源区11，具体制备得到源极金属接触孔的工艺过程为本技术领域人员所熟知，此处不再赘述。

步骤S6、在上述半导体基板的第一主面上淀积得到源极金属13，所述源极金属13覆盖在绝缘介质层12上并填充于源极金属接触孔内，填充于源极金属接触孔的源极金属13与N+源区11以及P型体区10欧姆接触；

具体地，源极金属13与N+源区11以及P型体区10欧姆接触后，能形成半导体功率器件的源极端；一般地，在第一主面上还设置与源极金属13属于同一工艺制造层的栅极金属，源极金属13通过绝缘介质层与元胞沟槽14内的导电多晶硅8绝缘隔离，栅极金属与导电多晶硅8欧姆接触后能形成栅极端，栅极金属、源极金属以及与导电多晶硅8间的位置等连接配合结构均为本技术领域人员所熟知，此处不再赘述。

步骤S7、在半导体基板的第二主面上制备N型缓冲层3，在N型缓冲层3上制备P+集电区2，在所述P+集电区2上制备集电极金属1，所述集电极金属1与P+集电区2欧姆接触。

具体地，N型缓冲层33可以采用FZ单晶硅减薄后通过离子注入方式形成，也可以直接由N型基区4的渐变缓冲层来充当，具体可以根据需要进行选择确定。制备得到P+集电区2以及集电极金属1后，能形成半导体功率器件的集电极端，如图6所示。

如图7～图11所示，一种类似的技术方案，所述半导体功率器件的制造方法包括如下步骤：

步骤W1、提供具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面对应的第二主面；半导体基板的第一主面与第二主面间包括N型基区4；选择性地掩蔽和刻蚀半导体基板的第一主面，以在元胞区的N型基区4内得到所需的元胞沟槽14，元胞沟槽14从半导体基板的第一主面向指向第二主面的方向垂直延伸；

如图7所示，在制备元胞沟槽14前，在半导体基板的第一主面淀积第二掩膜层16，选择性地掩蔽和刻蚀所述第二掩膜层16，以得到贯通所述第二掩膜层16的沟槽刻蚀窗口，利用所述沟槽刻蚀窗口对N型基区4进行刻蚀后，能在N型基区4内得到所需的元胞沟槽14。具体制备得到元胞沟槽14的工艺过程可以参考上述说明，此处不再赘述。

步骤W2、在上述半导体基板的第一主面进行N型杂质离子的注入，以在元胞沟槽14的槽底得到N型浮空区域，所述N型浮空区域包覆元胞沟槽14下部的外壁；

在得到N型浮空区域后，在半导体基板的第一主面进行P型杂质离子的注入，以得到位于元胞沟槽14的槽底外的N型浮空层5以及P型浮空层6，P型浮空层6直接包裹元胞沟槽14的槽底，N型浮空层5包裹P型浮空层6以及元胞沟槽14的下部；

如图8所示，在制备得到元胞沟槽14后，利用第二掩膜层16，直接在元胞沟槽14槽底外制备得到N型浮空层5以及P型浮空层6，具体制备得到N型浮空层5以及P型浮空层6的过程可以从参考上述说明，此处不再赘述。

步骤W3、在上述元胞沟槽14内制备沟槽栅结构；

如图9所述，在制备沟槽栅结构时，可以去除第二掩膜层16，制备得到沟槽栅结构可以参考上述说明，沟槽栅结构的具体制备工艺过程可以参考上述说明，此处不再赘述。

步骤W4、在上述半导体基板的第一主面上制备第三掩膜层17，并利用第三掩膜层17在相邻的元胞沟槽14间依次制备N型载流子存储层9、P型体区10以及位于所述P型体区10内的N+源区层18，N型载流子存储层9位于P型体区10的下方，且N型载流子存储层9位于N型浮空层5的上方；

如图10所示，在得到元胞沟槽14后，利用第三掩膜层17，直接在相邻的元胞沟槽14间制备得到N型载流子存储层9、P型体区10以及N+源区层18，具体准备工艺过程可以参考上述说明，此处不再赘述。

步骤W5、在半导体基板的第一主面上淀积绝缘介质层12，绝缘介质层12覆盖在半导体基板的第一主面；对绝缘介质层12进行刻蚀，以得到位于相邻元胞沟槽14间的源极金属接触孔，所述源极金属接触孔贯通绝缘介质层12以及相邻元胞沟槽14间的N+源极区层18，以得到位于P型体区10内的N+源区11；

如图11所示，在淀积绝缘介质层12时，先去除第三掩膜层17，或者直接在第三掩膜层17淀积材料，直接形成绝缘介质层12，具体工艺过程为本技术领域人员所熟知，此处不再赘述。

得到绝缘介质层12后，可以采用本技术领域常用的技术手段，刻蚀得到源极金属接触孔，具体过程此处不再赘述。

步骤W6、在上述半导体基板的第一主面上淀积得到源极金属13，所述源极金属13覆盖在绝缘介质层12上并填充于源极金属接触孔内，填充于源极金属接触孔的源极金属12与N+源区11以及P型体区10欧姆接触；

具体地，制备得到源极金属13等过程可以参考上述说明，此处不再赘述。

步骤W7、在半导体基板的第二主面上制备N型缓冲层3，在N型缓冲层3上制备P+集电区2，在所述P+集电区2上制备集电极金属1，所述集电极金属1与P+集电区2欧姆接触。

如图12所示，具体制备得到P+集电区2以及集电极金属1的工艺过程，以及具体的配合等均可以参考前述说明，此处不再赘述。

Claims (9)

1.一种沟槽型半导体功率器件，包括半导体基板以及设置于所述半导体基板中心区的元胞区，半导体基板包括第一导电类型基区，所述元胞区采用沟槽结构，元胞沟槽设置于第一导电类型基区内，元胞沟槽内设置沟槽栅结构；在每个元胞沟槽的槽底外均设置第二导电类型浮空层，所述第二导电类型浮空层包覆元胞沟槽的槽底；其特征是：

在每个元胞沟槽下部的外侧均设置第一导电类型浮空层，第一导电类型浮空层位于第一导电类型基区内，所述第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部，第二导电类型浮空层与第一导电类型浮空层以及元胞沟槽的槽底外壁邻接。

2.根据权利要求1所述的沟槽型半导体功率器件，其特征是：元胞区内，相邻元胞沟槽间设置第一导电类型载流子存储层，所述第一导电类型载流子存储层位于第一导电类型基区内，且第一导电类型载流子存储层位于第一导电类型浮空层的上方；

在第一导电类型载流子存储层上方设置第二导电类型体区，在第二导电类型体区内设置第一导电类型源区，所述第一导电类型载流子存储层、第二导电类型体区的端部与对应元胞沟槽的侧壁接触，第二导电类型体区内的第一导电类型源区与邻近的元胞沟槽的侧壁接触；在第一导电类型基区上方还设置源极金属，所述源极金属与第一导电类型源区以及第二导电类型体区欧姆接触。

3.根据权利要求1所述的沟槽型半导体功率器件，其特征是：所述沟槽栅结构包括覆盖于元胞沟槽侧壁以及底壁上的绝缘栅氧化层以及填充在元胞沟槽内的导电多晶硅，导电多晶硅通过绝缘栅氧化层与元胞沟槽绝缘隔离；在元胞沟槽的槽口覆盖有绝缘介质层，源极金属通过绝缘介质层与元胞沟槽内的导电多晶硅绝缘隔离。

4.根据权利要求1所述的沟槽型半导体功率器件，其特征是：在所述第一导电类型基区的背面设置第一导电类型缓冲层，在第一导电类型缓冲层上设置第二导电类型集电区，在所述第二导电类型集电区上设置集电极金属。

5.一种沟槽型半导体功率器件的制造方法，其特征是，所述半导体功率器件的制造方法包括如下步骤：

步骤S1、提供具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；在元胞区的第一导电类型类型基区内，依次制备得到第一导电类型载流子存储层、第二导电类型体区以及第一导电类型源区层，第一导电类型载流子存储层位于第二导电类型体区的下方，第一导电类型源区层位于第二导电类型体区内；

步骤S2、在上述半导体基板的第一主面上淀积第一掩膜层，选择性地掩蔽和刻蚀所述第一掩膜层，以得到贯通所述第一掩膜层的沟槽刻蚀窗口；利用所述沟槽刻蚀窗口对元胞区的第一导电类型基区进行刻蚀，以在第一导电类型基区内得到所需的元胞沟槽，所述元胞沟槽从半导体基板的第一主面垂直向下延伸，元胞沟槽贯穿第一导电类型源区层、第二导电类型体区以及第一导电类型载流子存储层，且元胞沟槽的槽底位于第一导电类型载流子存储层的下方；

步骤S3、利用上述第一掩膜层，在半导体基板的第一主面上方进行第一导电类型杂质离子的注入，以在元胞沟槽的槽底形成第一导电类型浮空区域，所述第一导电类型浮空区域包覆元胞沟槽的槽底；

在得到第一导电类型浮空区域后，在半导体基板的第一主面上方进行第二导电类型杂质离子的注入，以在元胞沟槽的槽底形成第一导电类型浮空层以及第二导电类型浮空层，第二导电类型浮空层直接包裹元胞沟槽的槽底，第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部

步骤S4、在上述元胞沟槽内制备所需的沟槽栅结构；

步骤S5、去除上述第一掩膜层，并在半导体基板的第一主面上淀积绝缘介质层，绝缘介质层覆盖在半导体基板的第一主面；对绝缘介质层进行刻蚀，以得到位于相邻元胞沟槽间的源极金属接触孔，所述源极金属接触孔贯通绝缘介质层以及相邻元胞沟槽间的第一导电类型源极区层，以得到位于第二导电类型体区内的第一导电类型源区；

步骤S6、在上述半导体基板的第一主面上淀积得到源极金属，所述源极金属覆盖在绝缘介质层上并填充于源极金属接触孔内，填充于源极金属接触孔的源极金属与第一导电类型源区以及第二导电类型体区欧姆接触；

步骤S7、在半导体基板的第二主面上制备第一导电类型缓冲层，在第一导电类型缓冲层上制备第二导电类型集电区，在所述第二导电类型集电区上制备集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。

6.根据权利要求5所述沟槽型半导体功率器件的制备方法，其特征是：所述半导体基板的材料包括硅，第一导电类型浮空层的掺杂浓度大于第一导电类型基区的掺杂浓度；沟槽栅结构包括覆盖于元胞沟槽侧壁以及底壁的绝缘栅氧化层以及填充于元胞沟槽内的导电多晶硅，导电多晶硅通过绝缘栅氧化层与元胞沟槽绝缘隔离，导电多晶硅通过绝缘介质层与源极金属绝缘隔离。

7.一种沟槽型半导体功率器件的制造方法，其特征是，所述半导体功率器件的制造方法包括如下步骤：

步骤W1、提供具有两个相对主面的半导体基板，半导体基板的两个相对主面包括第一主面以及与第一主面对应的第二主面；半导体基板的第一主面与第二主面间包括第一导电类型基区；选择性地掩蔽和刻蚀半导体基板的第一主面，以在元胞区的第一导电类型基区内得到所需的元胞沟槽，元胞沟槽从半导体基板的第一主面向指向第二主面的方向垂直延伸；

步骤W2、在上述半导体基板的第一主面进行第一导电类型杂质离子的注入，以在元胞沟槽的槽底得到第一导电类型浮空区域，所述第一导电类型浮空区域包覆元胞沟槽下部的外壁；

在得到第一导电类型浮空区域后，在半导体基板的第一主面进行第二导电类型杂质离子的注入，以得到位于元胞沟槽的槽底外的第一导电类型浮空层以及第二导电类型浮空层，第二导电类型浮空层直接包裹元胞沟槽的槽底，第一导电类型浮空层包裹第二导电类型浮空层以及元胞沟槽的下部

步骤W3、在上述元胞沟槽内制备沟槽栅结构；

步骤W4、在上述半导体基板的第一主面上制备第三掩膜层，并利用第三掩膜层在相邻的元胞沟槽间依次制备第一导电类型载流子存储层、第二导电类型体区以及位于所述第二导电类型体区内的第一导电类型源区层，第一导电类型载流子存储层位于第二导电类型体区的下方，且第一导电类型载流子存储层位于第一导电类型浮空层的上方；

步骤W5、在半导体基板的第一主面上淀积绝缘介质层，绝缘介质层覆盖在半导体基板的第一主面；对绝缘介质层进行刻蚀，以得到位于相邻元胞沟槽间的源极金属接触孔，所述源极金属接触孔贯通绝缘介质层以及相邻元胞沟槽间的第一导电类型源极区层，以得到位于第二导电类型体区内的第一导电类型源区；

步骤S6、在上述半导体基板的第一主面上淀积得到源极金属，所述源极金属覆盖在绝缘介质层上并填充于源极金属接触孔内，填充于源极金属接触孔的源极金属与第一导电类型源区以及第二导电类型体区欧姆接触；

步骤S7、在半导体基板的第二主面上制备第一导电类型缓冲层，在第一导电类型缓冲层上制备第二导电类型集电区，在所述第二导电类型集电区上制备集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。

8.根据权利要求7所述沟槽型半导体功率器件的制备方法，其特征是：所述半导体基板的材料包括硅，第一导电类型浮空层的掺杂浓度大于第一导电类型基区的掺杂浓度；沟槽栅结构包括覆盖于元胞沟槽侧壁以及底壁的绝缘栅氧化层以及填充于元胞沟槽内的导电多晶硅，导电多晶硅通过绝缘栅氧化层与元胞沟槽绝缘隔离，导电多晶硅通过绝缘介质层与源极金属绝缘隔离。

9.根据权利要求7所述沟槽型半导体功率器件的制备方法，其特征是：步骤W1中，在制备元胞沟槽前，在半导体基板的第一主面淀积第二掩膜层，选择性地掩蔽和刻蚀所述第二掩膜层，以得到贯通所述第二掩膜层的沟槽刻蚀窗口，利用所述沟槽刻蚀窗口对第一导电类型基区进行刻蚀后，能在第一导电类型基区内得到所需的元胞沟槽。