CN107256885A - 一种高可靠性绝缘栅双极晶体管及其制作方法 - Google Patents
一种高可靠性绝缘栅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN107256885A CN107256885A CN201710524879.3A CN201710524879A CN107256885A CN 107256885 A CN107256885 A CN 107256885A CN 201710524879 A CN201710524879 A CN 201710524879A CN 107256885 A CN107256885 A CN 107256885A
- Authority
- CN
- China
- Prior art keywords
- layer
- well
- isolation channel
- silicon nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 238000002955 isolation Methods 0.000 claims abstract description 86
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 25
- 230000003647 oxidation Effects 0.000 claims abstract description 19
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 61
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 60
- 238000001259 photo etching Methods 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 238000000576 coating method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000012190 activator Substances 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000008719 thickening Effects 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000005855 radiation Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 12
- 239000002245 particle Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种高可靠性绝缘栅双极晶体管(IGBT)，包括N型单晶硅衬底，位于衬底上表面的P阱，P阱深度不小于P阱结深的隔离槽及槽底氧化层，相邻隔离槽之间的浮空P阱，紧靠P阱上表面的N+源区，位于N+源区下方且与隔离槽相邻的P+浅阱，位于衬底上表面的栅氧化层，位于两P阱之间的厚度大于栅氧化层的颈区氧化层，颈区氧化层上表面依次设有二氧化硅层、多晶硅层、介质层，跨越并暴露N+源区和P+浅阱并与相邻隔离槽交叠的发射极和发射极接触孔槽，位于衬底下表面的掺杂层和集电极，在常规的自对准平面型IGBT结构基础上，加入隔离槽及槽底局域氧化层结构，改善了IGBT器件的整体性能，使之成为具有抗辐射能力的高可靠性IGBT。
Description
技术领域
本发明涉及一种绝缘栅双极晶体管，具体涉及一种具有抗辐射能力的高可靠性绝缘栅双极晶体管及其制作方法。
背景技术
绝缘栅双极晶体管(IGBT)是一种发展十分迅速的功率半导体器件。IGBT将MOSFET和双击器件的优点综合于一身，不仅门极输入阻抗高、驱动功率小、驱动电路简单、开关速度快、开关损耗小，而且通态压降低、电流处理能力强。
IGBT正向工作状态下，在N-漂移区存在着电导调制效应，使其漂移区有大量的电子空穴对，能够降低通态压降。而在表面P阱处，存在着对空穴的抽取作用，会减弱电导调制效应，并增加通态损耗。因此，设计IGBT器件时，须改善和优化P阱设计，以减少P阱对空穴的收集作用，降低通态压降，同时有利于降低开关损耗，使器件的整体性能获得改善。
IGBT的应用领域极广，其工作环境也异常复杂。应用在高原环境或者航天领域时，IGBT会遭受到各种宇宙射线以及高能粒子的辐射。这些辐射会造成IGBT的阈值电压漂移、烧毁和栅穿等损伤，会严重影响IGBT的工作性能和可靠性。电离辐射总剂量效应和单粒子效应是IGBT器件在辐射环境中较为常见的两种辐射效应。电离辐射总剂量效应是指高能电磁波或伽马射线辐照IGBT时，在栅氧层内积累正电荷，导致其阈值电压和击穿电压发生漂移，影响器件的可靠性。单粒子效应是指宇宙射线或高能重粒子轰击IGBT时，尤其是在两个相邻的P阱之间入射重粒子的情况下，高能粒子在器件内部碰撞晶格产生大量的载流子，造成器件烧毁或栅穿，也严重威胁IGBT的可靠性造成。因此，需要提供一种优化IGBT的结构和制造工艺的技术方案，提高IGBT的抗辐射能力和可靠性。
发明内容
本发明的目的在于克服现有技术的不足，本发明提供一种高可靠性IGBT及其制作方法，以改善绝缘栅双极晶体管整体性能及其可靠性。
为了达到上述目的，本发明提供了采用下述技术方案：
一种高可靠性绝缘栅双极晶体管，包括N型单晶硅衬底4，衬底4上表面的P阱15，P阱中的深度不小于P阱结深的隔离槽10及隔离槽10的槽底氧化层11，两隔离槽间的浮空P阱16，P阱15上表面的N+有源区18，N+有源区18下方且与隔离槽相邻的P+浅阱区17，位于N+有源区18和P阱15上表面的栅氧化层19，位于两P阱15上表面之间的厚度大于栅氧化层19的颈区氧化层5的厚度，颈区氧化层5上表面依次设有二氧化硅层Ⅰ6、多晶硅层20和介质层21，跨越N+有源区18、P+浅阱区17和相邻所述隔离槽10暴漏的发射极22和发射极接触孔槽23；于衬底4下表面依次设置的掺杂层24和集电极25。
一种高可靠性绝缘栅双极晶体管的第一优选方案，相邻隔离槽10的槽底氧化层11相连，隔离槽10至少为1个。
一种高可靠性绝缘栅双极晶体管的第一优选方案，隔离槽10槽宽为0.5-5um，槽间距为0.5-2um，隔离槽10槽深为2～8um，距离颈区氧化层5 5～15um，；
一种高可靠性绝缘栅双极晶体管的第一优选方案，发射极接触孔槽23与隔离槽(10)相互交叠的尺寸为0-1个隔离槽宽度，交叠部分的隔离槽10槽深不大于非交叠部分的槽深，非交叠部分的槽的槽深度在P+浅阱区17的深度范围内；
一种高可靠性绝缘栅双极晶体管的制作方法，包括以下步骤：
(1)在N型单晶硅制作衬底4上依次生长衬垫氧化层3和淀积氮化硅层Ⅰ1后涂光刻胶，进行第一次光刻暴露颈区；
(2)局域热氧化，加厚颈区氧化层5后去除表层氮化硅层Ⅰ1；
(3)依次淀积二氧化硅层Ⅰ6、氮化硅层Ⅱ7和二氧化硅层Ⅱ8后涂光刻胶进行第二次光刻，暴露隔离槽区，依次刻蚀二氧化硅层Ⅰ6、氮化硅层Ⅱ7、二氧化硅层Ⅱ8、衬垫氧化层3和衬底4，形成隔离槽10，去除光刻胶；
(4)淀积氮化硅层Ⅲ9后用干法刻蚀刻净表面及隔离槽10槽底的氮化硅；
(5)向下继续刻蚀单晶硅，形成第二次硅槽；进行局域热氧化，使槽底在纵向和横向上生长氧化层，以填充第二次硅槽，并使相邻的隔离槽10槽底氧化层11相连；
(6)涂光刻胶，进行第三次光刻，暴露出颈区不平整处，再刻蚀掉该区域内最顶层的二氧化硅和氮化硅层，去除光刻胶；
(7)淀积二氧化硅层Ⅲ12，回填隔离槽，以氮化硅层Ⅱ7为停止层进行化学机械抛光后去除氮化硅；
(8)第四次涂光刻胶，暴露出P阱区后用热氧化法在P阱区范围内生长离子注入屏蔽氧化层14，然后进行硼离子注入，形成P阱掺杂，再进行高温推结，形成最终的P阱15；
(9)采用侧壁生长技术形成多晶硅侧壁，然后进行硼离子注入，形成P+浅阱区掺杂；再去除多晶硅侧壁，进行砷离子注入，形成N+源区掺杂；之后进行退火，使N+源区、P+浅阱区杂质激活，并形成杂质再分布；
(10)第五次涂光刻胶，暴露出栅氧区，并刻蚀掉该区内的二氧化硅，去胶；然后在热生长栅氧化层，之后淀积多晶硅层20，并为多晶硅掺磷；
(11)第六次涂光刻胶，暴露出P阱区，并刻掉该区域内的多晶硅，去胶；
(12)淀积隔离介质层21，然后进行第七次涂光刻胶，暴露出发射极接触孔槽23，然后刻蚀隔离介质和硅，暴露出n+源区侧面以及P+浅阱区，并使发射极接触孔与隔离槽交叠部分的槽深不大于非交叠部分的槽深，之后去除光刻胶；
(13)生长铝金属发射极22，后进行包含光刻和刻蚀的铝电极图形化工艺、合金工艺、钝化层生长及图形化工艺，最后进行背面处理，包括：背面减薄，背面离子注入形成背面掺杂层，退火以激活杂质，制作背面金属电极。
一种高可靠性绝缘栅双极晶体管的制作方法的第一优选方案，步骤1中，900～1000℃温度下干氧氧化生长厚的衬垫氧化层3；淀积氮化硅层Ⅰ1至厚。
一种高可靠性绝缘栅双极晶体管的制作方法的第二优选方案，步骤(2)中，颈区氧化层5的厚度为0.5～2um；步骤(3)中，淀积二氧化硅层Ⅰ6至0.5～2um厚，淀积氮化硅层Ⅱ7至厚。
一种高可靠性绝缘栅双极晶体管的制作方法的第三优选方案，步骤(8)中，屏蔽氧化层14厚度为以1×1013～5×1014cm-2的剂量和40～120kev的能量注入硼离子。
一种高可靠性绝缘栅双极晶体管的制作方法的第四优选方案，步骤(10)中，在800～1000℃下进行热生长栅氧层，氧化气氛中不含卤素元素；多晶硅厚度为
与最接近的现有技术相比，本发明提供的技术方案具有以下优异效果：
本发明提供的高可靠性绝缘栅双极型晶体管结构及制造方法在常规的自对准平面型IGBT结构基础上，加入(多)隔离槽及槽底局域氧化层结构，并与后栅氧技术相结合，最终改善了IGBT器件的整体性能，使之成为具有抗辐射能力的高可靠性IGBT。
附图说明
图1-17为本发明所提供的绝缘栅双极晶体管制作过程中器件的剖面结构示意图；
图18为本发明晶体管的结构示意图；
图19为本发明实施例1所提供的绝缘栅双极晶体管的结构示意图；
图20为本发明实施例2所提供的绝缘栅双极晶体管的结构示意图。
其中，1氮化硅层Ⅰ、201第一次光刻的光刻胶、202第二次光刻的光刻胶、203第三次光刻的光刻胶、204第四次光刻的光刻胶、205第五次光刻的光刻胶，206第六次光刻的光刻胶、207第七次光刻的光刻胶、3衬垫氧化层、4衬底、5颈区氧化层、6二氧化硅层Ⅰ、7氮化硅层Ⅱ、8二氧化硅层Ⅱ、9氮化硅层Ⅲ、10隔离槽、101第二次刻蚀后的隔离槽、11槽底氧化层、12二氧化硅层Ⅲ、13平坦化后余留的二氧化硅层、14屏蔽氧化层、15P阱、16浮空P阱、17P+浅阱区、18N+有源区、19栅氧化层、20多晶硅层、21介质层、22发射极、23发射极接触孔槽、24掺杂层、25集电极。
具体实施方式
下面结合附图和具体实施例作进一步详细说明，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的绝缘栅双极晶体管结构见图18，包括：
N型单晶硅衬底4，位于衬底上表面的P阱15，P阱中深度不小于P阱结深的隔离槽10及槽底氧化层11，相邻隔离槽之间的浮空P阱16，紧靠P阱上表面的N+有源区18以及位于N+源区下方且与隔离槽相邻的P+浅阱区17，位于衬底上表面具有抗辐射作用的位于两P阱上表面之间的厚度大于栅氧化层的颈区氧化层5的厚度，作为MOS栅结构的多晶硅层20，起隔离作用的介质层21，跨越并暴露N+源区和P+浅阱并与相邻隔离槽交叠的发射极接触孔槽23和发射极22，位于衬底下表面的掺杂层24和集电极25。
P阱中隔离槽10的基本作用，是消除P阱底部对漂移区内注入空穴的收集作用，使其仅限于P阱侧面，由此可改善漂移区电导调制，整体上提高器件性能。随耐压等级的提高，漂移区掺杂浓度更低、厚度更大，需要更加强化漂移区电导调制效应，此时需要进一步降低有效P阱密度。常规结构中，是通过增大P阱间距实现的。本发明中，可以保持原有的P阱间距不变或将间距适当增加(但增量比常规结构小)，同时在一个宽P阱内设置多个相邻的隔离槽，由于P阱新增的宽度在底部不起空穴收集作用，实际上仍然降低了有效P阱的密度。与此同时，由于P阱间距不变或增加较少，相比与常规平面栅结构，就降低了栅极-集电极电容CGC。此外，隔离槽及其底底氧化层的存在可以显著降低了集电极-发射极电容CCE。两个电容的减小，有利于器件的动态特性。
P阱中隔离槽10通过刻蚀硅槽工艺实现；隔离槽槽底氧化层11，通过二次刻槽和局域热氧化形成，结构参数和工艺参数的设计，应使相邻隔离槽的槽底氧化层相连，以使相邻隔离槽之间的浮空P阱16彻底悬空。其优点在于：a)槽间的P阱彻底悬空，即便其上方与发射极电极相连，也不能起到对空穴的收集作用，可以有效降低P阱15对空穴的收集作用，提高IGBT的电导调制效应，整体上改善器件性能；b)可增强槽底的绝缘性，不因耐压级别提高和隔离槽个数增加而引起局部的电场增强；c)可降低对槽底形貌的要求，对槽底的平整、光滑、圆润等都不像槽栅IGBT或MOS刻栅槽工艺要求的那么高，可扩大工艺控制窗口，降低工艺难度。
颈区氧化层5，是位于两个相邻P阱之间的加厚氧化层，通过局域热氧化实现。该结构提高了颈区表面的氧化层所能承受的电压强度，有助于改善单粒子栅穿效应，同时减小CGC电容作用，也有利于IGBT开关速度的改善。
具有抗辐射作用的栅氧化层19，在高温推结后采用800～1000℃的低温热氧化工艺制备，有效避免了制备器件时的高温工艺过程对栅氧化层质量的影响，降低了氧化层中相关陷阱的密度，提高了IGBT器件抗辐射总剂量效应的能力，从而提高器件的可靠性。
元胞区采用自对准及侧壁(spacer)间隔技术，有利于减少光刻次数，减小n+区及元胞宽度，形成内缩的P+浅阱区，减小P阱的横向电阻，提升器件的抗闩锁能力，有利于器件抗单粒子烧毁能力的提高，以及宇宙射线诱导失效的失效率降低。
本发明提供的高可靠性IGBT制作方法，包括下列步骤：
步骤一：选取N型单晶硅作衬底4，在温度为900-1000℃条件下干氧氧化，生长厚衬垫氧化层3；在衬垫氧化层上淀积厚的氮化硅层Ⅰ1；之后在氮化硅上第一次光刻的光刻胶201，进行第一次光刻暴露颈区，刻蚀氮化硅(以上见图1)，去除光刻胶。
步骤二：进行局域热氧化，使颈区氧化层5加厚，其厚度为0.5-2um，(以上见图2)然后煮热磷酸，大面积去除表层氮化硅。
步骤三：淀积0.5-2um厚二氧化硅层Ⅰ6；然后在二氧化硅上淀积厚氮化硅层Ⅱ7，；之后在氮化硅上淀积二氧化硅8，并涂光刻胶进行第二次光刻的光刻胶202，暴露隔离槽区，依次刻蚀二氧化硅、氮化硅、二氧化硅、衬垫氧化层和硅，形成隔离槽10(以上见图3)；其中槽宽0.5-5um，槽间距0.5-2um，槽距离局域热氧化层5-15um，槽深为2-8um，槽数量随耐压等级升高而增加，数量一般为1-30个。
步骤四：淀积厚氮化硅层Ⅲ9，在覆盖衬底表面的同时，覆盖隔离槽侧壁和槽底(以上见图4)，然后采用垂直方向优先的干法刻蚀，刻净位于表面及隔离槽槽底的氮化硅，只保留位于隔离槽槽侧壁的氮化硅层(以上见图5)。
步骤五：从原有的隔离槽底部继续向下刻蚀硅单晶，刻蚀深度为0.2～1um，形成第二次刻蚀后的隔离槽101(以上见图6)；进行局域热氧化：湿氧或H2+O2合成氧化为主，1000～1150℃下使槽底在纵向和横向上生长出足够厚度的槽底氧化层11，氧化层厚度为0.3～1.2um，以使相邻两个隔离槽槽底的氧化层相连(以上见图7)。
步骤六：第三次光刻的光刻胶203，进行第三次光刻，暴露出颈区不平整处，再刻蚀掉该区域内的最顶层的二氧化硅和氮化硅层(以上见图7)，去除光刻胶。
步骤七：淀积二氧化硅层Ⅲ12，回填隔离槽，使隔离槽范围内的氧化物表面高于步骤三所淀积的二氧化硅层Ⅱ8位置，然后以氮化硅层为停止层(以上见图8)，进行化学机械抛光，实现表面平坦化，再用热磷酸大面积去除氮化硅(以上见图9)。
步骤八：第四次光刻的光刻胶204，暴露出P阱区，P阱边界距离局域热氧化层3-6um，距离隔离槽2-9um，刻蚀掉该区域内的二氧化硅层Ⅰ6(以上见图10)，去除光刻胶，之后用热氧化法在P阱区范围内生长离子注入屏蔽氧化层14厚，后以1×1013～5×1014cm-2注入剂量和40～120kev的能量进行硼(B+)离子注入，形成掺杂的P阱15，再进行高温推结，加大P阱结深，P阱边界距离隔离槽2-9um(以上见图11)。
步骤九：采用侧壁生长技术形成多晶硅侧壁16，侧壁横向厚度为0.2～1um，然后进行硼(B+)离子注入，形成掺杂的P+浅阱区17，硼(B+)离子注入剂量为1×1015～5×1015cm-2，能量需要大于100kev(以上见图12)；再去除多晶硅侧壁，以3×1015～6×1015cm-2注入剂量和60～120kev的能量进行砷(As+)离子注入，形成掺杂的N+有源区18(以上见图13)；之后进行退火，退火温度为900～1000℃，时间20～40min，使N+有源区、P+浅阱区杂质激活，并形成再分布(以上见图14)。
步骤十：第五次光刻的光刻胶205，暴露出栅氧区，并刻掉该区内的二氧化硅，去胶(以上见图14)；然后在低温下(800～1000℃干氧，不含氯)生长栅氧化层19，之后淀积多晶硅20，多晶硅厚度为并为多晶硅掺磷(以上见图15)。
步骤十一：第六次光刻的光刻胶206，暴露出P阱区，并刻掉该区域内的多晶硅(以上见图15)，去胶。
步骤十二：淀积隔离介质层21，然后第七次光刻的光刻胶207，暴露出发射极接触孔槽23(以上见图16)；然后刻蚀隔离介质和硅，暴露出n+源区侧面以及P+浅阱区，并使发射极接触孔与隔离槽交叠部分的槽深不大于非交叠部分的槽深(以上见图17)，之后去除光刻胶。
步骤十三：生长铝金属发射极22，之后进行包含光刻和刻蚀的铝电极图形化工艺、合金工艺、钝化层生长及图形化工艺，最后进行背面处理，包括：背面减薄，背面离子注入形成掺杂层，退火以激活杂质，制作背面金属电极(以上见图18)。
实施例1
下面结合附图对本发明提供的如图19所示的一种1200V平面栅高可靠性IGBT绝缘栅双极晶体管的制备方法进行详细说明，根据耐压设计P阱中只包含一个隔离槽。
步骤一：于1000℃下，对N型单晶硅衬底干氧氧化，生长厚的衬垫氧化层；在衬垫氧化层上淀积厚的氮化硅；在氮化硅上涂光刻胶后，一次光刻蚀去除光刻胶暴露氮化硅颈区。
步骤二：局域热氧化：使颈区范围内的氧化层加厚至1um厚后煮热磷酸，大面积去除表层氮化硅。
步骤三：将二氧化硅沉积至2um厚后于二氧化硅上淀积厚的氮化硅，在氮化硅上淀积再二氧化硅，涂光刻胶二次光刻，暴露隔离槽区；依次刻蚀二氧化硅、氮化硅、二氧化硅、衬垫氧化层和硅衬底，形成数量为1、槽宽5um、距Locos局域氧化层为8um和槽深为5um的隔离槽。
步骤四：淀积厚度为的氮化硅层，覆盖N型单晶硅衬底表面的同时，覆盖隔离槽侧壁和槽底后用垂直方向优先的干法刻蚀位于表面及隔离槽槽底的氮化硅，而保留位于隔离槽槽侧壁的氮化硅层。
步骤五：对原有的隔离槽底部向下继续刻蚀硅单晶0.5um深，形成二次硅槽；然后进行局域热氧化：湿氧或H2+O2合成氧化为主，1000℃下使槽底在纵向和横向上生长0.6um厚的氧化层使相邻的两个隔离槽槽底的氧化层彼此相连。
步骤六：涂光刻胶：第三次光刻暴露出颈区的不平整处，再刻蚀掉该区域内的最顶层的二氧化硅和氮化硅层，去除光刻胶。
步骤七：淀积2倍以上槽宽厚度的二氧化硅，回填硅槽后以氮化硅为停止层，然后化学机械抛光，实现表面平坦化，再用热磷酸大面积去除氮化硅。
步骤八：涂光刻胶进行第四次光刻，暴露出距Locos5um边界、距隔离槽4um的P阱区，刻蚀二氧化硅，去除光刻胶，用热氧化法在P阱区范围内生长离子注入厚的屏蔽氧化层，然后以1×1014cm-2注入剂量和100kev能量进行硼(B+)离子注入，形成P阱掺杂，并再进行高温推结，加大P阱结深。
步骤九：用侧壁生长技术形成0.3um横向厚度的多晶硅侧壁，然后以1×1015cm-2注入剂量和120kev能量进行硼(B+)离子注入，形成P+浅阱区掺杂；再去除多晶硅侧壁，再以4×1015cm-2注入剂量和120kev能量进行砷(As+)离子注入，形成n+源区掺杂；之后于1000℃下退火40min，激活n+源区、P+浅阱区杂质，并形成再分布。
步骤十：涂光刻胶，第五次光刻，暴露出栅氧区，并刻掉该区内的二氧化硅，去胶；然后在1000℃下干氧(不含氯)生长栅氧化层，之后淀积厚多晶硅，并为多晶硅掺磷。
步骤十一：涂光刻胶，第六次光刻，暴露出P阱区，并刻掉该区域内的多晶硅，去胶。
步骤十二：淀积隔离介质层，然后涂光刻胶进行第七次光刻，暴露出金属接触孔；然后刻蚀隔离介质和硅，暴露出n+源区侧面以及P+浅阱区，去除光刻胶。
步骤十三：生长铝金属层之后进行包含光刻和刻蚀的铝电极图形化工艺、合金工艺、钝化层生长及图形化工艺，最后进行背面处理，包括：背面减薄，背面离子注入形成P层，退火以激活杂质，制作背面金属电极。
实施例2
下面结合附图对本发明提供的如图20所示的一种3300V平面栅高可靠性IGBT绝缘栅双极晶体管的制备方法进行详细说明，其相关结构和制造步骤与实施例1基本相同，根据耐压设计P阱中只包含三个隔离槽，且背部掺杂层注入N型缓冲层及背P层。
步骤一：于1000℃下，对N型单晶硅衬底干氧氧化，生长厚的衬垫氧化层；在衬垫氧化层上淀积厚的氮化硅；在氮化硅上涂光刻胶后，一次光刻蚀去除光刻胶暴露氮化硅颈区。
步骤二：局域热氧化：使颈区范围内的氧化层加厚至2um厚后煮热磷酸，大面积去除表层氮化硅。
步骤三：将二氧化硅沉积至2um厚后于二氧化硅上淀积厚的氮化硅，在氮化硅上淀积再二氧化硅，涂光刻胶二次光刻，暴露隔离槽区；依次刻蚀二氧化硅、氮化硅、二氧化硅、衬垫氧化层和硅衬底，形成数量为3、槽宽3um、槽间距2um、距LOCOS局域氧化层为10um和槽深为6um的隔离槽。
步骤四：淀积厚度为的氮化硅层，覆盖N型单晶硅衬底表面的同时，覆盖隔离槽侧壁和槽底后用垂直方向优先的干法刻蚀位于表面及隔离槽槽底的氮化硅，而保留位于隔离槽槽侧壁的氮化硅层。
步骤五：对原有的隔离槽底部向下继续刻蚀硅单晶0.8um深，形成二次硅槽；然后进行局域热氧化：湿氧或H2+O2合成氧化为主，1000℃下使槽底在纵向和横向上生长1um厚的氧化层使相邻的两个隔离槽槽底的氧化层彼此相连。
步骤六：涂光刻胶：第三次光刻暴露出颈区的不平整处，再刻蚀掉该区域内的最顶层的二氧化硅和氮化硅层，去除光刻胶。
步骤七：淀积二氧化硅，回填隔离槽以氮化硅为停止层，进行化学机械抛光，实现表面平坦化，再用热磷酸大面积去除氮化硅。
步骤八：涂光刻胶进行第四次光刻，暴露出距Locos5um边界、距隔离槽6um的P阱区，刻蚀二氧化硅，去除光刻胶，用热氧化法在P阱区范围内生长离子注入厚的屏蔽氧化层，然后以1.8×1014cm-2注入剂量和100kev能量进行硼(B+)离子注入，形成P阱掺杂，并再进行高温推结，加大P阱结深。
步骤九：用侧壁生长技术形成0.3um横向厚度的多晶硅侧壁，然后以5×1015cm-2注入剂量和120kev能量进行硼(B+)离子注入，形成P+浅阱区掺杂；再去除多晶硅侧壁，再以8×1015cm-2注入剂量和120kev能量进行砷(As+)离子注入，形成n+源区掺杂；之后于1000℃下退火40min，激活n+源区、P+浅阱区杂质，并形成再分布。
步骤十：涂光刻胶，第五次光刻，暴露出栅氧区，并刻掉该区内的二氧化硅，去胶；然后在1000℃下干氧(不含氯)生长栅氧化层，之后淀积厚多晶硅，并为多晶硅掺磷。
步骤十一：涂光刻胶，第六次光刻，暴露出P阱区，并刻掉该区域内的多晶硅，去胶。
步骤十二：淀积隔离介质层，然后涂光刻胶进行第七次光刻，暴露出金属接触孔；然后刻蚀隔离介质和硅，暴露出n+源区侧面以及P+浅阱区，去除光刻胶。
步骤十三：生长铝金属层之后进行包含光刻和刻蚀的铝电极图形化工艺、合金工艺、钝化层生长及图形化工艺，最后进行背面处理，包括：背面减薄，背面离子注入N型缓冲层和背P层，退火以激活杂质，制作背面金属电极。
最终制成的1200V和3300V具有抗辐射能力的高可靠性IGBT，抑制了器件的闩锁效应，减少了P阱对空穴的收集作用，降低通态压降，减少器件开关损耗，提升器件的抗闩锁能力，有利于器件抗单粒子烧毁能力的提高，以及宇宙射线诱导失效的失效率降低，提高了IGBT器件抗辐射总剂量效应的能力，从而提高器件的可靠性。
以上实施例仅用以说明本发明的技术方案而非对其进行限制，所属领域的普通技术人员应当理解，参照上述实施例可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换均在申请待批的权利要求保护范围之内。
Claims (9)
1.一种高可靠性绝缘栅双极晶体管，其特征在于：所述晶体管包括N型单晶硅衬底(4)，所述衬底(4)上表面的P阱(15)，P阱中的深度不小于P阱结深的隔离槽(10)及所述隔离槽(10)的槽底氧化层(11)，两隔离槽间的浮空P阱(16)，P阱(15)上表面的N+有源区(18)，所述N+有源区(18)下方且与所述隔离槽相邻的P+浅阱区(17)，位于所述N+源区(18)和P阱(15)上表面的栅氧化层(19)，所述位于两P阱(15)上表面之间的厚度大于栅氧化层(19)的颈区氧化层(5)的厚度，所述颈区氧化层(5)上表面依次设有二氧化硅层Ⅰ(6)、多晶硅层(20)和介质层(21)，跨越N+有源区(18)、P+浅阱区(17)和相邻所述隔离槽(10)暴漏的发射极(22)和发射极接触孔槽(23)；于所述衬底(4)下表面依次设置的掺杂层(24)和集电极(25)。
2.根据权利要求1所述的一种高可靠性绝缘栅双极晶体管，其特征在于：相邻所述隔离槽(10)的槽底氧化层(11)相连，所述隔离槽(10)至少为1个。
3.根据权利要求1所述的一种高可靠性绝缘栅双极晶体管，其特征在于：所述隔离槽(10)槽宽为0.5-5um，槽间距为0.5-2um，所述隔离槽(10)槽深为2～8um，距离所述颈区氧化层(5)5～15um，；
4.根据权利要求1所述的一种高可靠性绝缘栅双极晶体管，其特征在于：所述发射极接触孔槽(23)与所述隔离槽(10)相互交叠的尺寸为0-1个所述隔离槽宽度，交叠部分的所述隔离槽(10)槽深不大于非交叠部分的槽深，非交叠部分的槽的槽深度在P+浅阱区(17)的深度范围内；
5.一种权利要求1所述的高可靠性绝缘栅双极晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
(1)在N型单晶硅作衬底(4)上依次生长衬垫氧化层(3)和淀积氮化硅层Ⅰ(1)后涂光刻胶，进行第一次光刻暴露颈区；
(2)局域热氧化，加厚颈区氧化层(5)后去除表层氮化硅层Ⅰ(1)；
(3)依次淀积二氧化硅层Ⅰ(6)、氮化硅层Ⅱ(7)和二氧化硅层Ⅱ(8)后涂光刻胶进行第二次光刻，暴露隔离槽区，依次刻蚀二氧化硅层Ⅰ(6)、氮化硅层Ⅱ(7)、二氧化硅层Ⅱ(8)、衬垫氧化层(3)和硅层(4)，形成隔离槽(10)，去除光刻胶；
(4)淀积氮化硅层Ⅲ(9)后用干法刻蚀刻净表面及隔离槽(10)槽底的氮化硅；
(5)向下继续刻蚀单晶硅，形成第二次硅槽；进行局域热氧化，使槽底在纵向和横向上生长氧化层，以填充第二次硅槽，并使相邻的隔离槽(10)槽底氧化层(11)相连；
(6)涂光刻胶，进行第三次光刻，暴露出颈区不平整处，再刻蚀掉该区域内最顶层的二氧化硅和氮化硅层，去除光刻胶；
(7)淀积二氧化硅层Ⅲ(12)，回填隔离槽(10)，以氮化硅层Ⅱ(7)为停止层进行化学机械抛光后去除氮化硅；
(8)第四次涂光刻胶，暴露出P阱区后用热氧化法在P阱区范围内生长离子注入屏蔽氧化层(14)，然后进行硼离子注入，形成P阱掺杂，再进行高温推结，形成最终的P阱(15)；
(9)采用侧壁生长技术形成多晶硅侧壁，然后进行硼离子注入，形成P+浅阱区掺杂；再去除多晶硅侧壁，进行砷离子注入，形成N+源区掺杂；之后进行退火，使N+源区、P+浅阱区杂质激活，并形成杂质再分布；
(10)第五次涂光刻胶，暴露出栅氧区，并刻蚀掉该区内的二氧化硅，去胶；然后在热生长栅氧化层，之后淀积多晶硅层(20)，并为多晶硅掺磷；
(11)第六次涂光刻胶，暴露出P阱区，并刻掉该区域内的多晶硅，去胶；
(12)淀积隔离介质层(21)，然后进行第七次涂光刻胶，暴露出发射极接触孔槽(23)，然后刻蚀隔离介质和硅，暴露出n+源区侧面以及P+浅阱区，并使发射极接触孔与隔离槽交叠部分的槽深不大于非交叠部分的槽深，之后去除光刻胶；
(13)生长铝金属发射极(22)，后进行包含光刻和刻蚀的铝电极图形化工艺、合金工艺、钝化层生长及图形化工艺，最后进行背面处理，包括：背面减薄，背面离子注入形成背面掺杂层，退火以激活杂质，制作背面金属电极。
6.根据权利要求5所述一种高可靠性绝缘栅双极晶体管的制作方法，其特征在于：所述步骤(1)中，900～1000℃温度下干氧氧化生长厚的衬垫氧化层(3)；淀积氮化硅(1)至厚。
7.根据权利要求5所述一种高可靠性绝缘栅双极晶体管的制作方法，其特征在于：所述步骤(2)中，所述颈区氧化层(5)的厚度为0.5～2um；所述步骤(3)中，淀积所述二氧化硅层Ⅰ(6)至0.5～2um厚，淀积氮化硅层Ⅱ(7)至厚。
8.根据权利要求5所述一种高可靠性绝缘栅双极晶体管的制作方法，其特征在于：所述步骤(8)中，屏蔽氧化层(14)厚度为以1×1013～5×1014cm-2的剂量和40～120kev的能量注入所述硼离子。
9.根据权利要求5所述一种高可靠性绝缘栅双极晶体管的制作方法，其特征在于：所述步骤(10)中，在800～1000℃下进行所述热生长栅氧层，氧化气氛中不含卤素元素；所述多晶硅厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710524879.3A CN107256885B (zh) | 2017-06-30 | 2017-06-30 | 一种高可靠性绝缘栅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710524879.3A CN107256885B (zh) | 2017-06-30 | 2017-06-30 | 一种高可靠性绝缘栅双极晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107256885A true CN107256885A (zh) | 2017-10-17 |
| CN107256885B CN107256885B (zh) | 2022-08-26 |
Family
ID=60024436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710524879.3A Active CN107256885B (zh) | 2017-06-30 | 2017-06-30 | 一种高可靠性绝缘栅双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107256885B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090050932A1 (en) * | 2005-03-03 | 2009-02-26 | Fuji Electric Holdings Co., Ltd. | Semiconductor device and the method of manufacturing the same |
| WO2011030597A1 (ja) * | 2009-09-11 | 2011-03-17 | トヨタ自動車株式会社 | 半導体装置 |
| CN104409485A (zh) * | 2014-12-05 | 2015-03-11 | 国家电网公司 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
| CN104701362A (zh) * | 2015-03-23 | 2015-06-10 | 东南大学 | 一种沟槽隔离横向绝缘栅双极型晶体管 |
| CN105762182A (zh) * | 2016-05-04 | 2016-07-13 | 江苏中科君芯科技有限公司 | 具有高抗闩锁能力的igbt器件 |
| CN105789269A (zh) * | 2016-03-04 | 2016-07-20 | 上海源翌吉电子科技有限公司 | 沟槽绝缘栅双极型晶体管及其制备方法 |
| CN106252400A (zh) * | 2016-09-20 | 2016-12-21 | 东南大学 | 一种厚膜soi‑ligbt器件及其抗闩锁能力的提高方法 |
-
2017
- 2017-06-30 CN CN201710524879.3A patent/CN107256885B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090050932A1 (en) * | 2005-03-03 | 2009-02-26 | Fuji Electric Holdings Co., Ltd. | Semiconductor device and the method of manufacturing the same |
| WO2011030597A1 (ja) * | 2009-09-11 | 2011-03-17 | トヨタ自動車株式会社 | 半導体装置 |
| CN104409485A (zh) * | 2014-12-05 | 2015-03-11 | 国家电网公司 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
| CN104701362A (zh) * | 2015-03-23 | 2015-06-10 | 东南大学 | 一种沟槽隔离横向绝缘栅双极型晶体管 |
| CN105789269A (zh) * | 2016-03-04 | 2016-07-20 | 上海源翌吉电子科技有限公司 | 沟槽绝缘栅双极型晶体管及其制备方法 |
| CN105762182A (zh) * | 2016-05-04 | 2016-07-13 | 江苏中科君芯科技有限公司 | 具有高抗闩锁能力的igbt器件 |
| CN106252400A (zh) * | 2016-09-20 | 2016-12-21 | 东南大学 | 一种厚膜soi‑ligbt器件及其抗闩锁能力的提高方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张春伟: ""550V厚膜SOI-LIGBT器件可靠性研究"", 《中国博士学位论文全文数据库 信息科技辑》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107256885B (zh) | 2022-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| CN103000665B (zh) | 超级结器件及制造方法 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN102610635B (zh) | 一种高密度缓变场限环结构及其制造工艺 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN109509795B (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 | |
| CN210403736U (zh) | Sgt器件 | |
| CN105914230A (zh) | 一种超低功耗半导体功率器件及制备方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN102867849A (zh) | 一种快恢复二极管及其制造方法 | |
| CN110429134B (zh) | 一种具有非对称原胞的igbt器件及制备方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN205488135U (zh) | 具有载流子存储结构的igbt器件 | |
| CN104009087A (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN104167436A (zh) | 一种半导体功率器件的结构 | |
| CN104282689B (zh) | 嵌入frd的igbt器件及制造方法 | |
| CN209981225U (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| CN111999917A (zh) | 一种电光移相器掺杂结构、制备方法及电光调制器 | |
| WO2024026904A1 (zh) | 一种低压超结沟槽mos器件的制备方法及结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |