CN104009087A - 一种静电屏蔽效应晶体管及其设计方法 - Google Patents
一种静电屏蔽效应晶体管及其设计方法 Download PDFInfo
- Publication number
- CN104009087A CN104009087A CN201410230525.4A CN201410230525A CN104009087A CN 104009087 A CN104009087 A CN 104009087A CN 201410230525 A CN201410230525 A CN 201410230525A CN 104009087 A CN104009087 A CN 104009087A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive material
- emitter
- polysilicon
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 17
- 238000012216 screening Methods 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000007480 spreading Effects 0.000 claims description 3
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002500 effect on skin Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000009993 protective function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种静电屏蔽效应晶体管，包括有集电极、槽型栅极、基区、氧化层、多晶硅层以及发射极；其中，所述集电极包括有引出端、N+衬底、N+导电材料层、N-导电材料层；所述N-导电材料层上设置有槽型栅极，在沟槽底部注入一定浓度的B离子以作为P+区，栅极之间设有注有B离子的基区；栅极和基区上面设有氧化层，基区和氧化层上开设有发射极，氧化层上淀积有多晶硅层，多晶硅层经过高温扩散后在发射极下面形成发射区。本发明静电屏蔽效应晶体管具有超浅结的发射极和基区，小尺寸的发射极和基区，器件的发射极电流集边效应、基区挤流效应将大大改善。且由于器件结构和基区超浅结深，提升了空穴的抽取速度以及器件的高频特性。
Description
技术领域
本发明属于半导体元器件技术领域，涉及一种静电屏蔽效应晶体管及其设计方法。
背景技术
功率器件是现代电力电子行业的核心器件，半导体新能源技术以及国家节能降耗政策均离不开功率器件的支持，如MOSFET以及基于MOSFET发展起来的IGBT等。晶体管作为一种新型的功率器件目前越来越盛行，然而，晶体管难以很好的解决高频与高压，大电流的问题；且其难以同时具有MOS和BJT的部分优点，动态损耗大，开关速度慢，二次击穿耐压性差，热稳定性不好，抗冲击能力和抗高频辐射能力有待提高。
故，实有必要进行研究，提供一种以解决高频与高压，大电流的问题，同时具有MOS和BJT的部分优点，动态损耗小，开关速度快，二次击穿耐压高，功率容量和安全工作区大；热稳定性好，抗冲击能力和抗高频辐射能力强的新型静电屏蔽效应晶体管。
发明内容
为解决上述问题，本发明的目的在于提供一种静电屏蔽效应晶体管及其设计方法。
为实现上述目的，本发明的技术方案为：
一种静电屏蔽效应晶体管，包括有集电极、槽型栅极、基区、氧化层、多晶硅层以及发射极；其中，所述集电极包括有引出端、N+衬底、N+导电材料层、N-导电材料层；所述集电极的引出端、N+衬底、N+导电材料层以及N-导电材料层依次相连，所述N-导电材料层上设置有槽型栅极，在沟槽底部注入一定浓度的B离子以作为P+区，栅极之间设有注有B离子的基区，栅极和基区通过扩散后连成一体；栅极和基区上面设有氧化层，基区和氧化层上开设有发射极，同时氧化层上淀积有多晶硅层，多晶硅层通过离子注入As/P形成导电层；发射极上面的多晶硅层经过高温扩散后在发射极下面形成发射区。
进一步地，所述N-导电材料层上设有两个注有浓B的P+区域，所述P+区域上面设有P型EPI SI填充区域。
进一步地，所述基区上面的部分氧化层被刻蚀掉，开出发射极窗口，在发射极窗口上沉积多晶硅，并在多晶硅上注入P/As，经过扩散后，形成N+多晶硅，所述N+多晶硅下面形成发射极扩散区域。
进一步地，所述多晶硅与氧化层上面设有介质层，所述介质层上设有金属层。
进一步地，所述金属层上面设有钝化层PIQ。
本发明的另一技术方案为：
一种静电屏蔽效应晶体管的设计方法，包括如下步骤：
提供N型衬底，在该N型衬底上进行一次N型外延得到N+导电材料层，在所述N+导电材料层上进行一次N型外延得到N-导电材料层；
在所述N-导电材料层上面通过 Dep Hard Mask、光刻、刻蚀形成沟槽结构；
通过沟槽结构对槽型的底部进行B离子注入，并经过扩散退火处理，浓B的离子会在槽的底部往下，往侧面扩散，扩散遵循类高斯分布，浓B扩散形成后，在器件开关时可大大缩减少子抽取；
通过刻蚀工艺剔除上层的Hard MASK，并且利用SI EPI工艺对形成的沟槽进行填充，形成沟槽区域被P型SI填充结构；
通过光刻、刻蚀、B离子注入形成基区；
通过光刻、刻蚀打开发射极窗口，然后淀积多晶硅，在多晶硅上面直接注入P离子，然后注入As离子，经过在多晶硅下面的扩散形成发射极EMT。
本发明静电屏蔽效应晶体管具有超浅结的发射极和基区，小尺寸的发射极和基区，器件的发射极电流集边效应，基区挤流效应将大大改善。同时由于器件结构和基区超浅结深，大大提升了空穴的抽取速度，提升了器件的高频特性。另外，本发明晶体管的动态损耗小，开关速度快，二次击穿耐压高，功率容量和安全工作区大；具有负的温度系数，热稳定性好，抗冲击能力和抗高频辐射能力强；同时具有较低的饱和压降，电流密度大等特性，在高频率，大电流的应用领域有广括的前景。
附图说明
图1是本发明的整体结构图示。
图2是本发明的N+导电材料层形成示意图。
图3是本发明的N-导电材料层形成示意图。
图4是本发明的沟槽结构的形成过程图。
图5是本发明通过沟槽结构对槽型的底部进行B离子注入示意图。
图6 是本发明通过EPI工艺对Trench填充一定浓度的P型SI
图7是本发明通过光刻、刻蚀、B离子注入形成基区的示意图。
图8是本发明的多晶硅发射极的形成示意图。
图9是本发明为LPCVD淀积PETEOS，进行CON光刻刻蚀示意图。
图10是本发明为金属ALSICU淀积、光刻、刻蚀示意图。
图11是本发明的背面工艺完成后的示意图。
图12是本发明中所描述的寄生的JFET结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，术语 “上”、“下”、“前”、“后”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，一体地连接，也可以是可拆卸连接；可以是两个元件内部的连通；可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
请参照图1所示，本发明静电屏蔽效应晶体管包括有集电极、槽型栅极、基区8、氧化层11、多晶硅层12以及发射极。
其中，所述集电极包括有引出端1、N+衬底2、N+导电材料层3、N-导电材料层4；所述集电极的引出端1、N+衬底2、N+导电材料层3以及N-导电材料层4依次相连。
所述N-导电材料层4上设置有槽型栅极6，在沟槽底部注入一定浓度的B离子以作为P+区5(槽底部注B区)，栅极之间设有注有B离子的基区8，栅极和基区通过扩散后连成一体；栅极和基区上面设有氧化层11，基区8和氧化层11上开设有发射极，同时氧化层11上淀积有多晶硅层12，多晶硅层12通过离子注入As/P形成导电层；发射极上面的多晶硅层经过高温扩散后在发射极下面形成发射区9。
所述N-导电材料层上设有两个注有浓B的P+区域，所述P+区域上面设有P型EPI SI填充区域，即P-外延填充区域7。所述基区上面的部分氧化层被刻蚀掉，开出发射极窗口，在发射极窗口上沉积多晶硅，并在多晶硅上注入P/As，经过扩散后，形成N+多晶硅，最后在多晶硅下面形成发射极扩散区域10。
所述多晶硅与氧化层上面设有介质层，本发明实施例中，所述介质层为PETEOS，通过光刻、刻蚀在介质层、P-区域7、多晶硅上面开出窗口；所述介质层上设有金属层13。
在另一实施例中，所述金属层上面设有钝化层PIQ，以提高器件的可靠性。
所述沟槽引入有JFET结构，使得器件的发射极，基区尺寸和结深做得很浅，并且JFET结构的静电保护作用可以大大降级漂移区的厚度，从而使整个器件具有高频，高压，电流密度大灯特性。
参照图2-图12所示，本发明静电屏蔽效应晶体管的设计方法如下：
如图2所示，提供N型衬底，在该N型衬底上进行一次N型外延得到N+导电材料层，其中，N+导电材料层的浓度根据器件规格需求而定。
如图3所示，在所述N+导电材料层上进行一次N型外延得到N-导电材料层，其中，所述N-导电材料层的浓度根据器件规格需求而定；两层外延的作用是抑制外延的自参杂效应。
如图4所示，在所述N-导电材料层上面通过光刻、刻蚀、注入工艺形成终端结构。其中，沟槽(Trench)结构的形成过程如下：
通过 Dep Hard Mask、光刻、刻蚀（ICP）形成Trench结构，所述Trench结构的宽度和深度可以根据需求进行调整，本实施例中Trench宽度为5um，深度为5.5um。
其中，Trench结构以及相邻Trench的间距满足以下条件：
耗尽区宽度：
W1= ^1/2
W2=^1/2
Vr为P+N结两端的反偏电压，为内建电场，Na Nd分别为P区N区的载流子浓度。
BV=*Ec^2
Ec为SI的临界饱和电场 ，一般取3.5*10^5V/CM3。
参照图12所示，本发明实施例中的Trench结构利用横向电场形成有JFET结构，对器件起到静电保护作用，并形成隔离侧墙，从而减小EMT和基区的尺寸，降低单元包密度。
如图5所示，通过Trench结构对槽型的底部进行B离子注入，浓度选择为E18，在条件允许的情况下工艺上可以选择更浓的浓度进行注入，并经过扩散退火处理，浓B的离子会在槽的底部往下，往侧面扩散，扩散遵循类高斯分布，浓B扩散形成后，在器件开关时大大缩减少子抽取，并且改善了基区的挤流作用，提升器件可靠性，提升开关频率。
如图6所示，通过刻蚀工艺剔除上层的Hard MASK，并且利用SI EPI工艺对形成的Trench进行填充，形成Trench区域被P型SI填充结构；其中，EPI生长的SI需要参杂B离子，浓度大约与二次N型衬底层相当，约为E16左右，并扩散激活；本发明实施例中，EPI填充厚度选取5um，扩散工艺选择适当，以保证与基区连接到一起，EPI填充完成后，工艺条件满足的情况下可以采用CMP工艺进行化学机械研磨，保证填充后的平整性，当然也可以不做CMP工艺。
如图7所示，通过光刻、刻蚀、B离子注入形成基区；B离子的注入浓度选择为E16左右，结深控制在3~4um左右，由于器件结构内容集成了JFET结构，对器件起到了静电屏蔽保护作用，所以在满足一定CB结击穿电压时，基区结深可以做的很浅，同时，由于采用了物理Trench和EPI填充侧墙，所以基区的尺寸也可以做得很小，当基区尺寸和结深都做得很小时，器件的开关频率就可以大大提高。
图8所示为多晶硅发射极的形成示意图，通过光刻、刻蚀打开发射极窗口，然后淀积多晶硅，多晶硅厚度可调整，本发明实施例中多晶硅厚度设计为5000A~6000A之间，在多晶硅上面直接注入P离子，然后注入As离子，P/As离子注入浓度大约为E18~E19之间，经过在多晶硅下面的扩散形成发射极EMT ，EMT的结深为1~2um，由于器件结构可以使EMT的结深设计的很浅，由于发射极尺寸很小，可以大大改善发射极电流集边效应，所以单元包面积就很小，从而可以在有限的发射极上面的多晶硅可以提升器件的抗Na+离子沾污能力，提升器件可靠性。
图9所示为LPCVD淀积PETEOS，进行CON光刻刻蚀以为金属引线做准备。
图10所示为金属ALSICU淀积、光刻、刻蚀示意图，进行金属ALSICU淀积、光刻、刻蚀。
如图11所示，进行背面减薄，金属化。
本发明静电屏蔽效应晶体管具有超浅结的发射极和基区，小尺寸的发射极和基区，器件的发射极电流集边效应，基区挤流效应将大大改善。
同时，由于器件结构和基区超浅结深，大大提升了空穴的抽取速度，提升了器件的高频特性。
另外，本发明晶体管的动态损耗小，开关速度快，二次击穿耐压高，功率容量和安全工作区大；具有负的温度系数，热稳定性好，抗冲击能力和抗高频辐射能力强；同时具有较低的饱和压降，电流密度大等特性，在高频率，大电流的应用领域有广括的前景。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种静电屏蔽效应晶体管，其特征在于，包括有：集电极、槽型栅极、基区、氧化层、多晶硅层以及发射极；其中，所述集电极包括有引出端、N+衬底、N+导电材料层、N-导电材料层；所述集电极的引出端、N+衬底、N+导电材料层以及N-导电材料层依次相连，所述N-导电材料层上设置有槽型栅极，在沟槽底部注入一定浓度的B离子以作为P+区，栅极之间设有注有B离子的基区，栅极和基区通过扩散后连成一体；栅极和基区上面设有氧化层，基区和氧化层上开设有发射极，同时氧化层上淀积有多晶硅层，多晶硅层通过离子注入As/P形成导电层；发射极上面的多晶硅层经过高温扩散后在发射极下面形成发射区。
2.如权利要求1所述静电屏蔽效应晶体管，其特征在于：所述N-导电材料层上设有两个注有浓B的P+区域，所述P+区域上面设有P型EPI SI填充区域。
3.如权利要求2所述静电屏蔽效应晶体管，其特征在于：所述基区上面的部分氧化层被刻蚀掉，开出发射极窗口，在发射极窗口上沉积多晶硅，并在多晶硅上注入P/As，经过扩散后，形成N+多晶硅，所述N+多晶硅下面形成发射极扩散区域。
4.如权利要求3所述静电屏蔽效应晶体管，其特征在于：所述多晶硅与氧化层上面设有介质层，所述介质层上设有金属层。
5.如权利要求4所述静电屏蔽效应晶体管，其特征在于：所述金属层上面设有钝化层PIQ。
6.一种静电屏蔽效应晶体管的设计方法，其特征在于，包括如下步骤：
提供N型衬底，在该N型衬底上进行一次N型外延得到N+导电材料层，在所述N+导电材料层上进行一次N型外延得到N-导电材料层；
在所述N-导电材料层上面通过 Dep Hard Mask、光刻、刻蚀形成沟槽结构；
通过沟槽结构对槽型的底部进行B离子注入，并经过扩散退火处理，浓B的离子会在槽的底部往下，往侧面扩散，扩散遵循类高斯分布，浓B扩散形成后，在器件开关时可大大缩减少子抽取；
通过刻蚀工艺剔除上层的Hard MASK，并且利用SI EPI工艺对形成的沟槽进行填充，形成沟槽区域被P型SI填充结构；
通过光刻、刻蚀、B离子注入形成基区；
通过光刻、刻蚀打开发射极窗口，然后淀积多晶硅，在多晶硅上面直接注入P离子，然后注入As离子，经过在多晶硅下面的扩散形成发射极EMT。
7.如权利要求6所述静电屏蔽效应晶体管的设计方法，其特征在于：所述沟槽结构以及相邻沟槽的间距满足以下条件：
耗尽区宽度：
W1= ^1/2
W2=^1/2
Vr为P+N结两端的反偏电压，为内建电场，Na Nd分别为P区N区的载流子浓度；
BV=*Ec^2
Ec为SI的临界饱和电场。
8.如权利要求6所述静电屏蔽效应晶体管的设计方法，其特征在于：所述发射极EMT的结深为1~2um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410230525.4A CN104009087B (zh) | 2014-05-29 | 2014-05-29 | 一种静电屏蔽效应晶体管及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410230525.4A CN104009087B (zh) | 2014-05-29 | 2014-05-29 | 一种静电屏蔽效应晶体管及其设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104009087A true CN104009087A (zh) | 2014-08-27 |
| CN104009087B CN104009087B (zh) | 2017-02-15 |
Family
ID=51369670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410230525.4A Active CN104009087B (zh) | 2014-05-29 | 2014-05-29 | 一种静电屏蔽效应晶体管及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104009087B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106373942A (zh) * | 2015-07-22 | 2017-02-01 | 新唐科技股份有限公司 | 半导体结构 |
| CN109300977A (zh) * | 2018-10-08 | 2019-02-01 | 深圳市南硕明泰科技有限公司 | 一种晶体管及其制作方法 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN111244177A (zh) * | 2019-12-31 | 2020-06-05 | 江苏东海半导体科技有限公司 | 一种沟槽型mos器件的结构、制作工艺以及电子装置 |
| CN111293168A (zh) * | 2018-12-10 | 2020-06-16 | 深圳尚阳通科技有限公司 | Igbt器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538908A (en) * | 1995-04-27 | 1996-07-23 | Lg Semicon Co., Ltd. | Method for manufacturing a BiCMOS semiconductor device |
| CN1135632C (zh) * | 2000-02-18 | 2004-01-21 | 李思敏 | 联栅晶体管 |
| CN203871341U (zh) * | 2014-05-29 | 2014-10-08 | 深圳市盛元半导体有限公司 | 一种静电屏蔽效应晶体管 |
-
2014
- 2014-05-29 CN CN201410230525.4A patent/CN104009087B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106373942A (zh) * | 2015-07-22 | 2017-02-01 | 新唐科技股份有限公司 | 半导体结构 |
| CN106373942B (zh) * | 2015-07-22 | 2018-11-27 | 新唐科技股份有限公司 | 半导体结构 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN109300977A (zh) * | 2018-10-08 | 2019-02-01 | 深圳市南硕明泰科技有限公司 | 一种晶体管及其制作方法 |
| CN111293168A (zh) * | 2018-12-10 | 2020-06-16 | 深圳尚阳通科技有限公司 | Igbt器件及其制造方法 |
| CN111293168B (zh) * | 2018-12-10 | 2023-08-25 | 深圳尚阳通科技股份有限公司 | Igbt器件及其制造方法 |
| CN111244177A (zh) * | 2019-12-31 | 2020-06-05 | 江苏东海半导体科技有限公司 | 一种沟槽型mos器件的结构、制作工艺以及电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104009087B (zh) | 2017-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| CN107623027A (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN105932042A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| US20160104766A1 (en) | Power Semiconductor Device with Source Trench and Termination Trench Implants | |
| CN109037337A (zh) | 一种功率半导体器件及制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105977310B (zh) | 碳化硅功率器件终端结构及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN105810755B (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| CN104009087A (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN105789334A (zh) | 一种肖特基势垒半导体整流器及其制造方法 | |
| CN105448732B (zh) | 改善uis性能的沟槽式功率半导体器件及其制备方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN107731899A (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN109979987A (zh) | 一种屏蔽栅功率器件及制造方法 | |
| CN102738001B (zh) | 具有超级介面的功率晶体管的制作方法 | |
| CN114141621A (zh) | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN106409898A (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| CN106876439A (zh) | 超结器件及其制造方法 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN203871341U (zh) | 一种静电屏蔽效应晶体管 | |
| CN106847923B (zh) | 超结器件及其制造方法 | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN116469909A (zh) | 一种半导体集成器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |