TWI575736B - 雙溝槽閘極絕緣閘雙極電晶體結構 - Google Patents
雙溝槽閘極絕緣閘雙極電晶體結構 Download PDFInfo
- Publication number
- TWI575736B TWI575736B TW103126304A TW103126304A TWI575736B TW I575736 B TWI575736 B TW I575736B TW 103126304 A TW103126304 A TW 103126304A TW 103126304 A TW103126304 A TW 103126304A TW I575736 B TWI575736 B TW I575736B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- gate
- conductivity type
- body region
- layer
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title description 2
- 210000000746 body region Anatomy 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 35
- 239000012212 insulator Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Description
本發明主要有關於功率元件。確切地說，本發明是關於用於絕緣閘雙極電晶體(IGBT)的元件結構及其製備方法。
絕緣閘雙極電晶體(IGBT)是一種帶有合成結構的半導體功率元件，合成結構中結合了金屬-氧化物-半導體場效應電晶體(MOSFET)以及雙極結型電晶體(BJT)。設計IGBT的性能特點，以獲得高於MOSFET的電流密度，以及比BJT更快、更高效地開關性能以及更好地控制。另外，可以輕摻雜IGBT的漂流區，以提高閉鎖性能。同時，由於輕摻雜漂流區承受了來自底部P集電極區的高級別載流子注入，形成傳導模式，因此元件仍然可以具有良好的導電性。憑藉輕鬆控制閘極電極、雙極電流機制等MOSFET的性能以及開關時間較短、功率損耗較低等優點，IGBT可被廣泛應用于高壓和高功率應用。
配置和製備IGBT元件的傳統技術，由於存在各種取捨關係，在進一步提高性能方面仍然遇到許多困難和侷限。在IGBT元件中，傳導損耗和斷開開關損耗Eoff之間存在取捨。在額定電流處，傳導損耗取決於集電極到發射極的飽和電壓Vce(SAT)。當元件打開時，較多的載流子注入提高了元件的導電性，從而降低了傳導損耗。然而，由於斷開時清除注入的載流子所耗散的能量，較多的載流子注入也會使斷開開關損耗較高。
飽和時(VVce(SAT))IGBT的集電極-發射極電壓及其擊穿電壓(VBD)之間存在另一種取捨。增加頂部注入時，可以提高Vce(SAT)，但是通常會降低擊穿電壓VBD。帶有高密度深溝槽的IGBT元件能夠克服這種取捨，但很難製備這種小間距、高縱橫比溝槽的高密度元件。
IGBT元件具有不同的結構，例如平面閘IGBT元件以及溝槽閘極類型的IGBT元件。第1A圖表示一種傳統的平面閘IGBT剖面圖。第1B圖表示具有溝槽閘極的另一種傳統的IGBT元件剖面圖。第1A和1B圖的兩種結構包括一個設置在p-型阱區(20或120)上方的第二個閘極G2，以便在第一阱區(22或122)和漂流區(24或124)之間製備一個MOSFET通道。由於p-型阱區20(也與p-型阱區120類似)具有一個在主電流通路中的P區20a、20b向上延伸到結構的表面18，使得製備過程比較複雜。另外，對於平面閘IGBT元件來說，第二個閘極G2浪費了有源元件區。
本發明提供了關絕緣閘雙極電晶體(IGBT)的元件結構，該元件結構擊穿電壓低，具有良好的飽和電流，可快速斷開，並且斷開損耗很低。
為了達到上述目的，本發明藉由以下技術手段實現：一種絕緣閘雙極電晶體元件，其特點是，包括：基板，其包括一個第一導電類型的半導體底層以及一個第二導電類型的半導體頂層；至少一個第一閘極，其設置在基板上方的相應的第一溝槽中，第一溝槽在溝槽的每個側面帶有一個閘極絕緣物，並用多晶矽填充；第二閘極，其設置在基板上方的第二溝槽中，第二溝槽在溝槽的每個側面帶有一個閘極絕緣物，並用多晶矽填充，
第二溝槽垂直延伸到比第一溝槽更深的地方；第一導電類型的本體區，其設置在第一閘極或第二閘極之間；以及至少一個堆疊層，其設置在第一閘極的底部和半導體頂層的頂部之間，堆疊層包括一個第二導電類型的浮動本體區，位於一個第一導電類型的浮動本體區上方，堆疊層設置在第二溝槽底部和第一溝槽底部之間。
堆疊層的底部在第二閘極的底部上方。
第一閘極垂直延伸到範圍約為1至3微米的深度，間距為1至3微米。
第二閘極垂直延伸到比第一閘極更深3至6微米的深度。
第一導電類型的浮動本體區在第二閘極的一個側壁附近。
第一導電類型的本體區的摻雜濃度，低於第一導電類型的浮動本體區的摻雜濃度。
第一導電類型為P型，第二導電類型為N型。
第一導電類型為N型，第二導電類型為P型。
第二閘極的底部觸及到半導體頂層中。
第一導電類型的本體區的摻雜濃度範圍在5e17cm-3至5e19cm-3之間。
至少一個第一導電類型的浮動本體區或至少一個第二導電類型的浮動本體區為P-型，摻雜濃度在1e16cm-3至5e17cm-3之間，低於本體區的摻雜濃度。
至少一個第一的浮動本體區或至少一個第二導電類型的浮動本體區為N-型，摻雜濃度在3e16cm-3至1e18cm-3之間。
當IGBT元件接通和斷開時，至少一個第一閘極控制。
一種用於製備絕緣閘雙極電晶體元件的方法，其特點是，該方法包括：製備基板，其包括第一導電類型的半導體底層和第二導電類型的半導體頂層，半導體頂層位於半導體底層上方；在基板中，為第一閘極製備至少一個第一溝槽，為第二閘極製備至少一個第二溝槽，其中至少一個第一溝槽和第二溝槽中的每個溝槽都帶有閘極絕緣物，並用多晶矽填充，第二溝槽垂直延伸到比至少一個第一溝槽更深的地方；在半導體頂層上方，製備至少一個堆疊層，至少一個堆疊層包括一個第二導電類型的浮動本體層，在第一導電類型的浮動本體層上方；以及在至少一個堆疊層上方，製備一個第一導電類型的本體區，其中至少一個堆疊層位於閘極溝槽底部和至少一個第一溝槽底部之間的深處。
18‧‧‧表面
20、120‧‧‧p-型阱區
200、200’、500‧‧‧IGBT元件
20a、20b‧‧‧P區
210‧‧‧P型基板
22、122‧‧‧第一阱區
220‧‧‧外延層
225‧‧‧n-p堆疊層的結構
225’‧‧‧堆疊結構
230‧‧‧浮動P本體
24、124‧‧‧漂流區
240‧‧‧浮動N本體
230A、230B、230C‧‧‧第一導電類型區
240A、240B、240C‧‧‧第二導電類型區
250、550‧‧‧淺閘極
252、262‧‧‧閘極氧化物
260、560‧‧‧深閘極
270‧‧‧本體區
271‧‧‧發射極
272‧‧‧源極區
510‧‧‧半導體底層
520、530、540‧‧‧半導體層
552、562‧‧‧氧化物
570‧‧‧P本體區
G2‧‧‧第二個閘
第1A和1B圖表示傳統的IGBT元件的兩個不同結構的剖面圖。
第2圖表示依據本發明的一個方面，一種IGBT元件的剖面圖。
第3圖表示當元件打開時，本發明IGBT元件的電壓圖。
第4A至4C圖表示依據本發明的實施例，製備IGBT元件製程的剖面圖。
第5圖表示依據本發明的一個方面，一種可選IGBT元件的剖面圖。
儘管為了解釋說明，以下詳細說明包含了許多具體細節，但是本領域具通常知識者應明確以下細節的各種變化和修正都屬於本發明的範圍。因
此，提出以下本發明的典型實施例，並沒有使所聲明的方面損失任何普遍性，也沒有提出任何侷限。
在以下詳細說明中，參照圖式，表示本發明可以實施的典型實施例。就這一點而言，根據圖中所示方向，使用“頂部”、“底部”、“正面”、“背面”、“向前”、“向後”等方向術語。由於本發明實施例的零部件，可以位於各種不同方向上，因此所用的方向術語僅用於解釋說明，不用於侷限。應明確，無需偏離本發明的範圍，就能實現其他實施例，做出結構或邏輯上的變化。因此，以下詳細說明不用於侷限，本發明的範圍應由所附的申請專利範圍限定。
另外，本文中的濃度、數量以及其他資料都在範圍格式中表示。要理解的是，此範圍格式的目的僅僅為了方便簡潔，應靈活理解為不僅包括明確列出的範圍極限值，而且更包括所有的獨立數值或範圍內所包含的子範圍，也就是說每個數值和子範圍都明確列出。例如，1nm左右至200nm左右的厚度範圍，應認為不僅包括1nm左右和200nm左右明確列出的極限值，更包括單獨的數值，包括但不限於2nm、3nm、4nm以及子範圍，例如10nm至50nm、20nm至100nm等都在所指的範圍內。
在下文中，第一導電類型特點為P，第二導電類型特點為N。使用相同的製程，相反的導電類型，可以製備出類似的元件。
依據本發明的一個方面，IGBT元件包括一個基板，基板含有第一導電類型的半導體底層以及第二導電類型的半導體頂層；至少一個第一閘極形成在基板上方的相應的第一溝槽中，其中第一溝槽帶有一個閘極絕緣物，在第一溝槽的每個側邊上，並用多晶矽填充；第二閘極形成在基板上方的第二溝槽中，其中第二溝槽帶有一個閘極絕緣物，在第一溝槽的每個側邊上，並用多
晶矽填充，並且其中第二溝槽垂直延伸到比至少一個第一溝槽更深的地方；第一導電類型的本體區在至少一個第一閘極或第二閘極之間；至少一個堆疊層在至少一個第一閘極的底部和半導體頂層的頂部之間，其中至少一個堆疊層包括一個第二導電類型的浮動本體區，位於第一導電類型的浮動本體區上方。至少一個堆疊層設置在第二溝槽底部和至少一個第一溝槽底部之間。
依據本發明的另一方面，一種製備IGBT元件的方法包括製備一個基板，基板含有第一導電類型的半導體底層以及第二導電類型的半導體頂層，並且為第一閘極製備至少一個第一溝槽，為基板中的第二閘極製備一個第二溝槽。每個至少一個第一閘極和第二溝槽都帶有一個閘極絕緣物，並用多晶矽填充。第二溝槽垂直延伸到比至少一個第一溝槽更深的地方。該方法更包括在半導體頂層上方製備至少一個堆疊層，並且在至少一個堆疊層上方製備一個第一導電類型的本體區。至少一個堆疊層包括一個第二導電類型的浮動本體層，位於第一導電類型的浮動本體層上方。至少一個堆疊層設置在第二閘極底部和至少一個第一溝槽底部之間。
第2圖表示依據本發明的一個方面，具有雙溝槽閘極結構的IGBT元件的剖面圖。IGBT元件200形成在具有第一導電類型的P型基板210(例如P型基板)中。第二導電類型的外延層220(例如N-型外延層)位於P型基板210上方。更可選擇，由於P型基板210和外延層220都具有單晶結構，因此可以一起作為半導體基板。另外，普遍來說，P型基板210可以稱作底部或較低半導體層，作為集電極區。普遍來說，外延層220可以稱作頂部半導體層，作為P型基板210上方的漂流區。在一個實施例中，IGBT元件200為垂直IGBT元件，其中集電極(圖
中沒有表示出)設置在基板底面上，發射極(圖中沒有表示出)設置在基板頂面上。
第2圖所示的IGBT元件200包括至少一個淺閘極250，形成在P型基板210和外延層220上方。至少一個淺閘極250形成在相應的溝槽結構中。該溝槽結構帶有閘極絕緣物(例如閘極氧化物252)，在溝槽的每個側面，全部用多晶矽填充。確切地說，至少一個淺閘極250垂直延伸到1至3微米左右的深處，間距約為1至3微米。對於1微米間距來說，溝槽寬度約為0.6微米，對於3微米間距來說，溝槽寬度約為1.5微米。
IGBT元件200更包括一個很深閘極260，設置在遠離淺閘極250處，最佳距離約在1微米至10微米之間。形成在溝槽結構中的深閘極260，設置在P型基板210上方。該溝槽結構帶有閘極絕緣物(例如閘極氧化物262)，在溝槽的每個側面，全部用多晶矽填充。確切地說，深閘極260應延伸3至6微米左右，比淺閘極250更深。在一個示例中，深閘極260垂直延伸到4至9微米左右的深處，溝槽開口約為1至3微米。選擇深閘極260的深度，使深閘極260的底部伸至外延層220中。
依據本發明的實施例，IGBT元件具有任意數量的淺閘極250，設置在兩個深閘極260之間，例如在兩個深閘極260之間有一至十個淺閘極。對於淺閘極250和深閘極260來說，溝槽周圍的閘極氧化物厚度比普通的溝槽IGBT元件的厚度更薄。正常情況下，普通的溝槽IGBT元件需要厚度為5000埃的閘極氧化物，提供充足的電遮罩，尤其是在溝槽底部。對於本發明IGBT元件，對於淺閘極250來說，溝槽周圍的閘極氧化物厚度約在400至1000埃之間。對於深閘極
260來說，溝槽周圍的閘極氧化物具有相同或類似的深度，或者更可選擇厚度在1000至5000埃之間。
第一導電類型的本體區270(例如P本體)和發射極區設置在每兩個閘極結構(深閘極或淺閘極)之間。本體區270與淺閘極250相比，具有較低的穿通深度。本體區270的摻雜濃度約在5e17cm-3至5e19cm-3之間。
在淺閘極250的底部和外延層220的頂部之間，以及兩個深閘極260之間，IGBT元件200更包括至少一個n-p堆疊層的結構225。n-p堆疊層的結構225包括一個第二導電類型的浮動N本體240(例如浮動N本體)，位於第一導電類型的浮動P本體230(例如浮動P本體)上方。浮動P本體230的厚度約在1微米至2.5微米之間。浮動N本體240的厚度約在2至5微米之間。n-p堆疊層的結構225底部，在深閘極260底部的上方。我們希望，浮動P本體230靠近深閘極260的底部，以便為第二閘極的底部拐角提供電遮罩。在一個實施例中，IGBT元件包括多個n-p堆疊層的結構225，在外延層220上方，以便進一步增大頂端注入，提高Vce(SAT)。第一導電類型和第二導電類型的浮動本體區的摻雜濃度，取決於浮動本體區為p-型還是n-型。作為示例，P-型浮動本體區的摻雜濃度約在1e16cm-3至5e17cm-3之間，低於本體區270的摻雜濃度。作為示例，但不作為侷限，N-型浮動本體區的摻雜濃度約在3e16cm-3至1e18cm-3之間。
選擇浮動P本體230的摻雜濃度，使深閘極260的閾值電壓低於淺閘極250的閾值電壓。另外，浮動P本體230的摻雜濃度必須低於本體區270的摻雜濃度。藉由對浮動P本體230的摻雜濃度的控制，當元件接通和斷開時，淺閘極250進行控制。也就是說，淺閘極250為IGBT元件200的控制閘極。在一個示例中，浮動P本體230的摻雜濃度大約比本體區270的摻雜濃度小一個數量級。
與傳統的IGBT元件相比，本發明IGBT元件具有許多優勢。
對於不帶浮動P本體230的傳統溝槽IGBT元件來說，由於擊穿電壓對於本體區270下方的N區的摻雜級別非常敏感，因此在Vce(SAT)和擊穿電壓之間存在基礎的取捨關係。藉由增大P本體下方N區的摻雜，並且提高從頂端的注入效率，可以獲得很低的Vce(SAT)。然而，本體區270下方N區的摻雜級別較高，將會降低元件的擊穿電壓。
對於本發明IGBT元件，浮動P本體230與深溝槽結構相結合，使浮動p本體上方的浮動N本體240絕緣，提供電荷平衡，以及對浮動N本體240良好的電場遮罩。在反向偏壓下，很低的電壓就能使浮動N本體240和深閘極260之間的側壁耗盡，並使浮動P本體230和本體區270穿通。因此，本體區270和浮動N本體240之間的電壓降鉗制在低於臨界電場的電場處，這稱為“自鉗制”。雪崩電壓僅發生在浮動P本體230和外延層220之間的結處。因此，IGBT的擊穿電壓對於浮動N本體240的摻雜濃度並不敏感。對於相同的額定擊穿電壓，本發明IGBT元件的本體區270下方，浮動N本體240的摻雜級別可以比傳統IGBT元件的P本體下方N區的摻雜高5至10倍。
由於浮動N本體240的摻雜較高，當元件處於接通狀態時，頂端的注入效率會升高，P本體下方的載流子濃度比傳統的IGBT元件高5至10倍。除此之外，在接通狀態時，淺閘極250上載入的Vgs在本體區270的側壁上形成一個垂直通路，浮動N本體240藉由垂直通路，短接至發射極電勢。在這種情況下，藉由P型基板210、外延層220、浮動P本體230以及浮動N本體240，形成可控矽整流器結構。可控矽整流器結構和高頂端注入增強有助於獲得比傳統IGBT元件低得多的Vce(SAT)。
雖然本發明IGBT元件表示出了接通狀態時可控矽整流器的I-V曲線，但是元件的正向I-V特性並不像可控矽整流器那樣具有轉折。一般來說，當可控矽整流器開啟時，IV曲線上會有轉折。也就是說，電壓一開始升高，然後急速返回。對於本發明所述類型的IGBT元件，當深閘極260上載入閘極偏壓時，會在浮動P本體230的側壁上形成一個反相通道，將浮動N本體240短接至外延層220。當集電極電壓從0V開始增大時，電流僅流經浮動P本體230側壁處的反相通道，元件像傳統的IGBT那樣接通。隨著總電流的增大，浮動P本體230上的電壓差升高，越來越多的電流逐漸流至浮動P本體230的中心，使元件更像一個可控矽整流器。第3圖表示當元件接通時，本發明IGBT元件的電壓沒有轉折地增大。
此外，與MOS可控矽整流器不同，本發明IGBT元件具有良好的飽和電流，這對於元件的短路電流魯棒性非常重要。當集電極電壓增大時，閘極-集電極偏壓會在深閘極260側壁上形成一個耗盡層，這將使得浮動P本體230和本體區270穿通，並且為空穴電流提供一個通路。進入浮動P本體230的空穴會藉由這條通路，掃入本體區270，從而限制了流至浮動N本體240的電流，元件會像傳統的IGBT元件那樣飽和。第3圖更表示當集電極電壓Vce很高時，本發明IGBT元件的電流飽和。10-5
另外，本發明IGBT元件可快速斷開，並且斷開損耗很低。當元件斷開時，集電極載入反向偏壓，深溝槽閘極和淺溝槽閘極連接到地電勢。電子到達元件底部正向偏置的集電極，而空穴被推入浮動P本體230。在集電極和深閘極260之間的反向偏壓下，浮動N本體240的側壁被耗盡，從而構成電流通路，使空穴沿深閘極260的側壁迅速漂流至發射極電極。因此，本發明IGBT元件
可以快速斷開，而且斷開損耗也很低。我們發現，本體區270的劑量增大，會提高短路性能(也就是降低飽和電流)，從而增大短路耐受時間。IGBT元件的短路性能由飽和電流以及核心晶胞上電流擴散的均勻性決定。較低的飽和電流以及較均勻的電流擴散，會得到一個較魯棒的短路安全操作區(SC-SOA)。當IGBT處於飽和區是，本體區270結反向偏置，限制了飽和電流的幅值。本體區270的劑量越高，飽和電流就會越低，從而顯著改善了SC-SOA。
對於本發明IGBT元件，由於存在“自鉗制”，反向偏壓下的P本體結和淺溝槽氧化物無需支持很高的電場。因此，在相同的Vth下，與傳統的IGBT元件相比，可以更輕鬆地在淺閘極溝槽上配置較薄的閘極氧化物，以及為本體區270配置較高劑量，從而獲得較低的飽和電流。表1表示在相同的Vth下，由於本發明雙溝槽閘極IGBT中淺閘極的閘極氧化物較薄，而且本體/發射極區的深度較淺，因此P本體劑量遠高於傳統的IGBT(TIGBT)。
第4A-4C圖表示製備本發明IGBT元件500的一種可選方法的示例。第4A圖表示初始的半導體基板，包括一個第一導電類型的半導體底層510(例如P-型基板)以及一個與第一導電類型相反的第二導電類型的半導體層520，半導體層520位於半導體底層510上。第一導電類型的半導體層530和第二
導電類型的半導體層540，可以藉由外延生長或離子注入形成。作為示例，利用離子注入，並不作為侷限，第一導電類型的半導體層530的P-型摻雜物可以是硼或BF2，第二導電類型的半導體層540的N-型摻雜物可以是磷、砷或銻。在第4B圖中，刻蝕深溝槽，穿過半導體層540、530，略微進入半導體層520。
必須精准地控制深溝槽的深度，以確保半導體層530在反向偏壓下提供良好的電場遮罩，並且深閘極560比半導體層530更深。
在兩個鄰近的深溝槽之間，至少形成一個淺溝槽。我們希望，淺溝槽的底部不接觸半導體層530的底部。在一個實施例中，利用兩種製程為淺閘極550和深閘極560製備溝槽。然後，用電介質(例如氧化物552和562)內襯溝槽。可以在一次氧化物沉積製程中形成具有相同厚度的深溝槽閘極氧化物562和淺溝槽閘極氧化物552。更可選擇，在兩次獨立的氧化物沉積製程中，製備不同厚度的深溝槽閘極氧化物562和淺溝槽閘極氧化物552。然後，在溝槽中填充閘極電極材料(例如多晶矽)。更可選擇，沉積閘極電極材料之後，藉由離子注入，在過程中形成半導體層530(P層)和半導體層540(N層)。P本體區570和源極區272形成(例如藉由注入)在半導體層540上方，如第4C圖所示。發射極271形成在頂面上，接觸源極區272和P本體區570。藉由電連接深閘極560和淺閘極550，形成閘極電極(圖中沒有表示出)。在背面形成集電極(圖中沒有表示出)，接觸半導體底層510。
要注意的是，上述說明所含示例，其中n-p堆疊層的n-p堆疊層的結構225包括一個單獨的第一導電類型區浮動P本體230和一個單獨的第二導電類型浮動N本體240。然而，本發明的各個方面並不侷限於這些示例。作為示例，但不作為侷限，第5圖表示一種可選的IGBT元件200’，包括含有多個n-p堆疊層
的堆疊結構225’。除此之外，IGBT元件200’與第2圖所示的IGBT元件200結構類似。第2和5圖中相同的結構共用參考序號。在可選IGBT元件200’中，堆疊結構225’包括含有第二導電類型區240A的堆疊結構225’，第二導電類型區240A在第一導電類型區230A上方。第二堆疊和第三堆疊位於第一堆疊和第二導電類型外延層220之間。第二堆疊包括一個第二導電類型區240B，在第一導電類型區230B上方。第三堆疊包括一個第二導電類型區240C，在第一導電類型區230C上方。藉由使用多個堆疊層結構，可以進一步增大傳導損耗和短路SOA。
儘管以上是本發明的較佳實施例的完整說明，但是也有可能使用各種可選、修正和等效手段。因此，本發明的範圍不應侷限於以上說明，而應由所附的申請專利範圍及其全部等效內容決定。本方法中所述步驟的順序並不用於侷限進行相關步驟的特定順序的要求。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下申請專利範圍中，除非特別聲明，否則不定冠詞“一個”或“一種”都指下文內容中的一個或多個專案的數量。除非在指定的申請專利範圍中用“意思是”特別指出，否則所附的申請專利範圍應認為是包括意義及功能的限制。
200‧‧‧IGBT元件
210‧‧‧P型基板
220‧‧‧外延層
225‧‧‧n-p堆疊層的結構
230‧‧‧浮動P本體
240‧‧‧浮動N本體
250‧‧‧淺閘極
252、262‧‧‧閘極氧化物
260‧‧‧深閘極
270‧‧‧本體區
271‧‧‧發射極
272‧‧‧源極區
Claims (14)
- 一種絕緣閘雙極電晶體元件，其包括：基板，其包括一個第一導電類型的半導體底層以及一個與第一導電類型相反的第二導電類型的半導體頂層；至少一個第一閘極，其設置在該基板上方的相應的第一溝槽中，該第一溝槽在溝槽的每個側面帶有一個閘極絕緣物，並用多晶矽填充；第二閘極，其設置在該基板上方的第二溝槽中，該第二溝槽在溝槽的每個側面帶有該閘極絕緣物，並用多晶矽填充；第一導電類型的本體區，其設置在該第一閘極或該第二閘極之間；以及至少一個堆疊層，其設置在該第一閘極的底部和該半導體頂層的頂部之間，該堆疊層包括一個第二導電類型的浮動本體區，位於一個第一導電類型的浮動本體區上方，其中，至少一個第一溝槽和第二溝槽在該堆疊層垂直延伸，該第二溝槽垂直延伸到比該第一溝槽更深的地方，該堆疊層設置在該第二溝槽底部和該第一溝槽底部之間；該第二閘極的底部觸及到該半導體頂層中。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該堆疊層的底部在該第二閘極的底部上方。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該第一閘極垂直延伸到範圍約為1至3微米的深度，間距為1至3微米。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該第二 閘極垂直延伸到比該第一閘極更深3至6微米的深度。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該第一導電類型的浮動本體區在該第二閘極的一個側壁附近。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該第一導電類型的本體區的摻雜濃度，低於該第一導電類型的浮動本體區的摻雜濃度。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該第一導電類型為P型，第二導電類型為N型。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該第一導電類型為N型，第二導電類型為P型。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中該第一導電類型的本體區的摻雜濃度範圍在5e17cm-3至5e19cm-3之間。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中至少一個該第一導電類型的浮動本體區或至少一個該第二導電類型的浮動本體區為P-型，摻雜濃度在1e16cm-3至5e17cm-3之間，低於該本體區的摻雜濃度。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中至少一個該第一導電類型的浮動本體區或至少一個該第二導電類型的浮動本體區為N-型，摻雜濃度在3e16cm-3至1e18cm-3之間。
- 如申請專利範圍第1項所述之絕緣閘雙極電晶體元件，其中當該IGBT元件接通和斷開時，該至少一個第一閘極控制。
- 一種用於製備絕緣閘雙極電晶體元件的方法，其包括下列步驟：製備基板，其包括第一導電類型的半導體底層和與第一導電類型相 反的第二導電類型的半導體頂層，半導體頂層位於半導體底層上方；在基板中，為第一閘極製備至少一個第一溝槽，為第二閘極製備至少一個第二溝槽，其中至少一個第一溝槽和第二溝槽中的每個溝槽都帶有閘極絕緣物，並用多晶矽填充，該第二閘極的底部觸及到該半導體頂層中；在半導體頂層上方，製備至少一個堆疊層，該堆疊層包括一個第二導電類型的浮動本體層，在第一導電類型的浮動本體層上方；以及在該堆疊層上方，製備一個第一導電類型的本體區，其中，至少一個第一溝槽和第二溝槽在該堆疊層垂直延伸，該第二溝槽垂直延伸到比該第一溝槽更深的地方，其中該堆疊層位於閘極溝槽底部和至少一個第一溝槽底部之間的深處。
- 一種絕緣閘雙極電晶體元件，其包括：基板，其包括一個第一導電類型的半導體底層以及一個與第一導電類型相反的第二導電類型的半導體頂層；至少一個第一閘極，其設置在該基板上方的相應的第一溝槽中，該第一溝槽在溝槽的每個側面帶有一個閘極絕緣物，並用多晶矽填充；第二閘極，其設置在該基板上方的第二溝槽中，該第二溝槽在溝槽的每個側面帶有該閘極絕緣物，並用多晶矽填充；第一導電類型的本體區，其設置在該第一閘極或該第二閘極之間；以及 至少一個堆疊層，其設置在該第一閘極的底部和該半導體頂層的頂部之間，該堆疊層包括一個第二導電類型的浮動本體區，位於一個第一導電類型的浮動本體區上方，其中，至少一個第一溝槽和第二溝槽在該堆疊層垂直延伸，該第二溝槽垂直延伸到比該第一溝槽更深的地方，該堆疊層設置在該第二溝槽底部和該第一溝槽底部之間；該第一導電類型的浮動本體區自該第一溝槽底部延伸到第二閘極的側壁。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/956,134 US9293559B2 (en) | 2013-07-31 | 2013-07-31 | Dual trench-gate IGBT structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201515218A TW201515218A (zh) | 2015-04-16 |
| TWI575736B true TWI575736B (zh) | 2017-03-21 |
Family
ID=52426859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103126304A TWI575736B (zh) | 2013-07-31 | 2014-07-31 | 雙溝槽閘極絕緣閘雙極電晶體結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9293559B2 (zh) |
| CN (1) | CN104347689B (zh) |
| TW (1) | TWI575736B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293559B2 (en) | 2013-07-31 | 2016-03-22 | Alpha And Omega Semiconductor Incorporated | Dual trench-gate IGBT structure |
| US9123770B2 (en) | 2013-11-18 | 2015-09-01 | Alpha And Omega Semiconductor Incorporated | Charge reservoir IGBT top structure |
| US9722059B2 (en) * | 2015-08-21 | 2017-08-01 | Infineon Technologies Ag | Latch-up free power transistor |
| US10199492B2 (en) * | 2016-11-30 | 2019-02-05 | Alpha And Omega Semiconductor Incorporated | Folded channel trench MOSFET |
| US11233141B2 (en) * | 2018-01-16 | 2022-01-25 | Ipower Semiconductor | Self-aligned and robust IGBT devices |
| CN108682688B (zh) * | 2018-02-13 | 2020-11-10 | 株洲中车时代半导体有限公司 | 一种具有三维沟道的复合栅igbt芯片 |
| CN109801911A (zh) * | 2019-01-29 | 2019-05-24 | 上海擎茂微电子科技有限公司 | 一种混合元胞型集成igbt器件 |
| CN112750902B (zh) * | 2021-02-05 | 2021-11-02 | 深圳吉华微特电子有限公司 | 一种高抗短路能力的沟槽栅igbt |
| US11948965B2 (en) * | 2021-04-01 | 2024-04-02 | Omnivision Technologies, Inc. | Uneven-trench pixel cell and fabrication method |
| CN114613848B (zh) * | 2022-05-10 | 2022-07-19 | 南京微盟电子有限公司 | 一种低压沟槽栅功率器件及其制造方法 |
| CN116895690B (zh) * | 2023-05-31 | 2024-03-08 | 海信家电集团股份有限公司 | 半导体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471075A (en) * | 1994-05-26 | 1995-11-28 | North Carolina State University | Dual-channel emitter switched thyristor with trench gate |
| US5689121A (en) * | 1991-08-08 | 1997-11-18 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
| US6359308B1 (en) * | 1999-07-22 | 2002-03-19 | U.S. Philips Corporation | Cellular trench-gate field-effect transistors |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
| JP3641547B2 (ja) * | 1998-03-25 | 2005-04-20 | 株式会社豊田中央研究所 | 横型ｍｏｓ素子を含む半導体装置 |
| GB9921068D0 (en) | 1999-09-08 | 1999-11-10 | Univ Montfort | Bipolar mosfet device |
| CN100505302C (zh) * | 2003-12-24 | 2009-06-24 | 丰田自动车株式会社 | 沟槽栅极场效应器件 |
| US7423316B2 (en) | 2004-05-12 | 2008-09-09 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor devices |
| US9048282B2 (en) | 2013-03-14 | 2015-06-02 | Alpha And Omega Semiconductor Incorporated | Dual-gate trench IGBT with buried floating P-type shield |
| US8896131B2 (en) | 2011-02-03 | 2014-11-25 | Alpha And Omega Semiconductor Incorporated | Cascode scheme for improved device switching behavior |
| US8698196B2 (en) | 2011-06-28 | 2014-04-15 | Alpha And Omega Semiconductor Incorporated | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage |
| US8575685B2 (en) | 2011-08-25 | 2013-11-05 | Alpha And Omega Semiconductor Incorporated | Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path |
| US8785279B2 (en) | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
| MX2014003783A (es) * | 2011-09-28 | 2014-05-14 | Toyota Motor Co Ltd | Igbt y metodo para fabricar el mismo. |
| US8710585B1 (en) | 2013-02-25 | 2014-04-29 | Alpha And Omega Semiconductor Incorporated | High voltage fast recovery trench diode |
| US9293559B2 (en) | 2013-07-31 | 2016-03-22 | Alpha And Omega Semiconductor Incorporated | Dual trench-gate IGBT structure |
| US9123770B2 (en) | 2013-11-18 | 2015-09-01 | Alpha And Omega Semiconductor Incorporated | Charge reservoir IGBT top structure |
| US9318587B2 (en) | 2014-05-30 | 2016-04-19 | Alpha And Omega Semiconductor Incorporated | Injection control in semiconductor power devices |
-
2013
- 2013-07-31 US US13/956,134 patent/US9293559B2/en active Active
-
2014
- 2014-07-22 CN CN201410348222.2A patent/CN104347689B/zh active Active
- 2014-07-31 TW TW103126304A patent/TWI575736B/zh active
-
2016
- 2016-03-10 US US15/066,793 patent/US9711631B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689121A (en) * | 1991-08-08 | 1997-11-18 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
| US5471075A (en) * | 1994-05-26 | 1995-11-28 | North Carolina State University | Dual-channel emitter switched thyristor with trench gate |
| US6359308B1 (en) * | 1999-07-22 | 2002-03-19 | U.S. Philips Corporation | Cellular trench-gate field-effect transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201515218A (zh) | 2015-04-16 |
| US9293559B2 (en) | 2016-03-22 |
| CN104347689B (zh) | 2017-06-16 |
| US20160268404A1 (en) | 2016-09-15 |
| CN104347689A (zh) | 2015-02-11 |
| US20150035003A1 (en) | 2015-02-05 |
| US9711631B2 (en) | 2017-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI575736B (zh) | 雙溝槽閘極絕緣閘雙極電晶體結構 | |
| US9023692B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US10903202B2 (en) | Semiconductor device | |
| CN107534042B (zh) | 半导体装置 | |
| CN104733519A (zh) | 半导体器件 | |
| JP5781383B2 (ja) | パワー半導体デバイス | |
| US20140191282A1 (en) | Semiconductor device | |
| TWI536559B (zh) | 電荷庫igbt頂端結構及製備方法 | |
| US8937502B2 (en) | Lateral insulated gate turn-off devices | |
| JP2009188290A (ja) | 電力用半導体装置 | |
| JP2017195224A (ja) | スイッチング素子 | |
| CN108365007B (zh) | 绝缘栅双极型晶体管 | |
| JP5838176B2 (ja) | 半導体装置 | |
| US20210217845A1 (en) | Semiconductor device | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| JP2018046197A (ja) | スイッチング装置とその製造方法 | |
| CN108305893B (zh) | 半导体装置 | |
| KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
| JP7213398B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US11804524B2 (en) | Semiconductor device and method for producing same | |
| CN112018174A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| JP2015142073A (ja) | 半導体装置 | |
| JP3193413U (ja) | 半導体装置 |