CN109686788A - 一种具有载流子存储层的槽栅igbt器件 - Google Patents

一种具有载流子存储层的槽栅igbt器件 Download PDF

Info

Publication number
CN109686788A
CN109686788A CN201811383212.7A CN201811383212A CN109686788A CN 109686788 A CN109686788 A CN 109686788A CN 201811383212 A CN201811383212 A CN 201811383212A CN 109686788 A CN109686788 A CN 109686788A
Authority
CN
China
Prior art keywords
type
area
carrier accumulation
accumulation layer
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811383212.7A
Other languages
English (en)
Other versions
CN109686788B (zh
Inventor
易波
李平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Pengsheng Technology Co ltd
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201811383212.7A priority Critical patent/CN109686788B/zh
Publication of CN109686788A publication Critical patent/CN109686788A/zh
Application granted granted Critical
Publication of CN109686788B publication Critical patent/CN109686788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及功率半导体领域，提供一种具有载流子存储层的槽栅IGBT器件，用以解决现有的具有载流子存储层(CSL)的槽栅IGBT饱和电压高、短路安全工作区较小以及CSL浓度受限的问题，提出一种新型具有载流子存储层的槽栅IGBT器件。本发明IGBT在槽栅IGBT工艺上直接在硅片表面集成多个串联二极管用于钳位P区电场屏蔽层的电位，从而在现有槽栅IGBT工艺的基础上突破了CSL的浓度限制，极大地提高了IGBT发射极的注入效率，从而极大地提高了IGBT的导通压降和关断损耗的折中关系；同时，由于二极管的钳位作用，使得IGBT的nMOS沟道附近的漏极在高压大电流下被钳位在较低的电压，从而使得新型IGBT的饱和电流很大程度地降低，从而提高了IGBT的短路安全工作区。

Description

一种具有载流子存储层的槽栅IGBT器件
技术领域
本发明涉及功率半导体领域，提供一种具有载流子存储层的槽栅IGBT器件，具体为一种具有超低导通压降、低饱和电流密度、高安全工作区和快速关断特性的IGBT器件。
背景技术
IGBT折中了BJT的低导通压降和MOSFET快速开关的特点，因而被广泛应用于电力电子系统。
IGBT最为关键的特性在于导通压降和关断损耗的折中关系以及安全工作区，由于IGBT导通时集电极注入大量非平衡载流子来形成电导调制效应以降低导通压降，其关断时，耐压区的少数载流子需要一段时间才能消失，从而使得IGBT关断速度较慢，关断损耗较高。为了进一步优化IGBT导通压降和关断损耗的折中关系，具有载流子存储层(CarrierStored Layer：CSL)的IGBT被提出，如文献《H.Takahashi,et al.“Carrier storedtrench-gate bipolar transistor(CSTBT)-a novel power device for high voltageapplication”,in Proc.ISPSD,pp.349-352,1996》，其结构如图1所示，该IGBT采用载流子存储层来提高IGBT发射极的注入效率，从而可以降低集电极的注入效率来获得相同的导通压降；这样，IGBT在关断时，由于集电极注入较低，关断时间被大大降低。对于图1所示的具有载流子存储层的IGBT，随着CSL的浓度的提高，器件将获得更优的性能；但是，当CSL浓度超过一定值时，IGBT的耐压就会急剧下降；同时，该具有载流子存储层的IGBT的槽栅结构沟道密度很大，这将极大地增大IGBT的栅驱动电荷，并且导致IGBT饱和电流很高，使得IGBT的短路安全工作区极大地降低。为了提高对CSL的电场屏蔽作用，具有浮空P区电场屏蔽层的槽栅IGBT被提出，如文献《R.Y.Ma,et al.“Carrier stored trench-gate bipolartransistor with p-floating layer",Journal of Semiconductors,31.2(2010):024004》，其结构如图2所示，该结构可以使得CSL的浓度进一步提高，有助于优化器件性能；但是该器件的栅驱动电荷和短路安全工作区并没有得到明显改善，并且CSL的浓度仍然不能过高，不然IGBT的击穿电压将急剧降低。又如文献《P.Li,M.F.Kong,X.B.Chen,“A noveldiode-clamped CSTBT with ultra-low on-state voltage and saturation current”,in Proc.ISPSD,pp.307-310,2016》中提出了一种在氧化层上制作多晶硅二极管来钳位P区电场屏蔽层的电位，从而突破了CSL浓度的限制，但是该结构与常规IGBT制作工艺不兼容，并且多晶硅的性质具有不确定性，通常还需要特殊的退火技术来提高其可靠性。
发明内容
本发明的目的在于针对现有的具有载流子存储层的槽栅IGBT饱和电压高、短路安全工作区较小以及CSL浓度受限的问题，提出一种新型具有载流子存储层的槽栅IGBT器件。该新型IGBT在槽栅IGBT工艺上直接在硅片表面集成多个串联二极管用于钳位P区电场屏蔽层的电位，从而在兼容现有槽栅IGBT工艺的基础上突破了CSL的浓度限制，极大地提高了IGBT发射极的注入效率，从而极大地提高了IGBT的导通压降和关断损耗的折中关系；同时，由于二极管的钳位作用，使得IGBT的nMOS沟道附近的漏极在高压大电流下被钳位在较低的电压，从而使得新型IGBT的饱和电流很大程度地降低，从而提高了IGBT的短路安全工作区。
为实现上述目的，本发明采用的技术方案为：
一种具有载流子存储层的槽栅IGBT器件，其特征在于，元胞包含：
耐压区1，设置在耐压区1底部的N型缓冲层2，设置在N型缓冲层2下表面的P型集电极半导体区3，以及设置在P型集电极半导体区3下表面的集电极金属13；
设置在耐压区1上表面部分区域的P型电场屏蔽层11，覆盖于耐压区1及P型电场屏蔽层11上表面的N型载流子存储层4，以及覆盖于N型载流子存储层4上表面的P型基区5；
元胞表面设置有一个深入P型电场屏蔽层11的第一深槽，所述第一深槽内填充有多晶硅栅8，多晶硅栅8与第一深槽之间设置有栅介质7，多晶硅栅8的上表面覆盖有栅极金属9；所述第一深槽将其两侧N型载流子存储层4、P型基区5完全分隔；
位于所述第一深槽一侧的N型载流子存储层4与耐压区1相接触，并且，位于同侧的P型基区5上设置有与栅介质7相接触的作为N沟道MOSFET的N型重掺杂源极区20、及与N型重掺杂源极区20邻接的P型重掺杂欧姆接触基区21，N型重掺杂源极区20与P型重掺杂欧姆接触基区21上表面覆盖有发射极金属10；
位于第一深槽另一侧的元胞表面设置有n-1个隔离槽、n≥2，所述n-1个隔离槽由各自的槽壁介质层19和槽内填充物23构成；所述n-1个隔离槽将此侧的N型载流子存储层4部分分隔，此侧的N型载流子存储层4未被分隔的部分通过一个深扩散N型半导体区24连接到半导体表面；所述深扩散N型半导体区24与此侧的P型基区以及n-1个隔离槽相接触，所述n-1个隔离槽、深扩散N型半导体区24与N型载流子存储层4一起将此侧的P型基区5完全分隔成n个独立的P型子区，并根据与所述第一个深槽的距离由近至远依次称为第i个P型子区、i＝1,2,...,n；所述第i个P型子区内设置有第i个N型重掺杂半导体区6与第i个P型重掺杂半导体区22，共同形成第i个PN结二极管，其中、第i个N型重掺杂半导体区6作为第i个PN结二极管的阴极、第i个P型子区作为第i个PN结二极管的阳极、第i个P型重掺杂半导体区22作为第i个PN结二极管的阳极欧姆接触区；n个P型子区内共形成n个PN结二极管，所述PN结二极管通过金属(15、16、17、18)串联；所述第1个PN结二极管的第1个N型重掺杂半导体区6上表面覆盖有发射极金属10、且与栅介质7不接触，所述第n个PN结二极管的第n个P型子区、第n个P型子区内的第n个P型重掺杂半导体区22、P型子区下的N型载流子存储层4及P型电场屏蔽层11通过金属12短路。
进一步的，当所述P型电场屏蔽层11掺杂浓度低于1×1018cm-3时，所述第一个深槽正下方还设置有一个P型重掺杂隔离区26，用于防止栅压开启时所述第一个深槽底部形成电子沟道，从而实现深槽左右两侧载流子存储层4的电隔离。
进一步的，所述金属短路的一种方式为：通过一个第二个深槽填充金属12，金属12与第n个PN结二极管的第n个P型子区、第n个P型子区内的第n个P型重掺杂半导体区22、P型子区下的N型载流子存储层4直接相连，金属12与P型电场屏蔽层11直接相连、或者通过一个P型重掺杂体内欧姆接触区27形成欧姆接触相连。
进一步的，所述金属短路的另一种方式为：将P型电场屏蔽层11通过一个深扩散P型半导体区25连接到半导体表面；所述深扩散P型半导体区25、所述深扩散N型半导体区24以及第n个PN结二极管内的第n个P型重掺杂半导体区22表面覆盖金属12；所述金属12与所述深扩散N型半导体区24通过第n+1个N型重掺杂区6形成欧姆接触；所述深扩散P型半导体区25与金属12直接接触，或者通过第n+1个P型重掺杂半导体区22形成欧姆接触。
进一步的，所述隔离槽内填充物为介质或导体。
本发明的有益效果在于：
上述IGBT元胞的特征在于，通过浮空金属12将第一个深槽另一侧的N型载流子存储层4和P型电场屏蔽层11短路，从而完全抑制了该发明寄生的PNPN晶闸管的开启，保证了本发明作为IGBT正常工作的前提。并且，利用所述的短路结构，将传统槽栅IGBT浮空的P型电场屏蔽层11通过集成于IGBT表面的多个PN结二极管的导通压降钳位在一个固定的电压，从而屏蔽了第一个深槽一侧的N型载流子存储层的电位，防止其随集电极电压上升而使得所述第一个深槽一侧的N型载流子存储层和P型基区构成的反偏PN结击穿。
其具体原理为：当传统IGBT处于阻断状态时，随着集电极电位从零开始升高，耐压区产生的空穴电流流过由N型载流子存储层4和P型基区5构成的反偏PN结，从而导致所述PN结反偏电压升高直至击穿，如果载流子存储层掺杂较重，所述PN结的击穿电压将很低；而对于本发明的IGBT元胞，随着集电极电位从零开始升高，P型电场屏蔽层11电位随之升高，当电场屏蔽层11的电位升高来使得多个串联的二极管处于微弱的正偏状态时，耐压区1产生的空穴电流大部分不再流经由所述第一个深槽一侧的N型载流子存储层4和P型基区5构成的反偏PN结，这些空穴电流将通过微弱正偏的二极管流入第1个重掺杂的N型区6上的发射极金属10。由于二极管正向电压电流呈指数关系，所以微弱的正偏可以流过绝大部分的耐压区泄露电流，从而P型电场屏蔽层11的电位被钳位在n个二极管的导通压降(0.7nV)附近。此时，由于绝大部分的空穴电流不再流经上述反偏PN结，所以该PN结的反偏电压不再升高，即此PN结不会随着集电极电位的升高而发生击穿。集电极继续增加的电压将由P型电场屏蔽层11和耐压区1构成的反偏PN结来承受。所以，所述N型载流子存储层的掺杂浓度可以被极大地提高。这样，IGBT发射极注入效率被极大地提高，获得更低的导通压降。从而，在保证低导通压降的同时，集电极的注入效率得以降低，从而获得更快的关断速度。
同样的道理，当本发明的IGBT处于导通状态时，电场屏蔽层的电位也被钳位在n个二极管导通压降附近，集电极继续增加的电压将由P型电场屏蔽层11和耐压区1构成的反偏PN结来承受。从而，IGBT的nMOS沟道的漏极电位被电场屏蔽层钳位在很低的电压，所以本发明的IGBT在栅开启，集电极高压情况下将有很低的饱和电流，有利于提高IGBT的安全工作区。本发明的IGBT将具有极低的饱和电流密度、高的安全工作区以及更优的导通压降和关断损耗的折中关系。
附图说明
图1为现有一种具有载流子存储层的槽栅IGBT结构示意图。
图2为现有一种具有浮空P区的载流子存储层的槽栅IGBT元胞结构示意图。
图3为本发明实施例1提出一种具有载流子存储层的槽栅IGBT器件元胞结构示意图。
图4为本发明实施例2提出一种具有载流子存储层的槽栅IGBT器件元胞结构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
实施例1
本实施例提供一种具有载流子存储层的槽栅IGBT器件，其元胞结构如图3所示，包含：
耐压区1，设置在耐压区1底部的N型缓冲层2，设置在N型缓冲层2下表面的P型集电极半导体区3，以及设置在P型集电极半导体区3下表面的集电极金属13；
设置在耐压区1上表面部分区域的P型电场屏蔽层11，覆盖于耐压区1及P型电场屏蔽层11上表面的N型载流子存储层4，以及覆盖于N型载流子存储层4上表面的P型基区5；
元胞表面设置有一个深入P型电场屏蔽层11的第一个深槽，所述第一个深槽内填充有多晶硅栅8，多晶硅栅8与第一个深槽之间设置有栅介质7，多晶硅栅8的上表面覆盖有栅极金属9；所述第一个深槽将其两侧N型载流子存储层4、P型基区5完全分隔，且当设置的所述P型电场屏蔽层11掺杂较轻时(一般低于1×1018cm-3)，所述第一个深槽正下方还设置有一个P型重掺杂隔离区26用于防止栅压开启时所述第一个深槽底部形成电子沟道，从而实现深槽左右两侧载流子存储层4的电隔离；
位于所述第一个深槽左侧的N型载流子存储层4与耐压区1相接触，并且，位于同侧的P型基区5上设置有与栅介质7相接触的作为N沟道MOSFET的N型重掺杂源极区20、及与N型重掺杂源极区20邻接的P型重掺杂欧姆接触基区21，N型重掺杂源极区20与P型重掺杂欧姆接触基区21上表面覆盖有发射极金属10；
所述第一个深槽的右侧设置有n个二极管(n≥2)，所述二极管特征在于：
位于第一个深槽右侧的元胞表面设置有n-1个隔离槽(n≥2)，所述n-1个隔离槽由各自的槽壁介质层19和槽内填充物23构成；所述隔离槽内填充物可以是介质也可以是导体；所述隔离槽将该侧载流子存储层4部分分隔，并且深入电场屏蔽层11；所述隔离槽根据离所述第一个深槽的距离由近至远分别称为第1个隔离槽至第n-1个隔离槽；
所述被部分分隔的N型载流子存储层4未被分隔的部分通过一个深扩散N型半导体区24连接到半导体表面；所述深扩散N型半导体区24与所述第一个深槽右侧的P型基区以及所述n个隔离槽相接触，且所述n-1个隔离槽、所述深扩散N型半导体区24与N型载流子存储层4一起将所述第一个深槽的右侧的P型基区5完全分隔成n个独立的P型子区，根据离所述第一个深槽的距离由近至远分别称为第i个P型子区(1≦i≦n，且按1至n排序)；所述第i个独立P型子区内设置有一个第i个N型重掺杂半导体区6；所述第i个独立P型子区内设置有一个第i个P型重掺杂半导体区22；所述第i个N型重掺杂半导体区6与所述第i个P型子区以及所述第i个P型重掺杂半导体区22形成一个第i个PN结二极管，所述第i个N型重掺杂半导体区6作为所述第i个二极管的阴极，所述第i个P型子区以及所述第i个P型重掺杂半导体区22分别作为所述第i个二极管的阳极和阳极欧姆接触区；n个P型子区内共形成n个PN结二极管；所述n个PN结二极管通过金属(15、16、17、18)串联；按照与所述深槽的距离由近及远依次将n个PN结二极管标记为第1个PN结二极管至第n个PN结二极管，其中，所述第1个PN结二极管的N型重掺杂半导体区6上表面覆盖有发射极金属10、且与栅介质7不接触；所述第n个PN结二极管的第n个P型子区、第n个P型子区内的第n个P型重掺杂半导体区22、P型子区下的N型载流子存储层4及P型电场屏蔽层11通过金属12短路。
14区表示重复的二极管串联单元和所述隔离槽单元。
所述金属短路的方式为：通过一个深槽填充金属12，金属12与第n个PN结二极管的第n个P型子区、第n个P型子区内的第n个P型重掺杂半导体区22、P型子区下的N型载流子存储层4直接相连，金属12与P型电场屏蔽层11直接相连、或者通过一个P型重掺杂体内欧姆接触区27形成欧姆接触相连。
上述IGBT具有多个PN结二极管钳位电场屏蔽层电位；所述PN结二极管串联在一起，在IGBT耐压时将所述P型电场屏蔽层11的电位钳位在很低的电压(钳位电压约为0.7nV)，从而第一个深槽左侧的N型载流子存储层4的电位也被钳位在较低的电压，从而保证该侧N型载流子存储层4和P型基区5形成的反偏PN结不会由于N型载流子存储层4重掺杂而击穿；另外，P型重掺杂隔离区26根据栅介质7厚度以及P型电场屏蔽层11的掺杂情况可以选择设置或者不设置，当栅介质7的厚度以及P型电场屏蔽层11的浓度使得IGBT栅氧开启后槽栅底部形成了电子反型层，则需要设置P型重掺杂隔离区26，否则可以不必设置；本实施例中设置了P型重掺杂区26。当本发明IGBT开启时，所述钳位结构流过绝大部分的空穴电流，仍然将电场屏蔽层钳位在0.7n V附近，从而发射极的MOSFET的漏极电位，即图中第一个深槽左侧的载流子存储层4的电位被钳位的很低，从而极大地降低了IGBT的饱和电流密度，提高了其短路安全工作区。
实施例2
本实施例提供一种具有载流子存储层的槽栅IGBT器件，如图4所示，其元胞结构与实施例1的不同在于：
所述金属短路的方式为：将P型电场屏蔽层11通过一个深扩散P型半导体区25连接到半导体表面；所述深扩散P型半导体区25、所述深扩散N型半导体区24以及第n个PN结二极管内的第n个P型重掺杂半导体区22表面覆盖金属12；所述金属12和所述第一个深扩散N型半导体区24是通过一个第n+1个N型重掺杂区6形成欧姆接触。所述深扩散P型半导体区25可以和金属12直接接触，或者也可以通过一个第n+1个P型重掺杂半导体区22形成欧姆接触，本实施例给出的是直接接触的情况；其原理和效果同实施例1类似；
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (5)

1.一种具有载流子存储层的槽栅IGBT器件，其特征在于，元胞包含：
耐压区(1)，设置在耐压区底部的N型缓冲层(2)，设置在N型缓冲层下表面的P型集电极半导体区(3)，以及设置在P型集电极半导体区下表面的集电极金属(13)；
设置在耐压区(1)上表面部分区域的P型电场屏蔽层(11)，覆盖于耐压区及P型电场屏蔽层上表面的N型载流子存储层(4)，以及覆盖于N型载流子存储层上表面的P型基区(5)；
元胞表面设置有一个深入P型电场屏蔽层(11)的第一深槽，所述第一深槽内填充有多晶硅栅(8)，多晶硅栅与第一深槽之间设置有栅介质(7)，多晶硅栅的上表面覆盖有栅极金属(9)；所述第一深槽将其两侧N型载流子存储层(4)、P型基区(5)完全分隔；
位于第一深槽一侧的N型载流子存储层(4)与耐压区(1)相接触，并且，位于同侧的P型基区(5)上设置有与栅介质(7)相接触的作为N沟道MOSFET的N型重掺杂源极区(20)、及与N型重掺杂源极区邻接的P型重掺杂欧姆接触基区(21)，N型重掺杂源极区与P型重掺杂欧姆接触基区上表面覆盖有发射极金属(10)；
位于第一深槽另一侧的元胞表面设置有n-1个隔离槽、n≥2，所述n-1个隔离槽由各自的槽壁介质层(19)和槽内填充物(23)构成；所述n-1个隔离槽将此侧的N型载流子存储层(4)部分分隔，此侧的N型载流子存储层未被分隔的部分通过一个深扩散N型半导体区(24)连接到半导体表面；所述深扩散N型半导体区与此侧的P型基区以及n-1个隔离槽相接触，所述n-1个隔离槽、深扩散N型半导体区与N型载流子存储层一起将此侧的P型基区完全分隔成n个独立的P型子区，并根据与所述第一个深槽的距离由近至远依次称为第i个P型子区、i＝1,2,...,n；所述第i个P型子区内设置有第i个N型重掺杂半导体区(6)与第i个P型重掺杂半导体区(22)，共同形成第i个PN结二极管，其中、第i个N型重掺杂半导体区作为第i个PN结二极管的阴极、第i个P型子区作为第i个PN结二极管的阳极、第i个P型重掺杂半导体区作为第i个PN结二极管的阳极欧姆接触区；n个P型子区内共形成n个PN结二极管，所述n个PN结二极管通过金属(15、16、17、18)串联；所述第1个PN结二极管的第1个N型重掺杂半导体区上表面覆盖有发射极金属(10)、且与栅介质(7)不接触，所述第n个PN结二极管的第n个P型子区、第n个P型子区内的第n个P型重掺杂半导体区、P型子区下的N型载流子存储层及P型电场屏蔽层通过短路金属(12)短路。
2.按权利要求1所述具有载流子存储层的槽栅IGBT器件，其特征在于，当所述P型电场屏蔽层(11)掺杂浓度低于1×1018cm-3时，所述第一个深槽正下方还设置有一个P型重掺杂隔离区(26)，用于防止栅压开启时所述第一个深槽底部形成电子沟道，从而实现深槽左右两侧载流子存储层的电隔离。
3.按权利要求1所述具有载流子存储层的槽栅IGBT器件，其特征在于，所述金属短路的方式为：通过一个第二深槽填充短路金属(12)，短路金属与第n个PN结二极管的第n个P型子区、第n个P型子区内的第n个P型重掺杂半导体区、P型子区下的N型载流子存储层直接相连，短路金属与P型电场屏蔽层直接相连、或者通过一个P型重掺杂体内欧姆接触区(27)形成欧姆接触相连。
4.按权利要求1所述具有载流子存储层的槽栅IGBT器件，其特征在于，所述金属短路的方式为：将P型电场屏蔽层(11)通过一个深扩散P型半导体区(25)连接到半导体表面；所述深扩散P型半导体区、所述深扩散N型半导体区以及第n个PN结二极管内的第n个P型重掺杂半导体区表面覆盖短路金属(12)；所述短路金属与所述深扩散N型半导体区通过第n+1个N型重掺杂半导体区(6)形成欧姆接触；所述深扩散P型半导体区与短路金属直接接触，或者通过第n+1个P型重掺杂半导体区(22)形成欧姆接触。
5.按权利要求1所述具有载流子存储层的槽栅IGBT器件，其特征在于，所述隔离槽内填充物为介质或导体。
CN201811383212.7A 2018-11-20 2018-11-20 一种具有载流子存储层的槽栅igbt器件 Active CN109686788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811383212.7A CN109686788B (zh) 2018-11-20 2018-11-20 一种具有载流子存储层的槽栅igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811383212.7A CN109686788B (zh) 2018-11-20 2018-11-20 一种具有载流子存储层的槽栅igbt器件

Publications (2)

Publication Number Publication Date
CN109686788A true CN109686788A (zh) 2019-04-26
CN109686788B CN109686788B (zh) 2020-12-29

Family

ID=66184932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811383212.7A Active CN109686788B (zh) 2018-11-20 2018-11-20 一种具有载流子存储层的槽栅igbt器件

Country Status (1)

Country Link
CN (1) CN109686788B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193043A (zh) * 2021-04-19 2021-07-30 电子科技大学 一种具有二极管钳位载流子存储层的槽栅igbt器件
CN113990924A (zh) * 2021-10-26 2022-01-28 电子科技大学 一种降低关断损耗的igbt结构
CN114203810A (zh) * 2021-12-10 2022-03-18 电子科技大学 一种增加背面栅降低关断损耗的超高压igbt结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226750A (zh) * 1998-02-20 1999-08-25 松下电器产业株式会社 双极型晶体管及半导体装置
JP2004335719A (ja) * 2003-05-07 2004-11-25 Fuji Electric Holdings Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2011187693A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体装置
CN105789269A (zh) * 2016-03-04 2016-07-20 上海源翌吉电子科技有限公司 沟槽绝缘栅双极型晶体管及其制备方法
WO2018092738A1 (ja) * 2016-11-17 2018-05-24 富士電機株式会社 半導体装置
CN108767006A (zh) * 2018-05-31 2018-11-06 电子科技大学 一种集成电压采样功能的igbt器件
CN108780814A (zh) * 2016-09-14 2018-11-09 富士电机株式会社 半导体装置及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226750A (zh) * 1998-02-20 1999-08-25 松下电器产业株式会社 双极型晶体管及半导体装置
JP2004335719A (ja) * 2003-05-07 2004-11-25 Fuji Electric Holdings Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2011187693A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体装置
CN105789269A (zh) * 2016-03-04 2016-07-20 上海源翌吉电子科技有限公司 沟槽绝缘栅双极型晶体管及其制备方法
CN108780814A (zh) * 2016-09-14 2018-11-09 富士电机株式会社 半导体装置及其制造方法
WO2018092738A1 (ja) * 2016-11-17 2018-05-24 富士電機株式会社 半導体装置
CN108767006A (zh) * 2018-05-31 2018-11-06 电子科技大学 一种集成电压采样功能的igbt器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BO YI ET AL: "A New Carrier Stored Trench IGBT Realizing Both Ultra Low Von and Turn-off loss", 《IEEE PEDS 2019》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193043A (zh) * 2021-04-19 2021-07-30 电子科技大学 一种具有二极管钳位载流子存储层的槽栅igbt器件
CN113990924A (zh) * 2021-10-26 2022-01-28 电子科技大学 一种降低关断损耗的igbt结构
CN114203810A (zh) * 2021-12-10 2022-03-18 电子科技大学 一种增加背面栅降低关断损耗的超高压igbt结构

Also Published As

Publication number Publication date
CN109686788B (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN110767753B (zh) 一种SiC功率器件
CN100521207C (zh) 具有igbt和二极管的半导体器件
WO2020151088A1 (zh) 一种极低反向恢复电荷超结功率vdmos
CN109888007B (zh) 具有二极管钳位载流子存储层的soi ligbt器件
CN109686788A (zh) 一种具有载流子存储层的槽栅igbt器件
CN112687744B (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
CN112928156B (zh) 一种浮空p柱的逆导型槽栅超结IGBT
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN113471290B (zh) 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件
CN109728084A (zh) 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN109585540A (zh) 一种具有载流子存储层的平面栅igbt器件
CN109449202A (zh) 一种逆导双极型晶体管
CN109103240A (zh) 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管
CN111834449A (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
CN107516679B (zh) 一种深槽超结dmos器件
CN109686787A (zh) 一种利用二极管钳位的具有载流子存储层的igbt器件
CN110504305B (zh) 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
CN112928155B (zh) 一种浮空p柱的槽栅超结IGBT
CN110148628B (zh) 具有scr结构的igbt器件
CN108122962A (zh) 一种绝缘栅双极型晶体管
CN109888006B (zh) 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管
CN110265477B (zh) 具有pnp穿通三极管的igbt器件
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
Wang et al. A snapback-free and fast-switching planar-gate SOI LIGBT with three electron extracting channels

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220223

Address after: 310000 room 11F, building 2, No. 258, Xiqin street, Wuchang Street, Yuhang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Pengsheng Technology Co.,Ltd.

Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan)

Patentee before: University of Electronic Science and Technology of China

TR01 Transfer of patent right