CN104638003A - 射频ldmos器件及工艺方法 - Google Patents
射频ldmos器件及工艺方法 Download PDFInfo
- Publication number
- CN104638003A CN104638003A CN201310564195.8A CN201310564195A CN104638003A CN 104638003 A CN104638003 A CN 104638003A CN 201310564195 A CN201310564195 A CN 201310564195A CN 104638003 A CN104638003 A CN 104638003A
- Authority
- CN
- China
- Prior art keywords
- area
- type
- radio frequency
- implantation
- frequency ldmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000002513 implantation Methods 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 238000005468 ion implantation Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052785 arsenic Inorganic materials 0.000 claims description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 4
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract 1
- 238000004088 simulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频LDMOS器件，在P型衬底上的P型外延中具有体区及轻掺杂漂移区，外延表面具有多晶硅栅极。所述的轻掺杂漂移区是通过三次分区域进行不同能量注入形成不同结深而形成的阶梯状漂移区，其结深从漏端向多晶硅栅极方向逐渐加深，使得轻掺杂漂移区的电场强度分布得到调节与优化，降低了所述射频LDMOS器件的输出电容，提高了器件的击穿电压。本发明还公开了所述的射频LDMOS器件的工艺方法，包含漂移区的三次注入、体区及源漏区形成、氧化层淀积以及法拉第环形成等步骤。
Description
技术领域
本发明涉及半导体领域，特别是指一种射频LDMOS器件，本发明还涉及所述射频LDMOS器件的工艺方法。
背景技术
射频LDMOS（LDMOS：Laterally Diffused Metal Oxide Semiconductor）器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。
在射频LDMOS的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为28～30V的射频LDMOS器件，其击穿电压需要达到65V以上。而导通电阻Rdson则会直接影响到器件射频特性，如增益与效率等特性。同时，为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生电容对器件增益与效率的影响。较低的输出电容Cds有助于获得更好的增益和频率，而输出电容Cds则与器件的N型漂移区和衬底直接相关。一般射频LDMOS管结构如图1所示，其中1是P型衬底，10是P型外延，11是P型体区，12是N型漂移区，23是源区，21是漏区。N型漂移区从漏端到栅端所承受的电场强度是不均匀的，图中轻掺杂的N型漂移区12为均匀掺杂，没有进行相应的优化。
发明内容
本发明所要解决的技术问题是提供一种射频LDMOS器件，其具有阶梯状的N型轻掺杂漂移区。
本发明所要解决的另一技术问题是提供所述射频LDMOS器件的工艺方法。
为解决上述问题，本发明所述的射频LDMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P型体区，以及位于P型体区中的重掺杂P型区和所述射频LDMOS器件的源区；
所述P型外延中还具有轻掺杂漂移区，轻掺杂漂移区中具有所述LDMOS器件的漏区；
所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及覆盖在栅氧之上的多晶硅栅极；多晶硅栅极及靠近多晶硅栅极的轻掺杂漂移区之上覆盖氧化层，氧化层上具有法拉第环；
在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞，钨塞上端连接所述重掺杂P型区；
所述轻掺杂漂移区是通过多次分区域进行不同能量离子注入形成的阶梯状分布。
进一步地，所述的阶梯状分布的轻掺杂漂移区是从漏区向多晶硅栅极方向杂质注入深度逐渐增大。
本发明所述的射频LDMOS器件的工艺方法，包含如下工艺步骤：
第1步，在P型衬底上生长P型外延，再生长一层栅氧，光刻定义打开第一区域，所述第一区域紧靠后续将要形成的多晶硅栅极，进行第一次离子注入；
第2步，利用光刻胶定义打开第二区域，所述第二区域紧靠第一区域，位于远离多晶硅栅极的一侧，进行第二次离子注入；
第3步，再利用光刻胶定义打开第一区域和第三区域，所述第三区域紧靠第二区域，进行第三次离子注入；
第4步，器件表面淀积一层多晶硅并对多晶硅及栅氧进行刻蚀，形成多晶硅栅极；
第5步，形成P型体区，光刻定义出源区、漏区以及体区引出区，完成离子注入；
第6步，淀积氧化硅层及金属层并刻蚀，形成法拉第环结构；制作钨塞。
进一步地，所述第一区域紧靠多晶硅栅极，开口宽度为1～1.5μm；第一次离子注入杂质为磷或砷，注入能量为200～500KeV，注入剂量为5x1011～4x1012cm-2。
进一步地，第二区域紧靠第一区域，开口宽度为1～1.5μm；第二次离子注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x1011～4x1012cm-2。
进一步地，所述第3步中，第三区域紧靠第二区域，开口宽度为1～1.5μm；第三次离子注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x1011～4x1012cm-2。
进一步地，所述第5步中，P型体区的形成为两种方式：一种在多晶硅栅极形成之前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成；P型体区的掺杂杂质为硼，注入能量为30～80KeV，注入剂量为1x1012～1x1014cm-2；源区及漏区均为重掺杂N型区，注入杂质为磷或砷，注入能量为200KeV以下，注入剂量为1x1013～1x1016cm-2；P型体区中的体区引出区注入杂质为硼或二氟化硼，注入能量为100KeV以下，注入剂量为1x1013～1x1016cm-2。
进一步地，所述第6步中，淀积的氧化硅层厚度为。
本发明所述的射频LDMOS器件及工艺方法，通过对N型漂移区形貌与掺杂浓度的调节，改善了N型漂移区与衬底之间耗尽区的形貌，该阶梯结构同时也增强了法拉第环对漂移区的控制，使电场分布更加均匀，从而在提高器件击穿电压BV，保持导通电阻RDSon不变的情况下，降低器件的输出电容Cds。
附图说明
图1是传统射频LDMOS器件的结构示意图。
图2～7是本发明工艺步骤示意图。
图8是本发明工艺步骤流程图。
图9～10是本发明与传统LDMOS的仿真对比图。
附图标记说明
1是P型衬底，5是第一区域，6是第二区域，7是第三区域，10是P型外延层，11是P型体区，12是均匀轻掺杂漂移区，13是钨塞，14是栅氧，15是多晶硅栅极，16是氧化层，17是法拉第环，21是漏区，22是重掺杂P型区，23是源区，105是光刻胶。
具体实施方式
本发明所述的射频LDMOS器件，如图7所示，在P型衬底1上具有P型外延10，所述P型外延10中具有P型体区11，以及位于P型体区11中的重掺杂P型区22和所述射频LDMOS器件的源区23。
所述P型外延10中还具有轻掺杂漂移区，所述轻掺杂漂移区是通过多次分区域进行不同能量离子注入形成的阶梯状分布。从图中可以看出，所述的阶梯状分布的轻掺杂漂移区包括分三次离子注入形成的区域，第一次离子注入形成第一区域5，该区域紧靠多晶硅栅极15，其离子注入能量最高，形成的结深最深；第二次离子注入形成第二区域6，离子注入能量稍低于第一区域5，形成比第一区域5略浅的结深；第三次注入是同时对第一区域5和第三区域7进行，即第一区域5进行了两次注入，图中所示的第一区域5的上部是两次注入的叠加。第三次注入形成的结深最浅，因此与前第二区域6、第一区域5形成结深逐渐加深的阶梯状结构。第三区域7其中具有所述LDMOS器件的漏区21。
所述P型体区11与轻掺杂漂移区之间的硅表面具有栅氧14及覆盖在栅氧之上的多晶硅栅极15；多晶硅栅极15及靠近多晶硅栅极的轻掺杂漂移区之上覆盖氧化层16，氧化层16上具有法拉第环17。
在P型体区11远离轻掺杂漂移区的一侧具有穿通外延层10且其底部位于P型衬底1的钨塞13，钨塞13上端连接所述重掺杂P型区22。
本发明所述的射频LDMOS器件的工艺方法，列举一实施例说明如下：
工艺步骤：
第1步，如图2所示，在P型衬底1上生长P型外延10，再生长一层栅氧14，光刻胶105定义打开第一区域5，所述第一区域5紧靠后续将要形成的多晶硅栅极，进行第一次离子注入。所述第一区域5开口宽度为1～1.5μm；第一离子注入杂质为磷或砷，注入能量为200～500KeV，注入剂量为5x1011～4x1012cm-2。
第2步，如图3所示，利用光刻胶105定义打开第二区域6，所述第二区域6紧靠第一区域5，位于远离多晶硅栅极的一侧，进行第二次离子注入。第二区域6开口宽度为1～1.5μm；第二次离子注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x1011～4x1012cm-2。
第3步，如图4所示，再利用光刻胶105定义打开第一区域5和第三区域7，所述第三区域7紧靠第二区域6，进行第三次离子注入。第三区域开口宽度为1～1.5μm。第一区域5在此步骤中被第二次注入，形成较浅的结深，与第一次离子注入形成叠加区，位于第一区域5的上部。第三次离子注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x1011～4x1012cm-2。
第4步，如图5所示，器件表面淀积一层多晶硅并对多晶硅及栅氧进行刻蚀，形成多晶硅栅极15。
第5步，如图6所示，形成P型体区11，P型体区11的形成为两种方式：一种在多晶硅栅极形成之前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成。P型体区11的掺杂杂质为硼，注入能量为30～80KeV，注入剂量为1x1012～1x1014cm-2；光刻定义出源区23、漏区21以及体区引出区22，完成离子注入。源区23及漏区21均为重掺杂N型区，注入杂质为磷或砷，注入能量为200KeV以下，注入剂量为1x1013～1x1016cm-2；体区引出区22注入杂质为硼或二氟化硼，注入能量为100KeV以下，注入剂量为1x1013～1x1016cm-2。
第6步，淀积厚度为的氧化硅层16，再淀积金属层并刻蚀，形成法拉第环结构17；制作钨塞13。器件最终完成，如图7所示。
整个器件的制作流程如图8所示。
为说明本发明的实际效果，采用TCAD仿真软件对本发明射频LDMOS管以及传统的射频LDMOS管的效果进行了仿真对比，图9显示出了传统结构与本发明的轻掺杂漂移区的横向电场强度随X轴的分布，实线曲线表示传统型具有均匀N型漂移区结构的射频LDMOS，虚线曲线表示本发明具有阶梯状N型漂移区结构的射频LDMOS，曲线与X轴所对应的面积即为击穿电压BV。显而易见，后者具有更加均匀的电场分布，对应着更高的击穿电压。这主要是因为采用三次N型离子注入，可以形成具有不同结深的三个区域，而且三个区域的浓度都存在差异。这增强了法拉第环对靠近漏端的漂移区的电场控制，形成额外的电场峰值，提高了器件的击穿电压BV。同时，整个漂移区保持了较高的杂质浓度，可以获得较低的导通电阻RDSon。另外，该结构的N型漂移区相对于均匀分布的漂移区更加容易耗尽，因此具有更低的输出电容Cds。图10是本发明与传统结构实际击穿电压的仿真曲线，传统的均匀N型漂移区结构的射频LDMOS管的击穿电压BV是81V，而本发明具有阶梯状的N型漂移区结构的RF LDMOS管的击穿电压BV为85V。传统型的导通电阻降RDSon为13.6ohm·cm，后者为13.5ohm·cm，几乎保持不变。另外由仿真结果，漏端电压Vds为28V的情况下，输出电容Cds与原来相比降低了3.7%。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种射频LDMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P型体区，以及位于P型体区中的重掺杂P型区和所述射频LDMOS器件的源区；
所述P型外延中还具有轻掺杂漂移区，轻掺杂漂移区中具有所述LDMOS器件的漏区；
所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及覆盖在栅氧之上的多晶硅栅极；多晶硅栅极及靠近多晶硅栅极的轻掺杂漂移区之上覆盖氧化层，氧化层上具有法拉第环；
在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞，钨塞上端连接所述重掺杂P型区；
其特征在于：所述轻掺杂漂移区是通过多次分区域进行不同能量离子注入形成的阶梯状分布。
2.如权利要求1所述的射频LDMOS器件，其特征在于：所述的阶梯状分布的轻掺杂漂移区是从漏区向多晶硅栅极方向杂质注入结深逐渐增大。
3.如权利要求1所述的一种射频LDMOS器件的工艺方法，其特征在于：包含如下工艺步骤：
第1步，在P型衬底上生长P型外延，再生长一层栅氧，光刻定义打开第一区域，所述第一区域紧靠后续将要形成的多晶硅栅极，进行第一次离子注入；
第2步，利用光刻胶定义打开第二区域，所述第二区域紧靠第一区域，位于远离多晶硅栅极的一侧，进行第二次离子注入；
第3步，再利用光刻胶定义打开第一区域和第三区域，所述第三区域紧靠第二区域，进行第三次离子注入；
第4步，器件表面淀积一层多晶硅并对多晶硅及栅氧进行刻蚀，形成多晶硅栅极；
第5步，形成P型体区，光刻定义出源区、漏区以及体区引出区，完成离子注入；
第6步，淀积氧化硅层及金属层并刻蚀，形成法拉第环结构；制作钨塞。
4.如权利要求3所述的一种射频LDMOS器件的工艺方法，其特征在于：所述第1步中，所述第一区域紧靠多晶硅栅极，开口宽度为1～1.5μm；第一次离子注入杂质为磷或砷，注入能量为200～500KeV，注入剂量为5x1011～4x1012cm-2。
5.如权利要求3所述的一种射频LDMOS器件的制造方法，其特征在于：所述第2步中，第二区域紧靠第一区域，开口宽度为1～1.5μm；第二次离子注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x1011～4x1012cm-2。
6.如权利要求3所述的一种射频LDMOS器件的制造方法，其特征在于：所述第3步中，第三区域紧靠第二区域，开口宽度为1～1.5μm；第三次离子注入杂质为磷或砷，注入能量为50～300KeV，注入剂量为5x1011～4x1012cm-2。
7.如权利要求3所述的一种射频LDMOS器件的制造方法，其特征在于：所述第5步中，P型体区的形成为两种方式：一种在多晶硅栅极形成之前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成；P型体区的掺杂杂质为硼，注入能量为30～80KeV，注入剂量为1x1012～1x1014cm-2；源区及漏区均为重掺杂N型区，注入杂质为磷或砷，注入能量为200KeV以下，注入剂量为1x1013～1x1016cm-2；P型体区中的体区引出区注入杂质为硼或二氟化硼，注入能量为100KeV以下，注入剂量为1x1013～1x1016cm-2。
8.如权利要求3所述的一种射频LDMOS器件的制造方法，其特征在于：所述第6步中，淀积的氧化硅层厚度为。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310564195.8A CN104638003B (zh) | 2013-11-14 | 2013-11-14 | 射频ldmos器件及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310564195.8A CN104638003B (zh) | 2013-11-14 | 2013-11-14 | 射频ldmos器件及工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104638003A true CN104638003A (zh) | 2015-05-20 |
| CN104638003B CN104638003B (zh) | 2019-04-09 |
Family
ID=53216523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310564195.8A Active CN104638003B (zh) | 2013-11-14 | 2013-11-14 | 射频ldmos器件及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104638003B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789054A (zh) * | 2016-03-30 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | Rfldmos制备方法及结构 |
| CN112117332A (zh) * | 2020-11-02 | 2020-12-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN115662900A (zh) * | 2022-10-21 | 2023-01-31 | 苏州华太电子技术股份有限公司 | 超级结ldmos器件的制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399288A (zh) * | 2008-10-23 | 2009-04-01 | 北京时代民芯科技有限公司 | 一种ldmos芯片的轻掺杂漂移区结构及形成方法 |
| US20100133611A1 (en) * | 2002-08-14 | 2010-06-03 | Advanced Analogic Technologies, Inc. | Isolated transistor |
| CN102790086A (zh) * | 2012-07-10 | 2012-11-21 | 苏州远创达科技有限公司 | 具有阶梯式多重不连续场板的ldmos器件及制造方法 |
| CN103035717A (zh) * | 2012-07-27 | 2013-04-10 | 上海华虹Nec电子有限公司 | 阶梯形漂移区的ldmos器件及其制造方法 |
| CN103035532A (zh) * | 2012-12-11 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN103050532A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
| CN103280460A (zh) * | 2013-05-22 | 2013-09-04 | 矽力杰半导体技术(杭州)有限公司 | 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法 |
-
2013
- 2013-11-14 CN CN201310564195.8A patent/CN104638003B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100133611A1 (en) * | 2002-08-14 | 2010-06-03 | Advanced Analogic Technologies, Inc. | Isolated transistor |
| CN101399288A (zh) * | 2008-10-23 | 2009-04-01 | 北京时代民芯科技有限公司 | 一种ldmos芯片的轻掺杂漂移区结构及形成方法 |
| CN102790086A (zh) * | 2012-07-10 | 2012-11-21 | 苏州远创达科技有限公司 | 具有阶梯式多重不连续场板的ldmos器件及制造方法 |
| CN103035717A (zh) * | 2012-07-27 | 2013-04-10 | 上海华虹Nec电子有限公司 | 阶梯形漂移区的ldmos器件及其制造方法 |
| CN103050532A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
| CN103035532A (zh) * | 2012-12-11 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN103280460A (zh) * | 2013-05-22 | 2013-09-04 | 矽力杰半导体技术(杭州)有限公司 | 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789054A (zh) * | 2016-03-30 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | Rfldmos制备方法及结构 |
| CN105789054B (zh) * | 2016-03-30 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | Rfldmos制备方法及结构 |
| CN112117332A (zh) * | 2020-11-02 | 2020-12-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN112117332B (zh) * | 2020-11-02 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN115662900A (zh) * | 2022-10-21 | 2023-01-31 | 苏州华太电子技术股份有限公司 | 超级结ldmos器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104638003B (zh) | 2019-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035727B (zh) | Rfldmos器件及制造方法 | |
| CN103050532B (zh) | Rf ldmos器件及制造方法 | |
| CN109860300A (zh) | 半导体器件及其制造方法 | |
| CN101719515B (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
| CN103035675A (zh) | Rfldmos器件和制造方法 | |
| CN102254946A (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN104752500B (zh) | 射频ldmos器件及工艺方法 | |
| CN103035731B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN104241358A (zh) | 射频ldmos器件及其制造方法 | |
| CN102376775A (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN104282762A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN103762238A (zh) | 一种带场板的射频功率ldmos器件及其制备方法 | |
| CN103035532B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103050510B (zh) | Rfldmos工艺中的esd器件及其制造方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN104701369A (zh) | 射频ldmos器件及工艺方法 | |
| CN102544081A (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 | |
| CN104716187A (zh) | 射频ldmos器件及工艺方法 | |
| CN103050537A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN109063289B (zh) | 半导体器件的评估方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |