CN103035532B - 射频横向双扩散场效应晶体管及其制造方法 - Google Patents
射频横向双扩散场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103035532B CN103035532B CN201210529898.2A CN201210529898A CN103035532B CN 103035532 B CN103035532 B CN 103035532B CN 201210529898 A CN201210529898 A CN 201210529898A CN 103035532 B CN103035532 B CN 103035532B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- silicon oxide
- silicon nitride
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 title claims abstract description 7
- 238000002360 preparation method Methods 0.000 title 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000015556 catabolic process Effects 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 230000009977 dual effect Effects 0.000 claims description 9
- 239000000428 dust Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- WFAQWTGDFGIPHO-UHFFFAOYSA-L [B+2].[Cl-].[Cl-] Chemical compound [B+2].[Cl-].[Cl-] WFAQWTGDFGIPHO-UHFFFAOYSA-L 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 8
- 238000001465 metallisation Methods 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上外延生长形成的P型外延层，在所述P型外延层上方淀积一层氧化硅层，在所述氧化硅层上淀积一层金属层并刻蚀形成法拉第层，在所述氧化硅层及法拉第层中间还包括一层氮化硅层。本发明能在减少了一次金属淀积过程的同时，实现更高的击穿电压BV，也降低了栅氧边缘下方的电场强度，有利于抑制HCI(热载流子注入)效应。
Description
技术领域
本发明涉及一种半导体集成电路制造器件，特别是涉及一种射频横向双扩散场效应晶体管，本发明还涉及该晶体管的制造方法。
背景技术
射频横向双扩散场效应晶体管(RFLDMOS)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM，PCS，W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。
在RFLDMOS的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时由于其栅漏电容Cgd决定了截止频率的大小，因而栅漏电容Cgd也应越小越好。较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为50V的RF LDMOS器件，其击穿电压需要达到110V以上。而导通电阻Rdson则会直接影响到器件射频特性，如增益与效率等特性。为了实现较高的击穿电压(110V以上)，一般RFLDMOS器件采用了两层法拉第盾结构，这有利于电场更均匀地分布。如图1所示，采用掺高浓度P型杂质的衬底，即P型衬底11，根据器件耐压的要求不同，在所述P型衬底11上，生长不同厚度和掺杂浓度的P型外延层12，通过光刻板定义，进行离子注入形成轻掺杂漂移区(NLDD)13；随后热氧生长一层栅极氧化层14；淀积多晶硅，光刻板定义并刻蚀出多晶硅栅15；利用离子注入和扩散工艺分别形成P阱16、P+区域17、N+源区18及N+漏区19；然后淀积一层氧化硅层110，淀积金属或者金属硅化物，刻蚀出第一层法拉第盾111，再淀积一层氧化硅层110，淀积金属或者金属硅化物，刻蚀出第二层法拉第盾112，然后定义P型多晶硅塞或金属塞结构113，并淀积相应材料；最后进行后续工艺，形成RFLDMOS。然而，传统的RFLDMOS器件的两层法拉第盾结构对应着两次金属淀积，工艺过程复杂。
发明内容
本发明所要解决的技术问题是提供一种射频横向双扩散场效应晶体管，能实现比两层法拉第盾结构RFLDMOS器件更高的击穿电压。同时还减少了一次金属淀积过程，简化工艺过程。
为解决上述技术问题，本发明提供了一种射频横向双扩散场效应晶体管的制造方法，包括：
步骤1、在所述P型衬底上生长所述P型外延层；经栅极氧化层生长后，淀积多晶硅，通过光刻板定义并刻蚀出多晶硅栅，在刻蚀完成后，为保证随后的离子注入时多晶硅栅不被击穿，保留其顶部的光刻胶，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区，最后去除所述光刻胶；
步骤2、P阱的形成；
步骤3、P+区域、N+源区及N+漏区的形成；
步骤4、首先在所述P型外延层上方整体淀积一层氧化硅层，然后通过光刻定义，对法拉第盾正下方的氧化硅区域进行刻蚀，形成沟槽A，其深度小于所述氧化硅层的厚度；
步骤5、在所述氧化硅层上方整体淀积一层氮化硅层，通过光刻定义，对距所述沟槽A右侧横向距离为0-0.7微米的所述氮化硅层进行沟槽B刻蚀，其深度直达所述氧化硅层，同时，对所述沟槽B靠近栅极一侧的氮化硅刻蚀和靠近漏区一侧的氮化硅刻蚀也同步完成；
步骤6、在所述氧化硅层及所述氮化硅层的上方淀积一层金属层并进行相应的刻蚀，形成法拉第盾结构；定义P型多晶硅塞或金属塞区域，并淀积相应材料，形成P型多晶硅塞或金属塞。
进一步的，步骤1中所述的进行一步较高能量的轻掺杂LDD的N型离子注入，注入离子为磷或砷，能量为50-300keV，剂量为5e11-4e12cm-2。
进一步的，步骤2中所述的P阱的形成，有两种方式，一种是在所述多晶硅栅形成前通过离子注入与高温推进形成，另一种是通过自对准工艺加高温推进形成。
进一步的，步骤2中所述的P阱，其杂质为硼，能量为30-80keV，剂量为1e12-1e14cm-2。
进一步的，步骤3中所述N+源区及所述N+漏区，其杂质为磷或砷，能量为0-200keV，剂量为1e13-1e16cm-2，所述P+区域，杂质为硼或二氟化硼，能量为0-100keV，剂量为1e13-1e16cm-2。
进一步的，步骤4中所述的氧化硅层，厚度为1000-4000埃，所述沟槽A的长度为0-0.8微米，深度为1000-3000埃。
进一步的，步骤5中所述氮化硅层，厚度为1000-3000埃，所述沟槽B的长度为0-0.3微米。
进一步的，步骤5中所述的氮化硅层的整体长度为2-4微米。
一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上外延生长形成的P型外延层，在所述P型外延层上方淀积一层氧化硅层，在所述氧化硅层上淀积一层金属层并刻蚀形成法拉第层，其特征在于，在所述氧化硅层及法拉第层中间还包括一层氮化硅层。
进一步的，还包括位于所述P型外延层上方的栅极氧化层及位于所述栅极氧化层上方的多晶硅栅，位于所述P型外延层中的轻掺杂漂移区，利用离子注入和扩散工艺分别形成的P阱、P+区域、N+源区及N+漏区。
本发明的RFLDMOS器件在减少一次金属淀积过程的同时，实现了更高的击穿电压BV，也降低了栅氧边缘下方的电场强度，有利于抑制HCI(热载流子注入)效应。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有的RFLDMOS器件的结构示意图；
图2是本发明RFLDMOS器件结构示意图；
图3a是现有的RFLDMOS器件在击穿时的碰撞电离图；
图3b是本发明RFLDMOS器件在击穿时的碰撞电离图；
图4是本发明RFLDMOS器件与现有RFLDMOS器件沿NLDD区域的横向电场强度分布图；
图5是本发明RFLDMOS器件与现有RFLDMOS器件的击穿特性曲线图；
图6a-6f是本发明RFLDMOS器件制造方法各步骤结构示意图。
主要附图标记说明：
P型衬底11 P型外延层12
轻掺杂漂移区13 栅极氧化层14
多晶硅栅15 P阱16
P+区域17 N+源区18
N+漏区19 氧化硅层110
第一层法拉第盾111 第二层法拉第盾112
P型多晶硅塞或金属塞结构113
P型衬底21 P型外延层22
轻掺杂漂移区23 栅极氧化层24
多晶硅栅25 P阱26
P+区域27 N+源区28
N+漏区29 氧化硅层210
氮化硅层211 法拉第盾212
P型多晶硅塞或金属塞结构213
P型衬底61 P型外延层62
栅极氧化层63 多晶硅栅64
轻掺杂漂移区65 P阱66
P+区域67 N+源区68
N+漏区69 氧化硅层610
氮化硅层611 法拉第盾612
P型多晶硅塞或金属塞结构613 光刻胶600
具体实施方式
为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。
如图2所示，为本发明RFLDMOS器件的结构，包括在所述P型衬底21上，生长不同厚度和掺杂浓度的P型外延层22；随后热氧生长一层栅极氧化层24；淀积多晶硅，光刻板定义并刻蚀出多晶硅栅25；进行离子注入形成轻掺杂漂移区(NLDD)23；利用离子注入和扩散工艺分别形成P阱26、P+区域27、N+源区28及N+漏区29；在P型外延层22上方整体淀积有一层氧化硅层210，在氧化硅层210上设置有氮化硅层211，最后在氮化硅层211上淀积一层金属层并进行相应刻蚀，形成法拉第盾212；定义P型多晶硅塞或金属塞结构213，并淀积相应材料，形成RFLDMOS。本发明RFLDMOS器件的结构主要是在单层法拉第盾结构的基础上，对法拉第盾下方的介电层进行了调节，由单纯的氧化硅介电层变为氧化硅与氮化硅组成的复合介电层，从而在仅有一层法拉第盾结构的情况下，实现与两层法拉第盾结构器件相同的效果，达到很高的击穿电压，同时简化了工艺过程。
如图3a、3b所示，分别为现有的RFLDMOS器件及本发明RFLDMOS器件在击穿时的碰撞电离示意图，对比上述两幅附图可以发现，图3b中碰撞电离最强的位置显著减小。如图4所示，从本发明RFLDMOS器件与现有RFLDMOS器件沿NLDD区域的横向电场强度分布图，可以看出本发明RFLDMOS器件沿NLDD区域的横向电场分布更加平缓，所对应的曲线与坐标轴围成的面积也更大，其中曲线与坐标轴围成的面积即为该器件的击穿电压BV。即本发明RFLDMOS器件的击穿电压明显大于现有的RFLDMOS器件的击穿电压。
如图5所示，为本发明RFLDMOS器件与现有RFLDMOS器件的击穿特性曲线图，其中曲线a表示现有技术，曲线b表示本发明，由图可见，曲线b具有更高的击穿电压，即本发明RFLDMOS器件具有更高的击穿电压。
本发明RFLDMOS器件的制造方法，如图6a-6f所示，包括：
步骤1、在P型衬底61上生长P型外延层62；经栅极氧化层63生长后，淀积多晶硅，通过光刻板定义并刻蚀出多晶硅栅64，在刻蚀完成后，为保证随后的离子注入时多晶硅栅64不被击穿，保留其顶部的光刻胶600。随后，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区(NLDD)65，注入离子如磷、砷等，能量为50-300keV，剂量为5e11-4e12cm-2，最后去除光刻胶600，如图6a所示。
步骤2、P阱66的形成，可以有两种方式，一种是在多晶硅栅64形成前通过离子注入与高温推进形成，另一种是通过自对准工艺加高温推进形成。其杂质为硼，能量为30-80keV，剂量为1e12-1e14cm-2，如图6b所示。
步骤3、P+区域67、N+源区68及N+漏区69的形成，具体为通过光刻定义出N+和P+的区域，注入源漏端的N+，杂质为磷或砷，能量为0-200keV，剂量为1e13-1e16cm-2。注入P+时，杂质为硼或二氟化硼，能量为0-100keV，剂量为1e13-1e16cm-2，如图6c所示。
步骤4、首先在P型外延层62上方整体淀积一层氧化硅层610，其厚度为1000-4000埃，然后通过光刻定义，对法拉第盾正下方长度为0-0.8微米的氧化硅区域进行1000-3000埃深度的刻蚀，形成沟槽A，其深度小于氧化硅层610的厚度；如图6d所示。
步骤5、在氧化硅层610上方整体淀积一层厚度为1000-3000埃的氮化硅层611，通过光刻定义，对距氧化硅沟槽A右侧横向距离为0-0.7微米的氮化硅层611进行沟槽B刻蚀，其深度直达氧化硅层610，其长度为0-0.3微米；同时，对沟槽B靠近栅极一侧的氮化硅刻蚀和靠近漏区一侧的氮化硅刻蚀与沟槽B处的氮化硅刻蚀是同时完成的，即如图6e中对沟槽B左侧位置和右侧位置的刻蚀也同步完成，刻蚀后保留的氮化硅层611整体长度为2-4微米，如图6e所示。
步骤6、最后在氧化硅层610及氮化硅层611的上方淀积一层金属层并进行相应的刻蚀，形成法拉第盾612结构；定义P型多晶硅塞或金属塞区域，并淀积相应材料，形成P型多晶硅塞或金属塞613，如图6f所示。
本发明的RFLDMOS器件具有更高的击穿电压BV，这主要是因为氮化硅的介电常数约为氧化硅的2倍，所以填充了氮化硅材料的氧化硅沟槽上方的金属具有提拉电场的作用；而氮化硅沟槽中的金属底部也具有提拉电场的作用，结合法拉第盾边缘的提拉作用，可以形成三个具有一定梯度的提拉电场作用点，再结合它们与漏端距离的不同，从而使整个法拉第盾下方的电场分布更加的平缓，能够获得更高的击穿电压BV。同时，该结构也降低了栅氧边缘下方的电场强度，有利于抑制HCI(热载流子注入)效应。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种射频横向双扩散场效应晶体管的制造方法，其特征在于，包括：
步骤1、在P型衬底上生长P型外延层；经栅极氧化层生长后，淀积多晶硅，通过光刻板定义并刻蚀出多晶硅栅，在刻蚀完成后，为保证随后的离子注入时多晶硅栅不被击穿，保留其顶部的光刻胶，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区，最后去除所述光刻胶；
步骤2、P阱的形成；
步骤3、P+区域、N+源区及N+漏区的形成；
步骤4、首先在所述P型外延层上方整体淀积一层氧化硅层，然后通过光刻定义，对法拉第盾结构正下方的氧化硅区域进行刻蚀，形成沟槽A，其深度小于所述氧化硅层的厚度；
步骤5、在所述氧化硅层上方整体淀积一层氮化硅层，通过光刻定义，对距所述沟槽A右侧横向距离为0-0.7微米的所述氮化硅层进行沟槽B刻蚀，其深度直达所述氧化硅层，同时，对所述沟槽B靠近栅极一侧的氮化硅刻蚀和靠近漏区一侧的氮化硅刻蚀也同步完成；
步骤6、在所述氧化硅层及所述氮化硅层的上方淀积一层金属层并进行相应的刻蚀，形成法拉第盾结构；定义P型多晶硅塞或金属塞区域，并淀积相应材料，形成P型多晶硅塞或金属塞。
2.如权利要求1所述的制造方法，其特征在于，步骤1中所述的进行一步较高能量的轻掺杂LDD的N型离子注入，注入离子为磷或砷，能量为50-300keV，剂量为5e11-4e12cm-2。
3.如权利要求1所述的制造方法，其特征在于，步骤2中所述的P阱的形成，有两种方式，一种是在所述多晶硅栅形成前通过离子注入与高温推进形成，另一种是通过自对准工艺加高温推进形成。
4.如权利要求1所述的制造方法，其特征在于，步骤2中所述的P阱，其杂质为硼，能量为30-80keV，剂量为1e12-1e14cm-2。
5.如权利要求1所述的制造方法，其特征在于，步骤3中所述N+源区及所述N+漏区，其杂质为磷或砷，能量为0-200keV，剂量为1e13-1e16cm-2，所述P+区域，杂质为硼或二氯化硼，能量为0-100keV，剂量为1e13-1e16cm-2。
6.如权利要求1所述的制造方法，其特征在于，步骤4中所述的氧化硅层，厚度为1000-4000埃，所述沟槽A的长度为0-0.8微米，深度为1000-3000埃。
7.如权利要求1所述的制造方法，其特征在于，步骤5中所述氮化硅层，厚度为1000-3000埃，所述沟槽B的长度为0-0.3微米。
8.如权利要求1所述的制造方法，其特征在于，步骤5中所述的氮化硅层的整体长度为2-4微米。
9.一种采用权利要求1所述的制造方法制造的射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上外延生长形成的P型外延层，在所述P型外延层上方淀积一层氧化硅层，在所述氧化硅层上淀积一层金属层并刻蚀形成法拉第层，其特征在于，在所述氧化硅层及法拉第盾中间还包括一层氮化硅层。
10.如权利要求9所述的射频横向双扩散场效应晶体管，其特征在于，还包括位于所述P型外延层上方的栅极氧化层及位于所述栅极氧化层上方的多晶硅栅，位于所述P型外延层中的轻掺杂漂移区，利用离子注入和扩散工艺分别形成的P阱、P+区域、N+源区及N+漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210529898.2A CN103035532B (zh) | 2012-12-11 | 2012-12-11 | 射频横向双扩散场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210529898.2A CN103035532B (zh) | 2012-12-11 | 2012-12-11 | 射频横向双扩散场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103035532A CN103035532A (zh) | 2013-04-10 |
| CN103035532B true CN103035532B (zh) | 2015-06-03 |
Family
ID=48022313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210529898.2A Active CN103035532B (zh) | 2012-12-11 | 2012-12-11 | 射频横向双扩散场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035532B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104638003B (zh) * | 2013-11-14 | 2019-04-09 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及工艺方法 |
| CN104282762B (zh) * | 2014-09-15 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制作方法 |
| CN105047716B (zh) * | 2015-06-10 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279744B2 (en) * | 2003-11-14 | 2007-10-09 | Agere Systems Inc. | Control of hot carrier injection in a metal-oxide semiconductor device |
| CN101218682A (zh) * | 2005-07-13 | 2008-07-09 | Nxp股份有限公司 | Ldmos晶体管 |
| CN101326643A (zh) * | 2005-12-14 | 2008-12-17 | Nxp股份有限公司 | Mos晶体管以及制造mos晶体管的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090267145A1 (en) * | 2008-04-23 | 2009-10-29 | Ciclon Semiconductor Device Corp. | Mosfet device having dual interlevel dielectric thickness and method of making same |
-
2012
- 2012-12-11 CN CN201210529898.2A patent/CN103035532B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279744B2 (en) * | 2003-11-14 | 2007-10-09 | Agere Systems Inc. | Control of hot carrier injection in a metal-oxide semiconductor device |
| CN101218682A (zh) * | 2005-07-13 | 2008-07-09 | Nxp股份有限公司 | Ldmos晶体管 |
| CN101326643A (zh) * | 2005-12-14 | 2008-12-17 | Nxp股份有限公司 | Mos晶体管以及制造mos晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103035532A (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103050532B (zh) | Rf ldmos器件及制造方法 | |
| US20140042522A1 (en) | Rf ldmos device and fabrication method thereof | |
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN103035731B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103855210A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104485360B (zh) | 射频ldmos器件及其制造方法 | |
| CN103035678B (zh) | Rf ldmos器件及制造方法 | |
| CN103035532B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
| CN103035674A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN104518027B (zh) | Ldmos器件及其制造方法 | |
| CN103050537A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103050510B (zh) | Rfldmos工艺中的esd器件及其制造方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN103035724B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104701368B (zh) | 射频ldmos器件及其制造方法 | |
| CN103035690A (zh) | 超高压锗硅异质结双极晶体管及其制备方法 | |
| CN104701369A (zh) | 射频ldmos器件及工艺方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 | |
| CN104716187A (zh) | 射频ldmos器件及工艺方法 | |
| CN103178086B (zh) | 一种SiGe HBT工艺中的VPNP器件及其制造方法 | |
| CN103050531A (zh) | Rf ldmos器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140116 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |