CN105047716B - 射频ldmos器件及其制造方法 - Google Patents

Abstract

本发明公开了一种射频LDMOS器件，屏蔽介质层采用如下工艺形成：依次形成组成屏蔽介质层的第一氧化层、第二氮化层和第三氧化层；采用法拉第屏蔽层的光罩形成第一掩膜；以第一掩膜为掩膜对第三氧化层进行湿法刻蚀；以第一掩膜为掩膜采用干法刻蚀工艺对第二氮化层进行刻蚀；去除第一掩膜，由去除第一掩膜后位于多晶硅栅第二侧外的第一氧化层、第二氮化层和第三氧化层叠加形成屏蔽介质层，屏蔽介质层的中间厚度厚两侧厚度薄。本发明还公开了一种射频LDMOS器件的制造方法。本发明能降低导通电阻、提高饱和电流和击穿电压、有效地提高输出功率，同时降低输出电容、提高器件的效率和增益，能降低多晶硅栅边界的电场强度、防止HCI失效。

Description

射频LDMOS器件及其制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种射频LDMOS器件；本发明还涉及一种射频LDMOS器件的制造方法。

背景技术

射频横向场效应晶体管(RF LDMOS)被广泛应用于基站和广播电视发射等射频高功率领域，采用功率阵列及多芯片合成，产品输出功率可达到500瓦以上，RFLDMOS的射频性能和可靠性能之间的矛盾是研究的重点。导通电阻和输出电容是影响RF LDMOS晶体管效率的主要因素。降低导通电阻和输出电容可以减小这两者带来的功率损耗，从而提高器件的效率和增益。减小栅源电容和反馈电容可以有效地提高器件的特征频率和最高震荡频率和增益。提高饱和电流，可以提高输出功率，进而提高功率密度。

如图1所示，是现有射频LDMOS器件的结构示意图，以N型器件为例，现有射频LDMOS器件包括：P型重掺杂即P+掺杂的硅衬底101，硅衬底101的掺杂浓度大于1e20cm^-3；P型轻掺杂的硅外延层102，硅外延层102的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层102掺杂越低、厚度越厚；N型漂移区103，形成于硅外延层102中；P型掺杂的沟道区104，沟道区104和漂移区103在横向上相邻接或隔离一定距离；栅介质层105和多晶硅栅106；N型重掺杂即N+掺杂的源区106a、漏区106b；在源区106a、漏区106b和多晶硅栅106的表面形成有金属硅化物107；屏蔽介质层108和法拉第屏蔽层(G-shield)109，位于多晶硅栅106的漏端的侧面外的漂移区上方并覆盖多晶硅栅106的侧面；深接触孔110，由填充于深槽中的金属如钨组成，深槽穿过源区106a、沟道区104和硅外延层102并进入到硅衬底101中，深接触孔110将源区106a、沟道区104、硅外延层102和硅衬底101电连接。

RFLDMOS中的法拉第屏蔽罩结构最初是用来屏蔽栅极的，以降低漏极与栅极之间的反馈电容Cgd，同时漏极与法拉第屏蔽罩之间的电容C_G-shield也是输出电容Coss的一部分，如果改变法拉第屏蔽层下面氧化层厚度，就会影响输出电容，从而影响器件的射频性能。另外，G-shield下面氧化层厚度的变化，也会影响耗尽区展开，从而影响导通电阻和饱和电流，由此可见，法拉第屏蔽罩的厚度是决定射频性能的一个极其重要的因素。

如图2A所示，是现有射频LDMOS器件的屏蔽介质层厚度和击穿电压曲线；曲线201对应的屏蔽介质层厚度为900埃，曲线202对应的屏蔽介质层厚度为1000埃，曲线203对应的屏蔽介质层厚度为1100埃，曲线204对应的屏蔽介质层厚度为1500埃，可知，随着屏蔽介质层的厚度的增加，击穿电压也逐渐增加。

如图2B所示，是现有射频LDMOS器件的屏蔽介质层厚度和输出电容(Coss)曲线；曲线205对应的屏蔽介质层厚度为900埃，曲线206对应的屏蔽介质层厚度为1000埃，曲线207对应的屏蔽介质层厚度为1100埃，曲线208对应的屏蔽介质层厚度为1500埃，可知，随着屏蔽介质层的厚度的增加，输出电容逐渐减少。

如图2C所示，现有射频LDMOS器件的屏蔽介质层厚度和硅片表面电场强度曲线；曲线209对应的屏蔽介质层厚度为900埃，曲线210对应的屏蔽介质层厚度为1000埃，曲线211对应的屏蔽介质层厚度为1100埃，曲线212对应的屏蔽介质层厚度为1500埃；在虚线圈213所对应区域内，随着屏蔽介质层的厚度的增加，硅片表面电场强度逐渐降低；在虚线圈214所对应区域内，随着屏蔽介质层的厚度的增加，硅片表面电场强度逐渐增加。其中虚线圈214对应于图1中的多晶硅栅106的漏端的侧面处，虚线圈213位于多晶硅栅106的漏端的侧面的更靠近漏区106b的外侧；虚线圈214内增加屏蔽介质层的厚度后，硅片表面电场强度逐渐增加，这会在多晶硅栅106的边界造成强电场，从而导致热载流子击穿(HCI)失效。

由上可知，增加G-shield下面屏蔽介质层的厚度，能降低导通电阻、提高饱和电流和击穿电压，可以有效地提高输出功率；同时输出电容降低，可以提高器件的效率和增益，但同时，在poly边界会造成强电场，从而导致HCI失效。

发明内容

本发明所要解决的技术问题是提供一种射频LDMOS器件，能提高屏蔽介质层的厚度从而降低导通电阻、提高饱和电流和击穿电压、有效地提高输出功率，同时降低输出电容、提高器件的效率和增益，以及能降低多晶硅栅边界的电场强度、防止HCI失效。为此，本发明还提供一种射频LDMOS器件的制造方法。

为解决上述技术问题，本发明提供的射频LDMOS器件包括：

第一导电类型重掺杂的硅衬底。

第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上。

漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成。

沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接或相隔一定距离。

多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。

源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准。

漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一定横向距离。

深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接。

屏蔽介质层和法拉第屏蔽层，所述法拉第屏蔽层形成于所述屏蔽介质层的表面上，所述屏蔽介质层位于所述漂移区上方且所述屏蔽介质层和所述多晶硅栅的第二侧相邻接，所述屏蔽介质层采用如下工艺形成：

依次形成组成所述屏蔽介质层的第一氧化层、第二氮化层和第三氧化层。

采用所述法拉第屏蔽层的光罩在所述第三氧化层表面形成由所述法拉第屏蔽层的光罩定义的第一掩膜。

以所述第一掩膜为掩膜对所述第三氧化层进行湿法刻蚀，所述湿法刻蚀将所述第一掩膜外的所述第三氧化层都去除，且将位于所述第一掩膜边缘位置的所述第三氧化层的部分厚度去除并使所述第三氧化层的厚度从边缘往内部逐渐增加。

以所述第一掩膜为掩膜采用干法刻蚀工艺对所述第二氮化层进行刻蚀，所述干法刻蚀将所述第一掩膜外以及所述多晶硅栅的第二侧面外的所述第二氮化层都去除，所述第一掩膜覆盖区域以及所述多晶硅栅的第二侧面处的所述第二氮化层保留。

之后去除所述第一掩膜；由去除所述第一掩膜后位于所述多晶硅栅第二侧外的所述第一氧化层、第二氮化层和第三氧化层叠加形成所述屏蔽介质层，所述屏蔽介质层的中间厚度厚两侧厚度薄。

进一步的改进是，通过减少所述屏蔽介质层的靠近所述多晶硅栅的第二侧面处的厚度降低所述多晶硅栅的第二侧面处的热载流子效应，通过增加所述屏蔽介质层的中间区域的厚度降低输出电容、降低导通电阻、提高饱和电流和击穿电压。

进一步的改进是，在所述多晶硅栅、所述源区和所述漏区的表面都形成有金属硅化物。

进一步的改进是，沟道引出区，由形成于所述沟道区中的第一导电类型重掺杂区组成，所述源区和所述沟道引出区相接触。

进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。

为解决上述技术问题，本发明提供的射频LDMOS器件的制造方法包括如下步骤：

步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层。

步骤二、在所述硅外延层表面生长栅介质层。

步骤三、在所述栅介质层表面淀积多晶硅。

步骤四、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅，所述多晶硅栅作为所述射频LDMOS器件的栅极。

步骤五、采用第二导电类型离子注入工艺形成漂移区；所述多晶硅栅的第二侧延伸到所述漂移区上方。

步骤六、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成所述沟道区，所述沟道区的选定区域和所述多晶硅栅的第一侧自对准；进行退火推阱，推阱后所述沟道区延伸到所述多晶硅栅下方，所述沟道区和所述漂移区在横向上相邻接或相隔一定距离，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。

步骤七、进行第二导电类型重掺杂离子注入形成源区和漏区，所述源区和所述多晶硅栅的第一侧自对准；所述漏区和所述多晶硅栅的第二侧相隔一横向距离。

步骤八、形成屏蔽介质层：

依次形成组成所述屏蔽介质层的第一氧化层、第二氮化层和第三氧化层。

采用所述法拉第屏蔽层的光罩在所述第三氧化层表面形成由所述法拉第屏蔽层的光罩定义的第一掩膜。

以所述第一掩膜为掩膜对所述第三氧化层进行湿法刻蚀，所述湿法刻蚀将所述第一掩膜外的所述第三氧化层都去除，且将位于所述第一掩膜边缘位置的所述第三氧化层的部分厚度去除并使所述第三氧化层的厚度从边缘往内部逐渐增加。

以所述第一掩膜为掩膜采用干法刻蚀工艺对所述第二氮化层进行刻蚀，所述干法刻蚀将所述第一掩膜外以及所述多晶硅栅的第二侧面外的所述第二氮化层都去除，所述第一掩膜覆盖区域以及所述多晶硅栅的第二侧面处的所述第二氮化层保留。

之后去除所述第一掩膜；由去除所述第一掩膜后位于所述多晶硅栅第二侧外的所述第一氧化层、第二氮化层和第三氧化层叠加形成所述屏蔽介质层，所述屏蔽介质层的中间厚度厚两侧厚度薄，所述屏蔽介质层位于所述漂移区上方且所述屏蔽介质层和所述多晶硅栅的第二侧相邻接。

步骤九、在所述屏蔽介质层表面淀积法拉第屏蔽层。

步骤十、采用所述法拉第屏蔽层的光罩定义且采用干法刻蚀工艺对所述法拉第屏蔽层进行刻蚀，刻蚀后所述法拉第屏蔽层位于所述屏蔽介质层的表面上。

步骤十一、进行深槽刻蚀，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中；在所述深槽中填充金属形成所述深接触孔，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接。

进一步的改进是，通过减少所述屏蔽介质层的靠近所述多晶硅栅的第二侧面处的厚度降低所述多晶硅栅的第二侧面处的热载流子效应，通过增加所述屏蔽介质层的中间区域的厚度降低输出电容、降低导通电阻、提高饱和电流和击穿电压。

进一步的改进是，还包括在所述多晶硅栅、所述源区和所述漏区的表面都形成金属硅化物的步骤。

进一步的改进是，沟道引出区，由形成于所述沟道区中的第一导电类型重掺杂区组成，所述源区和所述沟道引出区相接触。

进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。

本发明在形成屏蔽介质层的过程中通过采用法拉第屏蔽层的光罩并形成第一掩膜，通过第一掩膜的屏蔽进行刻蚀能够使得屏蔽介质层形成中间厚度厚两侧厚度薄的结构，通过提高屏蔽介质层的中间厚度能降低导通电阻、提高饱和电流和击穿电压、有效地提高输出功率，同时降低输出电容、提高器件的效率和增益，而通过降低屏蔽介质层的边缘厚度能降低多晶硅栅边界的电场强度、防止HCI失效；同时本发明采用法拉第屏蔽层的光罩就能实现，不需要增加新的光罩，成本较低。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有射频LDMOS器件的结构示意图；

图2A是现有射频LDMOS器件的屏蔽介质层厚度和击穿电压曲线；

图2B是现有射频LDMOS器件的屏蔽介质层厚度和输出电容曲线；

图2C是现有射频LDMOS器件的屏蔽介质层厚度和硅片表面电场强度曲线；

图3是本发明实施例射频LDMOS器件的结构示意图；

图4A-图4D是本发明实施例方法各步骤中射频LDMOS器件的结构示意图。

具体实施方式

如图3所示，是本发明实施例射频LDMOS器件的结构示意图；图4A-图4D是本发明实施例方法各步骤中射频LDMOS器件的结构示意图。本发明实施例射频LDMOS器件包括：

第一导电类型重掺杂的硅衬底1。

第一导电类型掺杂的硅外延层2，该硅外延层2形成于所述硅衬底1表面上。

漂移区3，由形成于所述硅外延层2的选定区域中的第二导电类型离子注入区组成。

沟道区4，由形成于所述硅外延层2的选定区域中的第一导电类型离子注入区组成，所述沟道区4和所述漂移区3在横向上相邻接或相隔一定距离。

多晶硅栅6，形成于所述沟道区4上方，所述多晶硅栅6和所述硅外延层2间隔离有栅介质层如栅氧化层5，所述多晶硅栅6覆盖部分所述沟道区4并延伸到所述漂移区3上方，被所述多晶硅栅6覆盖的所述沟道区4表面用于形成沟道。

源区7，由形成于所述沟道区4中的第二导电类型重掺杂区组成，所述源区7和所述多晶硅栅6的第一侧自对准。

漏区8，由形成于所述漂移区3中的第二导电类型重掺杂区组成，所述漏区8和所述多晶硅栅6的第二侧相隔一定横向距离。

深接触孔10，由填充于深槽中的金属组成，所述深槽穿过所述源区7、所述沟道区4和所述硅外延层2并进入到所述硅衬底1中，所述深接触孔10将所述源区7、所述沟道区4、所述硅外延层2和所述硅衬底1电连接。

屏蔽介质层和法拉第屏蔽层15，所述法拉第屏蔽层15形成于所述屏蔽介质层的表面上，所述屏蔽介质层位于所述漂移区3上方且所述屏蔽介质层和所述多晶硅栅6的第二侧相邻接，所述屏蔽介质层采用如下工艺形成：

如图4B所示，依次形成组成所述屏蔽介质层的第一氧化层12、第二氮化层13和第三氧化层14。

如图4C所示，采用所述法拉第屏蔽层15的光罩在所述第三氧化层14表面形成由所述法拉第屏蔽层15的光罩定义的第一掩膜301。

以所述第一掩膜301为掩膜对所述第三氧化层14进行湿法刻蚀，所述湿法刻蚀将所述第一掩膜301外的所述第三氧化层14都去除，且将位于所述第一掩膜301边缘位置的所述第三氧化层14的部分厚度去除并使所述第三氧化层14的厚度从边缘往内部逐渐增加。

如图4D所示，以所述第一掩膜301为掩膜采用干法刻蚀工艺对所述第二氮化层13进行刻蚀，所述干法刻蚀将所述第一掩膜301外以及所述多晶硅栅6的第二侧面外的所述第二氮化层13都去除，所述第一掩膜301覆盖区域以及所述多晶硅栅6的第二侧面处的所述第二氮化层13保留。

之后去除所述第一掩膜301；由去除所述第一掩膜301后位于所述多晶硅栅6第二侧外的所述第一氧化层12、第二氮化层13和第三氧化层14叠加形成所述屏蔽介质层，所述屏蔽介质层的中间厚度厚两侧厚度薄。

通过减少所述屏蔽介质层的靠近所述多晶硅栅6的第二侧面处的厚度降低所述多晶硅栅6的第二侧面处的热载流子效应，通过增加所述屏蔽介质层的中间区域的厚度降低输出电容、降低导通电阻、提高饱和电流和击穿电压。

在所述多晶硅栅6、所述源区7和所述漏区8的表面都形成有金属硅化物11。

还包括沟道引出区9，由形成于所述沟道区4中的第一导电类型重掺杂区组成，所述源区7和所述沟道引出区9相接触。

所述射频LDMOS器件为N型器件，此时，所述第一导电类型为P型，所述第二导电类型为N型。或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。

如图4A至图4D所示，是本发明实施例方法各步骤中射频LDMOS器件的结构示意图，本发明实施例射频LDMOS器件的制造方法包括如下步骤：

步骤一、如图4A所示，在第一导电类型重掺杂的硅衬底1表面上外延生长形成第一导电类型掺杂的硅外延层2。

步骤二、如图4A所示，在所述硅外延层2表面生长栅介质层如栅氧化层5。

步骤三、如图4A所示，在所述栅介质层5表面淀积多晶硅6。

步骤四、如图4A所示，采用光刻刻蚀工艺对所述多晶硅6进行刻蚀形成多晶硅栅6，所述多晶硅栅6作为所述射频LDMOS器件的栅极。

步骤五、如图4A所示，采用第二导电类型离子注入工艺形成漂移区3。所述多晶硅栅6的第二侧延伸到所述漂移区3上方。

步骤六、如图4A所示，在所述硅外延层2的选定区域中的进行第一导电类型离子注入形成所述沟道区4，所述沟道区4的选定区域和所述多晶硅栅6的第一侧自对准；进行退火推阱，推阱后所述沟道区4延伸到所述多晶硅栅6下方，所述沟道区4和所述漂移区3在横向上相邻接或相隔一定距离，被所述多晶硅栅6覆盖的所述沟道区4表面用于形成沟道。

步骤七、如图4A所示，进行第二导电类型重掺杂离子注入形成源区7和漏区8，所述源区7和所述多晶硅栅6的第一侧自对准；所述漏区8和所述多晶硅栅6的第二侧相隔一横向距离。

进行第一导电类型重掺杂离子注入在所述沟道区4中形成沟道引出区9，所述源区7和所述沟道引出区9相接触。

步骤八、形成屏蔽介质层：

如图4B所示，依次形成组成所述屏蔽介质层的第一氧化层12、第二氮化层13和第三氧化层14。

如图4C所示，采用所述法拉第屏蔽层15的光罩在所述第三氧化层14表面形成由所述法拉第屏蔽层15的光罩定义的第一掩膜301。

如图4C所示，以所述第一掩膜301为掩膜对所述第三氧化层14进行湿法刻蚀，所述湿法刻蚀将所述第一掩膜301外的所述第三氧化层14都去除，且将位于所述第一掩膜301边缘位置的所述第三氧化层14的部分厚度去除并使所述第三氧化层14的厚度从边缘往内部逐渐增加。

如图4D所示，以所述第一掩膜301为掩膜采用干法刻蚀工艺对所述第二氮化层13进行刻蚀，所述干法刻蚀将所述第一掩膜301外以及所述多晶硅栅6的第二侧面外的所述第二氮化层13都去除，所述第一掩膜301覆盖区域以及所述多晶硅栅6的第二侧面处的所述第二氮化层13保留。

如图4D所示，之后去除所述第一掩膜301；由去除所述第一掩膜301后位于所述多晶硅栅6第二侧外的所述第一氧化层12、第二氮化层13和第三氧化层14叠加形成所述屏蔽介质层，所述屏蔽介质层的中间厚度厚两侧厚度薄，所述屏蔽介质层位于所述漂移区3上方且所述屏蔽介质层和所述多晶硅栅6的第二侧相邻接。

通过减少所述屏蔽介质层的靠近所述多晶硅栅6的第二侧面处的厚度降低所述多晶硅栅6的第二侧面处的热载流子效应，通过增加所述屏蔽介质层的中间区域的厚度降低输出电容、降低导通电阻、提高饱和电流和击穿电压。

步骤九、如图3所示，在所述屏蔽介质层表面淀积法拉第屏蔽层15。

步骤十、如图4C所示，采用所述法拉第屏蔽层15的光罩定义且采用干法刻蚀工艺对所述法拉第屏蔽层15进行刻蚀，刻蚀后所述法拉第屏蔽层15位于所述屏蔽介质层的表面上。

步骤十一、如图4A所示，进行深槽刻蚀，所述深槽穿过所述源区7、所述沟道区4和所述硅外延层2并进入到所述硅衬底1中；在所述深槽中填充金属形成所述深接触孔10，所述深接触孔10将所述源区7、所述沟道区4、所述硅外延层2和所述硅衬底1电连接。

在所述多晶硅栅6、所述源区7和所述漏区8的表面都形成金属硅化物11的步骤。金属硅化物11的形成区域由介质层光刻刻蚀后定义。

本发明实施例方法中，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种射频LDMOS器件，其特征在于，包括：

第一导电类型重掺杂的硅衬底；

第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；

漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成；

沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接或相隔一定距离；

多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；

源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；

漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧面相隔一定横向距离；

深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接；

屏蔽介质层和法拉第屏蔽层，所述法拉第屏蔽层形成于所述屏蔽介质层的表面上，所述屏蔽介质层位于所述漂移区上方且所述屏蔽介质层和所述多晶硅栅的第二侧面相邻接，所述屏蔽介质层采用如下工艺形成：

依次形成组成所述屏蔽介质层的第一氧化层、第二氮化层和第三氧化层；

采用所述法拉第屏蔽层的光罩在所述第三氧化层表面形成由所述法拉第屏蔽层的光罩定义的第一掩膜；

以所述第一掩膜为掩膜对所述第三氧化层进行湿法刻蚀，所述湿法刻蚀将所述第一掩膜外的所述第三氧化层都去除，且将位于所述第一掩膜边缘位置的所述第三氧化层的部分厚度去除并使所述第三氧化层的厚度从边缘往内部逐渐增加；

以所述第一掩膜为掩膜采用干法刻蚀工艺对所述第二氮化层进行刻蚀，所述干法刻蚀将所述第一掩膜外且为所述多晶硅栅的第二侧面外的所述第二氮化层都去除，所述第一掩膜覆盖区域以及所述多晶硅栅的第二侧面处的所述第二氮化层保留；

之后去除所述第一掩膜；由去除所述第一掩膜后位于所述多晶硅栅第二侧面外的所述第一氧化层、第二氮化层和第三氧化层叠加形成所述屏蔽介质层，所述屏蔽介质层的中间厚度厚两侧厚度薄。

2.如权利要求1所述的射频LDMOS器件，其特征在于：通过减少所述屏蔽介质层的靠近所述多晶硅栅的第二侧面处的厚度降低所述多晶硅栅的第二侧面处的热载流子效应，通过增加所述屏蔽介质层的中间区域的厚度降低输出电容、降低导通电阻、提高饱和电流和击穿电压。

3.如权利要求1所述的射频LDMOS器件，其特征在于：在所述多晶硅栅、所述源区和所述漏区的表面都形成有金属硅化物。

4.如权利要求1所述的射频LDMOS器件，其特征在于：沟道引出区，由形成于所述沟道区中的第一导电类型重掺杂区组成，所述源区和所述沟道引出区相接触。

5.如权利要求1所述射频LDMOS器件，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。

6.一种射频LDMOS器件的制造方法，其特征在于，包括如下步骤：

步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层；

步骤二、在所述硅外延层表面生长栅介质层；

步骤三、在所述栅介质层表面淀积多晶硅；

步骤四、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅，所述多晶硅栅作为所述射频LDMOS器件的栅极；

步骤五、采用第二导电类型离子注入工艺形成漂移区；所述多晶硅栅的第二侧面延伸到所述漂移区上方；

步骤六、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成沟道区，所述沟道区的选定区域和所述多晶硅栅的第一侧自对准；进行退火推阱，推阱后所述沟道区延伸到所述多晶硅栅下方，所述沟道区和所述漂移区在横向上相邻接或相隔一定距离，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；

步骤七、进行第二导电类型重掺杂离子注入形成源区和漏区，所述源区和所述多晶硅栅的第一侧自对准；所述漏区和所述多晶硅栅的第二侧面相隔一横向距离；

步骤八、形成屏蔽介质层：

依次形成组成所述屏蔽介质层的第一氧化层、第二氮化层和第三氧化层；

采用法拉第屏蔽层的光罩在所述第三氧化层表面形成由所述法拉第屏蔽层的光罩定义的第一掩膜；

以所述第一掩膜为掩膜对所述第三氧化层进行湿法刻蚀，所述湿法刻蚀将所述第一掩膜外的所述第三氧化层都去除，且将位于所述第一掩膜边缘位置的所述第三氧化层的部分厚度去除并使所述第三氧化层的厚度从边缘往内部逐渐增加；

以所述第一掩膜为掩膜采用干法刻蚀工艺对所述第二氮化层进行刻蚀，所述干法刻蚀将所述第一掩膜外以及所述多晶硅栅的第二侧面外的所述第二氮化层都去除，所述第一掩膜覆盖区域以及所述多晶硅栅的第二侧面处的所述第二氮化层保留；

之后去除所述第一掩膜；由去除所述第一掩膜后位于所述多晶硅栅第二侧面外的所述第一氧化层、第二氮化层和第三氧化层叠加形成所述屏蔽介质层，所述屏蔽介质层的中间厚度厚两侧厚度薄，所述屏蔽介质层位于所述漂移区上方且所述屏蔽介质层和所述多晶硅栅的第二侧面相邻接；

步骤九、在所述屏蔽介质层表面淀积法拉第屏蔽层；

步骤十、采用所述法拉第屏蔽层的光罩定义且采用干法刻蚀工艺对所述法拉第屏蔽层进行刻蚀，刻蚀后所述法拉第屏蔽层位于所述屏蔽介质层的表面上；

步骤十一、进行深槽刻蚀，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中；在所述深槽中填充金属形成深接触孔，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接。

7.如权利要求6所述的射频LDMOS器件的制造方法，其特征在于：通过减少所述屏蔽介质层的靠近所述多晶硅栅的第二侧面处的厚度降低所述多晶硅栅的第二侧面处的热载流子效应，通过增加所述屏蔽介质层的中间区域的厚度降低输出电容、降低导通电阻、提高饱和电流和击穿电压。

8.如权利要求6所述的射频LDMOS器件的制造方法，其特征在于：还包括在所述多晶硅栅、所述源区和所述漏区的表面都形成金属硅化物的步骤。

9.如权利要求6所述的射频LDMOS器件的制造方法，其特征在于：沟道引出区，由形成于所述沟道区中的第一导电类型重掺杂区组成，所述源区和所述沟道引出区相接触。

10.如权利要求6所述的射频LDMOS器件的制造方法，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。