CN102446965B - 锗硅异质结双极晶体管 - Google Patents
锗硅异质结双极晶体管 Download PDFInfo
- Publication number
- CN102446965B CN102446965B CN2010105074183A CN201010507418A CN102446965B CN 102446965 B CN102446965 B CN 102446965B CN 2010105074183 A CN2010105074183 A CN 2010105074183A CN 201010507418 A CN201010507418 A CN 201010507418A CN 102446965 B CN102446965 B CN 102446965B
- Authority
- CN
- China
- Prior art keywords
- ion implanted
- implanted region
- region
- bipolar transistor
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title abstract 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 38
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 238000002347 injection Methods 0.000 claims description 21
- 239000007924 injection Substances 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 119
- 238000005530 etching Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种锗硅异质结双极晶体管，其集电区由形成于有源区中的离子注入区一加上形成于有源区两侧的场氧区底部的离子注入区二和离子注入区三组成。离子注入区三的宽度小于场氧区的宽度、且其第一侧和离子注入区一相连接、第二侧和赝埋层相连接；离子注入区二的宽度和场氧区的宽度相同并位于离子注入区三和赝埋层的底部并与离子注入区三和赝埋层形成连接。离子注入区三的掺杂浓度大于离子注入区一和离子注入区二的掺杂浓度、所述离子注入区三的结深小于离子注入区一和离子注入区二的结深。通过赝埋层顶部场氧区中的深孔接触引出集电区。本发明能提高器件的击穿电压、维持较高的特征频率，还能降低集电区的串联电阻和降低器件的饱和压降。
Description
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种锗硅异质结双极晶体管。
背景技术
饱和压降(Vcesat)是双极晶体管的一个重要性能参数，它反映了晶体管在一定的集电极电流下进入线形区所需要的Vce的大小，因此直接关系到晶体管正常工作时的直流功耗。降低饱和压降是降低双极晶体管直流功耗的必要手段，特别是对高压双极晶体管更有意义。在射频高压锗硅异质结双极晶体管(SiGe HBT)中，为了在高击穿电压下维持较高的特征频率，不能一味以增加轻掺杂集电区厚度的方法增加晶体管击穿电压，而将晶体管两侧的赝埋层拉开距离，依靠集电区/基区结耗尽区的二维分布增加晶体管击穿电压，但带来的问题是横向轻掺杂集电区尺寸的加大也加大了集电区的串联电阻，因此也加大了饱和压降，特别是场氧区下轻掺杂集电区在硅中的深度较浅，更加增大了串联电阻和饱和压降。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管，能降低集电区的串联电阻和降低器件的饱和压降。
为解决上述技术问题，本发明提供的锗硅异质结双极晶体管形成于P型硅衬底上，有源区由场氧区隔离，所述锗硅异质结双极晶体管包括：
一集电区，由形成于所述有源区中的离子注入区一加上形成于所述有源区两侧的所述场氧区底部的离子注入区二和离子注入区三组成；所述离子注入区一、离子注入区二、离子注入区三都具有第一导电类型；所述离子注入区三位于所述离子注入区二的顶部并和所述离子注入区二形成连接，所述离子注入区三的宽度小于所述场氧区的宽度、所述离子注入区三的第一侧和所述离子注入区一相连接，所述离子注入区二的宽度和所述场氧区的宽度相同；所述离子注入区三的掺杂浓度大于所述离子注入区一和所述离子注入区二的掺杂浓度、所述离子注入区三的结深小于所述离子注入区一和所述离子注入区二的结深。
一赝埋层，由形成于所述有源区两侧的场氧区底部的离子注入区四组成，所述离子注入区四具有第一导电类型；所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述离子注入区三的第二侧形成连接，所述赝埋层的掺杂浓度大于所述离子注入区三的掺杂浓度，所述N型赝埋层的结深小于所述离子注入区二的结深并位于所述离子注入区二的顶部、且和所述离子注入区二形成连接；通过在所述赝埋层顶部的场氧区形成的深孔接触引出所述集电区电极。
一基区，由形成于所述硅衬底上的第二导电类型的锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极。
一发射区，由形成于所述本征基区上部的第一导电类型多晶硅组成，和所述本征基区形成接触。
更优选择为，所述离子注入区一和所述离子注入区二的离子注入条件相同且工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。所述离子注入区三的注入剂量为1e12cm-2～1e14cm-2，注入能量小于所述所述离子注入区二的离子注入能量。
更优选择为，所述离子注入区一和所述离子注入区二是在浅沟槽形成后、场氧区形成前、所述有源区覆盖有硬掩模层时同时在所述有源区和所述浅沟槽底部进行离子注入形成。所述离子注入区三通过在所述有源区和所述浅沟槽底部同时进行离子注入形成，且注入能量满足不能穿透所述硬掩模层的工艺条件，即在形成于所述有源区顶部的所述硬掩模层的保护下，所述离子注入区三的离子注入不能注入到有源区中，而只注入到所述浅沟槽底部。所述硬掩模层为氧化硅的单层结构、或氮化硅加氧化硅的双层结构，所述硬掩模层的总厚度小于2000埃。
更优选择为，所述赝埋层的离子注入区四是在浅沟槽形成后、场氧区形成前通过离子注入形成，该离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
更优选择为，所述锗硅外延层采用第二导电类型杂质掺杂，该第二导电类型杂质掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
更优选择为，所述发射区的第一导电类型多晶硅通过第一导电类型离子注入进行掺杂，所述第一导电类型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
更优选择为，所述锗硅异质结双极晶体管为NPN管时，所述第一导电类型为N型，所述第二导电类型为P型；所述锗硅异质结双极晶体管为PNP管时，所述第一导电类型为P型，所述第二导电类型为N型。
本发明的有益效果为：
1、本发明的集电区通过离子注入区一、离子注入区二、离子注入区三的设置，使所述集电区分为处于有源区中的纵向部分和处于场氧区底部的横向部分，使所述集电区/基区结耗尽区为二维结构，从而能提高器件的击穿电压、并能维持较高的特征频率。
2、本发明的离子注入区三的掺杂浓度为中等掺杂浓度且要大于所述离子注入区一的掺杂浓度，故能够减少场氧区下方的集电区的串联电阻即能降低集电区的横向串联电阻，从而也能降低器件的饱和压降。
3、本发明的离子注入区二增加了集电区的横向部分的结深，所述离子注入区二的结深能够设置的和所述离子注入一即集电区的纵向部分的结深相同，这样就能进一步的降低集电区的横向串联电阻。
4、本发明的集电区采用重掺杂的赝埋层并通过深孔接触引出集电区，相对于现有扩散区集电极串联电阻要大大降低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例器件结构示意图；
图2A-图2G是本发明实施例制造方法过程中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例结构示意图。本发明实施例锗硅异质结双极晶体管形成于P型硅衬底101上，有源区由场氧区109隔离，所述锗硅异质结双极晶体管包括：
一集电区，由形成于所述有源区中的离子注入区一107a加上形成于所述有源区两侧的所述场氧区109底部的离子注入区二107b和离子注入区三108组成。所述离子注入区一107a、离子注入区二107b、离子注入区三108都具有第一导电类型。所述离子注入区三108位于所述离子注入区二107b的顶部并和所述离子注入区二107b形成连接，所述离子注入区三108的宽度小于所述场氧区109的宽度、所述离子注入区三108的第一侧和所述离子注入区一107a相连接，所述离子注入区二107b的宽度和所述场氧区109的宽度相同。所述离子注入区三108的掺杂浓度大于所述离子注入区一107a和所述离子注入区二107b的掺杂浓度、所述离子注入区三108的结深小于所述离子注入区一107a和所述离子注入区二107b的结深。
其中，所述离子注入区一107a和所述离子注入区二107b是在浅沟槽形成后、场氧区109形成前、所述有源区覆盖有硬掩模层时同时在所述有源区和所述浅沟槽底部进行离子注入形成，即采用相同的离子注入工艺同时形成所述离子注入区一107a和所述离子注入区二107b，其中所述离子注入区一107a的注入时要穿过所述硬掩模层，而所述离子注入区二107b的注入则为直接注入到沟槽底部的硅衬底101中。所述离子注入区一107a和所述离子注入区二107b的离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。所述离子注入区三108通过在所述有源区和所述浅沟槽底部同时进行离子注入形成，且注入能量满足不能穿透所述硬掩模层的工艺条件，即在形成于所述有源区顶部的所述硬掩模层的保护下，所述离子注入区三108的离子注入不能注入到有源区中，而只注入到所述浅沟槽底部。所述离子注入区三108的注入剂量为1e12cm-2～1e14cm-2。上述的所述硬掩模层为氧化硅的单层结构、或氮化硅加氧化硅的双层结构，所述硬掩模层的总厚度小于2000埃。
一赝埋层106，由形成于所述有源区两侧的场氧区109底部的离子注入区四组成，所述离子注入区四具有第一导电类型；所述赝埋层106在横向位置上和所述有源区相隔一横向距离、且所述赝埋层106和所述离子注入区三108的第二侧形成连接，所述赝埋层106的掺杂浓度大于所述离子注入区三108的掺杂浓度，所述N型赝埋层106的结深小于所述离子注入区二107b的结深并位于所述离子注入区二107b的顶部、且和所述离子注入区二107b形成连接；通过在所述赝埋层106顶部的场氧区109形成的深孔接触114引出所述集电区电极。其中，所述赝埋层106的离子注入区四是在浅沟槽形成后、场氧区109形成前通过离子注入形成，该离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
一基区111，由形成于所述硅衬底101上的第二导电类型的锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区109上部且用于形成基区电极。所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层110进行定义，所述基区窗口介质层110包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。所述锗硅外延层采用第二导电类型杂质掺杂，该第二导电类型杂质掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
一发射区113，由形成于所述本征基区上部的第一导电类型多晶硅组成，和所述本征基区形成接触。所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层112进行定义，所述发射区窗口介质层112包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。所述发射区113的第一导电类型多晶硅通过第一导电类型离子注入进行掺杂，所述第一导电类型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
上述结构中，在所述发射区113侧面形成有氧化硅侧墙116。所述发射区113和所述外基区的表面都覆盖有硅化物。所述深孔接触114是通过在所述赝埋层106顶部的场氧区109中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。所述基区111电极和所述发射区113电极分别通过金属接触115引出。
上述结构中所述锗硅异质结双极晶体管为NPN管时，所述第一导电类型为N型，所述第二导电类型为P型；所述锗硅异质结双极晶体管为PNP管时，所述第一导电类型为P型，所述第二导电类型为N型。
如图2A至图2G所示，是本发明实施例制造方法过程中的器件结构示意图。本发明实施例制造方法包括如下步骤：
步骤一、如图2A所示，在P型衬底101上淀积硬掩膜层氧化硅102和氮化硅103，光刻、刻蚀形成场氧区109的浅沟槽104。所述硬掩模层的总厚度小于2000埃。
步骤二、如图2B所示，光刻定义赝埋层区域，以所述光刻胶105为掩模进行大剂量、低能量第一导电类型的离子注入形成赝埋层106。该离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
步骤三、如图2C所示，在所述硅衬底101的形成所述锗硅异质结双极晶体管的区域带硬掩膜层多次进行集电区注入，包括低剂量、大能量注入和中剂量、低能量注入，形成具有第一导电类型的低掺杂集电区和中掺杂的外集电区，其中低掺杂集电区包括离子注入区一107a、离子注入区二107b，中掺杂的外集电区包括离子注入区三108。其中所述离子注入区一107a和所述离子注入区二107b是在浅沟槽104形成后、场氧区109形成前、所述有源区覆盖有硬掩模层时同时在所述有源区和所述浅沟槽104底部进行离子注入形成，即采用相同的离子注入工艺同时形成所述离子注入区一107a和所述离子注入区二107b，其中所述离子注入区一107a的注入时要穿过所述硬掩模层，而所述离子注入区二107b的注入则为直接注入到沟槽底部的硅衬底101中。所述离子注入区一107a和所述离子注入区二107b的离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。所述离子注入区三108通过在所述有源区和所述浅沟槽104底部同时进行离子注入形成，且注入能量满足不能穿透所述硬掩模层的工艺条件，即在形成于所述有源区顶部的所述硬掩模层的保护下，所述离子注入区三108的离子注入不能注入到有源区中，而只注入到所述浅沟槽104底部。所述离子注入区三108的注入剂量为1e12cm-2～1e14cm-2。上述的所述硬掩模层为氧化硅的单层结构、或氮化硅加氧化硅的双层结构，所述硬掩模层的总厚度小于2000埃。
步骤四、如图2D所示，在所述浅沟槽104中淀积场氧形成场氧区109，并通过机械化学抛光形成平坦化。
步骤五、如图2E所示，淀积基区窗口介质层110，所述基区窗口介质层110能为氧化硅、氮化硅、多晶硅的单层或复层结构；刻蚀所述基区窗口介质层110形成基区窗口，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸；生长锗硅外延层薄膜，在位掺杂第二导电类型杂质，并刻蚀所述有源区外具有多晶硅结构的所述锗硅外延层和所述基区窗口介质层110形成基区111。所述基区111包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区109上部且用于形成基区电极。所述锗硅外延层还离子注入工艺进行第二导电类型杂质掺杂，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
步骤六、如图2F所示，淀积发射区窗口介质层112，所述发射区窗口介质层112为氧化硅、氮化硅组成的单层或复层结构；刻蚀所述发射区窗口介质层112形成发射区窗口，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸；淀积多晶硅并进行重掺杂离子注入，该重掺杂离子注入的工艺条件为：注入杂质为第一导电类型离子、注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV；刻蚀所述多晶硅和所述发射区窗口介质层112形成发射区113。接着在进行高剂量的第二导电类型的外基区离子注入。
步骤七、如图2G所示，制作发射极侧墙113，所述发射极侧墙能为氧化硅侧墙或氮化硅侧墙。
步骤八、如图2G所示，自对准在所述发射区和所述外基区的表面形成硅化物。
步骤九、如图1所示，淀积层间膜，刻蚀所述层间膜形成接触孔和深接触孔；并在所述接触孔中填入金属分别形成基极和发射极的金属接触115；在所述深接触孔淀积钛/氮化钛阻挡金属层后、再填入钨形成所述深孔接触114，所述通过所述深孔接触114和所述赝埋层106接触引出所述集电区电极。接着再进行后道工艺。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧区隔离，其特征在于，所述锗硅异质结双极晶体管包括：
一集电区，由形成于所述有源区中的离子注入区一加上形成于所述有源区两侧的所述场氧区底部的离子注入区二和离子注入区三组成；所述离子注入区一、离子注入区二、离子注入区三都具有第一导电类型；所述离子注入区三位于所述离子注入区二的顶部并和所述离子注入区二形成连接，所述离子注入区三的宽度小于所述场氧区的宽度、所述离子注入区三的第一侧和所述离子注入区一相连接，所述离子注入区二的宽度和所述场氧区的宽度相同；所述离子注入区三的掺杂浓度大于所述离子注入区一和所述离子注入区二的掺杂浓度、所述离子注入区三的结深小于所述离子注入区一和所述离子注入区二的结深；
一赝埋层，由形成于所述有源区两侧的场氧区底部的离子注入区四组成，所述离子注入区四具有第一导电类型；所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述离子注入区三的第二侧形成连接，所述赝埋层的掺杂浓度大于所述离子注入区三的掺杂浓度，所述赝埋层的结深小于所述离子注入区二的结深并位于所述离子注入区二的顶部、且和所述离子注入区二形成连接；通过在所述赝埋层顶部的场氧区形成的深孔接触引出所述集电区电极；
一基区，由形成于所述硅衬底上的第二导电类型的锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极；
一发射区，由形成于所述本征基区上部的第一导电类型多晶硅组成，和所述本征基区形成接触。
2.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述离子注入区一和所述离子注入区二的离子注入条件相同且工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
3.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述离子注入区三的注入剂量为1e12cm-2～1e14cm-2，注入能量小于所述所述离子注入区二的离子注入能量。
4.如权利要求2所述锗硅异质结双极晶体管，其特征在于：所述离子注入区一和所述离子注入区二是在浅沟槽形成后、场氧区形成前、所述有源区覆盖有硬掩模层时同时在所述有源区和所述浅沟槽底部进行离子注入形成。
5.如权利要求3或4所述锗硅异质结双极晶体管，其特征在于：所述离子注入区三通过在所述有源区和所述浅沟槽底部同时进行离子注入形成，且注入能量满足不能穿透所述硬掩模层的工艺条件。
6.如权利要求4所述锗硅异质结双极晶体管，其特征在于：所述硬掩模层为氧化硅的单层结构、或氮化硅加氧化硅的双层结构，所述硬掩模层的总厚度小于2000埃。
7.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述赝埋层的离子注入区四是在浅沟槽形成后、场氧区形成前通过离子注入形成，该离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
8.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述锗硅外延层采用第二导电类型杂质掺杂，该第二导电类型杂质掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为梯形分布、或三角形分布。
9.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区的第一导电类型多晶硅通过第一导电类型离子注入进行掺杂，所述第一导电类型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
10.如权利要求1至4以及6至9中任一权利要求所述锗硅异质结双极晶体管，其特征在于：所述锗硅异质结双极晶体管为NPN管时，所述第一导电类型为N型，所述第二导电类型为P型；所述锗硅异质结双极晶体管为PNP管时，所述第一导电类型为P型，所述第二导电类型为N型。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105074183A CN102446965B (zh) | 2010-10-14 | 2010-10-14 | 锗硅异质结双极晶体管 |
| US13/271,126 US8395188B2 (en) | 2010-10-14 | 2011-10-11 | Silicon-germanium heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105074183A CN102446965B (zh) | 2010-10-14 | 2010-10-14 | 锗硅异质结双极晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446965A CN102446965A (zh) | 2012-05-09 |
| CN102446965B true CN102446965B (zh) | 2013-09-11 |
Family
ID=45933392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105074183A Active CN102446965B (zh) | 2010-10-14 | 2010-10-14 | 锗硅异质结双极晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8395188B2 (zh) |
| CN (1) | CN102446965B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094318B (zh) * | 2011-11-03 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 一种SiGe HBT器件结构及其制造方法 |
| CN103035690B (zh) * | 2012-06-08 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法 |
| US8785977B2 (en) * | 2012-11-08 | 2014-07-22 | Shanghai Hua Hong Nec Electronics Co., Ltd. | High speed SiGe HBT and manufacturing method thereof |
| CN103811540B (zh) * | 2012-11-15 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt晶体管及其版图结构和其制造方法 |
| US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
| DE102016220749B4 (de) * | 2016-10-21 | 2019-07-11 | Infineon Technologies Ag | Verfahren zur Herstellung von Ätzstoppbereichen zum Kontaktieren von Halbleitervorrichtungen |
| CN108375446B (zh) * | 2018-04-17 | 2023-04-28 | 南京信息工程大学 | 一种探空巨压阻气压传感器阵列装置及测量方法 |
| US10680086B2 (en) * | 2018-06-18 | 2020-06-09 | Qualcomm Incorporated | Radio frequency silicon-on-insulator integrated heterojunction bipolar transistor |
| CN112071757B (zh) * | 2020-08-28 | 2023-10-03 | 重庆中科渝芯电子有限公司 | 一种基于BiCMOS工艺的硅锗异质结双极晶体管的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101101922A (zh) * | 2007-08-01 | 2008-01-09 | 中电华清微电子工程中心有限公司 | Npn型的锗硅异质结双极晶体管及其制造方法 |
| CN101752414A (zh) * | 2009-12-17 | 2010-06-23 | 上海集成电路研发中心有限公司 | 一种三极管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815800B2 (en) * | 2002-12-09 | 2004-11-09 | Micrel, Inc. | Bipolar junction transistor with reduced parasitic bipolar conduction |
| US8847359B2 (en) * | 2008-08-06 | 2014-09-30 | Texas Instruments Incorporated | High voltage bipolar transistor and method of fabrication |
| CN102231379B (zh) * | 2009-12-21 | 2013-03-13 | 上海华虹Nec电子有限公司 | SiGe异质结双极晶体管多指结构 |
| CN102403222B (zh) * | 2010-09-09 | 2013-09-11 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管的制造方法 |
-
2010
- 2010-10-14 CN CN2010105074183A patent/CN102446965B/zh active Active
-
2011
- 2011-10-11 US US13/271,126 patent/US8395188B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101101922A (zh) * | 2007-08-01 | 2008-01-09 | 中电华清微电子工程中心有限公司 | Npn型的锗硅异质结双极晶体管及其制造方法 |
| CN101752414A (zh) * | 2009-12-17 | 2010-06-23 | 上海集成电路研发中心有限公司 | 一种三极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120091509A1 (en) | 2012-04-19 |
| CN102446965A (zh) | 2012-05-09 |
| US8395188B2 (en) | 2013-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN102117827B (zh) | BiCMOS工艺中的寄生垂直型PNP器件 | |
| CN102412281B (zh) | 锗硅异质结双极晶体管 | |
| CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| CN102403222B (zh) | 锗硅异质结双极晶体管的制造方法 | |
| CN102347354B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| CN102931226A (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| CN102104064B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法 | |
| CN102376775A (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN102064190B (zh) | SiGe BiCMOS工艺中的SiGe PNP双极晶体管 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN102403344B (zh) | 锗硅BiCMOS工艺中的寄生PNP双极晶体管 | |
| CN102931220B (zh) | 锗硅异质结双极型三极管功率器件的制造方法 | |
| CN102456726B (zh) | 锗硅异质结双极晶体管 | |
| CN103035690A (zh) | 超高压锗硅异质结双极晶体管及其制备方法 | |
| CN102420243B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN103137675B (zh) | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102412280B (zh) | 锗硅hbt工艺中的横向型寄生pnp器件 | |
| CN102376757B (zh) | SiGe HBT工艺中的横向型寄生PNP器件及制造方法 | |
| CN103107087B (zh) | 与锗硅异质结npn三极管集成的pnp三极管的制造方法 | |
| JPH0230143A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140116 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |