CN101101922A - Npn型的锗硅异质结双极晶体管及其制造方法 - Google Patents
Npn型的锗硅异质结双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101101922A CN101101922A CNA2007101198503A CN200710119850A CN101101922A CN 101101922 A CN101101922 A CN 101101922A CN A2007101198503 A CNA2007101198503 A CN A2007101198503A CN 200710119850 A CN200710119850 A CN 200710119850A CN 101101922 A CN101101922 A CN 101101922A
- Authority
- CN
- China
- Prior art keywords
- emitter
- type
- layer
- district
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了属于半导体器件制备技术领域的一种NPN型的锗硅异质结双极晶体管及其制造方法。采用先做选择性离子注入掺杂集电区，经高温退火后再外延SiGe基区的方法，既可以很好地激活注入杂质，又不影响SiGe层的质量。制作集电极与基极和发射极在同一平面上的集成电路单元器件。本发明采用选择外延生长N-集电区和SiGe区，有利于降低器件的寄生参数。采用简单的工艺，利用侧墙隔离，同时在外基区和发射极上形成硅化物，从而可以很好地降低基极与发射极之间的电阻(包括有关的薄层电阻和欧姆接触电阻)，有效地提高器件地高频性能。
Description
技术领域
本发明属于半导体器件制备技术领域，特别涉及NPN型锗硅异质结双极晶体管(SiGeHBT)的一种NPN型的锗硅异质结双极晶体管及其制造方法。
背景技术
由于具有能带工程特点的锗硅异质结晶体管，其性能明显优于具有掺杂工程特点的硅双极晶体管，近年来得到了迅猛的发展。NPN型SiGeHBT的能带结构抑制了基区空穴向发射区注入，有利于发射区的电子向基区注入，因此提高了发射极的注入效率，电流增益主要由能带确定而不再仅仅由发射区和基区的杂质浓度比确定，使基区杂质浓度可以大幅提高，做到基区很薄但基区电阻却可以很小，使得器件有很好的频率、功率增益及其噪声等性能。
SiGeHBT的结构有非自对准、自对准和超自对准三种形式，自对准和超自对准结构的工艺复杂，现有非自对准结构的工艺比较简单，但也存在缺陷，比如选择离子注入集电区(SIC)在SiGe外延之后进行，杂质离子穿透过SiGe层，给SiGe层带来一定程度的晶格损伤，而晶格恢复需要的退火温度和时间受到一定的限制，否则容易使SiGe层驰豫，造成结的漏电。此外，采用深槽隔离带来的台阶需要回填平坦化，否则将给后面的工艺造成困难，例如金属易在台阶处断条等。最后，常规双极结型晶体管中的基极电阻及其接触电阻都难以做小，而基极电阻和各欧姆接触电阻对器件的高频功率增益和噪声性能影响很大，需要降低基极电阻和各欧姆接触电阻，以提高器件的高频性能。因此，常规的非自对准SiGeHBT的结构和工艺需要进一步改进。
发明内容
本发明的目的是提供一种NPN型的锗硅异质结双极晶体管及其制造方法。
在P型硅衬底1上面设置N+埋层区2和P+隔离环3，N+埋层区2厚度与P型衬底1上表面基本平齐，在N+埋层区2两边的P型衬底1上面保留SiO2层7，在N+埋层区2上面是选择性Si外延N-区5，该区中镶嵌SIC作为选择离子注入的集电区6，在集电区6右边的选择性Si外延N-区5内是集电极引出N+区4，集电区6和集电极引出N+区4的下平面与N+埋层区2接触；在上述结构的上平面生长一层选择性SiGe外延区8，选择性Si外延N-区5两边是穿过选择性SiGe外延区8的U型侧墙介质层12.1，在U型侧墙介质层12.1的U型槽内填入孔介质14；选择性SiGe外延区8上面的SiO2层9上的发射区窗口与集电区6对应，离子注入掺杂的多晶硅在带有发射区窗口的SiO2层9上形成T型多晶硅发射极10，由T型多晶硅发射极自对准形成的离子注入掺杂外基区11的组成部分有离子注入硼的SiGe层，以及下面N-硅外延层中因掺入硼而变为P+硅的区域。多晶硅发射极10和离子注入外基区11上面为硅化物13，金属电极15分别设置在多晶硅发射极10、外基区11以及集电极引出N+区4之上，金属电极的下表面在硅化物13之上；金属层间介质16覆盖在整个器件上表面，上层金属17通过金属层间介质16上的通孔与金属电极15接通。
所述多晶硅发射极10周围设有劈型介质侧墙12。
所述集电极、基极和发射极集成在同一平面上。
所述NPN型的锗硅异质结双极晶体管的制造方法，该方法采用常规的微细加工，制造NPN型的锗硅异质结双极晶体管的工艺特点如下：
1.集电区的形成，首先，在P型<100>硅片1上制作SiO2层7，利用干法刻蚀或/和湿法腐蚀，在SiO2层7上开出局部N+埋层2的窗口，并注入高剂量的N型杂质砷、锑或磷，然后高温炉退火，使N+/P的结深满足设计要求，通常为1-3μm深，硼离子注入形成P+隔离环3或在制作SiO2层7之前进行，P+隔离环的杂质浓度为1017/cm3。减压化学气相淀积(RPCVD)或超高真空化学气相淀积(UHVCVD)进行选择性硅外延，原位掺入低浓度N型杂质，在SiO2层7限定的窗口内得到低浓度的N-硅外延层5。之后在与发射结对应的位置上进行选择性离子注入掺杂，掺入浓度为1016/cm3～2×1017/cm3的N型杂质磷或砷，经过炉温950℃、30分钟的退火或1050℃、20秒的快速退火，完成选择离子注入的集电区6的杂质激活和再分布，由于浓度较高的集电区6只集中在与SiO2层9的窗口所限定的发射结所对应的区域，而外基区11下面的N-区杂质浓度很低，这样既保证了器件的电流和频率性能，又限制了BC结的电容，有利于提高器件的高频功率增益性能；
2.SiGe基区的形成，用RPCVD或UHVCVD进行选择性SiGe外延，在选择N-硅外延区(包括集电区)之上形成SiGe区8，一般厚度为几十纳米；
3.发射极的形成及外基区注入，用热分解法淀积SiO2，利用光刻胶掩蔽，用选择性的干法刻蚀或湿法腐蚀开出发射极窗口，淀积非掺杂多晶硅；采用离子注入掺入高剂量的N型杂质(磷和/或砷)，用反应离子刻蚀和湿法腐蚀完成发射极台面的制作，并以此为掩蔽在外基区注入高剂量的P型杂质(硼或二氟化硼)；
4.用热分解法淀积SiO2，用光刻胶掩蔽在集电极引出的位置去掉SiO2，并注入高剂量的N型杂质，制作集电极引出区，采用快速热退火激活注入杂质。在有源区内RIE干法回刻SiO2，使发射极台面的两侧形成侧墙12；溅射金属钛、或镍、或钴，两步退火加选择性湿法腐蚀Ti、或镍、或钴，在外基区表面、发射极表面以及集电极引出区表面形成硅化物；
5.制作孔介质，用选择性刻蚀或腐蚀开出欧姆接触窗口，必要时可在接触窗口内补充硅化物，淀积接触层+阻挡层+导电层的复合金属层，然后按常规方式制作金属互连等后道工艺，即可得到高性能的SiGeHBT。
所述制造NPN型的锗硅异质结双极晶体管的工艺做如下改变：
①衬底1改变为N+<100>硅材料；
②省去P+隔离环、SiO2层7和N+埋层区，直接在N+衬底上进行大面积非选择性N-硅外延；
③省去制作集电极引出区、集电极引出孔和集电极引出电极；
④省去层间介质和上层金属；
则可实现背面为集电极的分立器件制作，其工艺更加简单。
本发明有益效果是：
1)采用先做选择性离子注入掺杂集电区，经高温退火后再外延SiGe基区的方法，既可以很好地激活注入杂质，又不影响SiGe区的质量。
2)采用选择性Si外延生长N-集电区和SiGe区，有利于降低器件的寄生参数。
3)采用简单的工艺，利用侧墙隔离，同时在外基区和发射极上形成硅化物，从而可以很好地降低基极与发射极的串连电阻(包括有关的薄层电阻和欧姆接触电阻)，有效地提高器件的高频性能。
4)可制作集电极与基极和发射极在同一平面上的集成电路单元器件
附图说明
图1为集电极与基极和发射极在同一平面上的SiGeHBT结构。
图2为背面为集电极的SiGeHBT结构。
图3为由P型衬底、局部N+埋层、P+隔离环、选择外延N-层和集电区组成。
图4为由P型衬底、局部N+埋层、P+隔离环、选择外延N-层、SIC区和选择性SiGe外延层组成。
图5为上述组成之上的多晶硅发射极和外基区。
图6为在集电极引出区表面、外基区表面和发射极台面上，形成了钛硅化物、或镍硅化物、或钴硅化物，其中外基区表面和发射极台面上的硅化物用自对准方式形成。
具体实施方式
本发明提供一种NPN型的锗硅异质结双极晶体管(SiGeHBT)及其制造方法，其结构见示意图1(注：图中只画出了集电极的上电极和通孔，发射极和基极的上电极和通孔未画出)。经过简化步骤，也可制作背面为集电极的分立器件，其结构见示意图2。该方法采用常规的微细加工，NPN型的锗硅异质结双极晶体管的制造工艺特点如下：
1.集电区的形成，首先，在P型<100>硅片1上制作SiO2层7，利用干法刻蚀或/和湿法腐蚀，在SiO2层7上开出局部N+埋层2的窗口，并注入高剂量的N型杂质砷、锑或磷，然后高温炉退火，使N+/P的结深满足设计要求，通常为1-3μm深。硼离子注入形成P+隔离环3(此步也可在制作SiO2层7之前进行)，P+隔离环的杂质浓度约为1017/cm3。减压化学气相淀积(RPCVD)或超高真空化学气相淀积(UHVCVD)进行选择性硅外延，原位掺入低浓度N型杂质，在SiO2层7限定的窗口内得到低浓度的N-硅外延层5。之后在与发射结对应的位置上进行选择性离子注入掺杂，掺入较高浓度(1016/cm3～2×1017/cm3)的N型杂质磷或砷，经过炉温950℃、30分钟的退火或1050℃、20秒的快速退火，完成集电区6的杂质激活和再分布。由于浓度较高的集电区的SIC层只集中在与SiO2层9的窗口所限定的发射结所对应的区域，而外基区11下面的N-区杂质浓度很低，这样既保证了器件的电流和频率性能，又限制了BC结的电容，有利于提高器件的高频功率增益性能。(参见示意图3)。
2.SiGe基区的形成，用RPCVD或UHV/CVD进行选择性SiGe外延，在选择N-硅外延区(包括集电区)之上形成SiGe区8，一般厚度为几十纳米(参见示意图4)。
3.发射极的形成及外基区注入，用热分解法淀积SiO2，利用光刻胶掩蔽，用选择性的干法刻蚀或湿法腐蚀开出发射极窗口，淀积非掺杂多晶硅；采用离子注入掺入高剂量的N型杂质(磷和/或砷)，用反应离子刻蚀和湿法腐蚀完成发射极台面的制作，并以此为掩蔽在外基区注入高剂量的P型杂质(硼或二氟化硼)。(参见示意图5)。
4.用热分解法淀积SiO2，用光刻胶掩蔽在集电极引出的位置去掉SiO2，并注入高剂量的N型杂质，制作集电极引出区，采用快速热退火激活注入杂质。在有源区内RIE干法回刻SiO2，使发射极台面的两侧形成侧墙12。溅射金属钛、或镍、或钴，两步退火加选择性湿法腐蚀Ti、或镍、或钴，在外基区表面、发射极表面以及集电极引出区表面形成硅化物。(参见示意图6)。
5.制作孔介质，用选择性刻蚀或腐蚀开出欧姆接触窗口，必要时可在接触窗口内补充硅化物，淀积复合金属(接触层+阻挡层+导电层)。按常规方式制作金属互连等后道工艺，即可得到高性能的SiGeHBT。(参见示意图1)
若将本发明做如下改变：
⑤衬底1改变为N+材料；
⑥省去P+隔离环、SiO2层7和N+埋层区，直接在N+衬底上进行大面积N-硅外延；
⑦省去制作集电极引出区、集电极引出孔和集电极引出电极；
⑧省去通孔和上层金属电极；
则可实现背面为集电极的分立器件制作，其工艺更加简单。其结构参见示意图2。
通常情况下，N-Si层是用常压外延的方法，在整个圆片上进行大面积的Si外延然后利用浅槽和深槽将各器件的集电区隔离开，为了避免槽的台阶影响到后面的工艺，必须将SiO2和多晶硅填入槽中，并进行回刻来实现平坦化，在本发明中，利用选择外延仅在单晶Si上进行同质外延生长，而在SiO2上由于Si无法成核的特点，利用制作局部N+埋层的SiO2窗口，将需要N-硅的区域裸露，就可以在裸露的硅上得到选择性N-Si外延层。由于选择性N-Si外延区域是孤岛状，相互之间有SiO2隔离，因此可以省去刻深槽及其回填平坦化等工艺，简化了工艺步骤。参见图3。
本发明选择此时在对应于发射区窗口的位置上进行选择性离子注入掺杂，注入适量的N型杂质。(这时还可根据N-层的厚度，在集电极引出孔的区域内注入高剂量的N型杂质。当N-层薄时，此步也可不做)。此时由于没有SiGe层的存在，退火的方式和条件不受限制，可以得到完美的晶格和理想的杂质分布。图4中的SIC区域即为集电区6，由于浓度较高的集电区6只集中在与SiO2层9限定的发射结所对应的区域内，而外基区11下面的N-区浓度依然很低，十分有利于降低SiGeHBT的BC结电容，提高其高频性能。SIC完成之后，仍用选择性外延生长SiGe区，以尽量降低基极与集电极之间的寄生电容。
本发明在外基区掺杂完成之后，在外基区表面、发射极台面上以及集电极引出阱内表面形成钛硅化物或钴硅化物，其中外基区表面和发射极台面上的硅化物是采用侧墙隔离的自对准方式形成。常规的BJT通常不做硅化物，少数用光刻的方式，在SiO2上开出窗口，在窗口区域内形硅化物。由于本发明是自对准方式，因此在发射极台面和外基区表面的最大范围内形成了硅化物，可以更好地降低外基区薄层电阻以及基极和发射极的欧姆接触电阻，提高器件的高频功率增益和噪声性能。结构参见图6。为了保证基极和发射极的欧姆接触电阻，必要时也可在接触孔形成后，在孔内进一步补充硅化物。
本发明中的SIC与发射区窗口之间、外基区注入与发射区窗口之间都不是自对准的，其中前者对于对准的要求不高，0.8um光刻机的套准精度，完全可以满足器件性能要求。与传统的非自对准SiGeHBT结构一样，外基区注入与发射区窗口对于对准的要求稍高一些，否则发射极两侧的基区串联电阻将不对称。设计时应尽量降低发射极两侧基区串联电阻在整个Rb中所占的比重。
Claims (5)
1.一种NPN型的锗硅异质结双极晶体管，其特征在于，在P型硅衬底(1)上面设置P+隔离环(3)和N+埋层区(2)，N+埋层区(2)厚度与P型衬底(1)上表面基本平齐，在N+埋层区(2)两边的P型衬底(1)上面保留SiO2(7)，在N+埋层区(2)上面是选择性Si外延N-区(5)，该区中部是镶嵌选择性离子注入SIC材料的集电区(6)，在集电区(6)左边选择外延N-区(5)内是集电极引出N+区(4)，集电区(6)和集电极引出N+区(4)的下平面与N+埋层区(2)接触；在上述结构的上平面生长一层选择性SiGe外延区(8)，选择性Si外延N-区(5)两边是穿过选择性SiGe外延区(8)的U型侧墙介质层(12.1)，在U型侧墙介质层(12.1)的U型槽内填入孔介质(14)；选择性SiGe外延区(8)上面的SiO2层(9)上的发射区窗口与集电区(6)对应，离子注入掺杂的多晶硅发射极(10)在带有发射区窗口的SiO2层(9)上形成T型多晶硅发射极，由T型发射极自对准形成的离子注入掺杂外基区(11)的组成部分有离子注入硼的SiGe层，以及下面N-硅外延层中因注入硼而变为P+硅的区域；多晶硅发射极(10)和离子注入外基区(11)上面为硅化物(13)，金属电极(15)分别设置在多晶硅发射极(10)、外基区(11)以及集电极引出N+区(4)之上，金属电极的下表面在硅化物(13)之上；金属层间介质(16)覆盖在整个器件上表面，上层金属(17)通过金属层间介质(16)上的通孔与金属电极(15)接通。
2.根据权利要求1所述NPN型的锗硅异质结双极晶体管，其特征在于，所述多晶硅发射极(10)周围另设劈型介质侧墙(12)。
3.根据权利要求1所述NPN型的锗硅异质结双极晶体管，其特征在于，所述集电极、基极和发射极集成在同一平面上。
4.NPN型的锗硅异质结双极晶体管的制造方法，其特征在于，所述NPN型的锗硅异质结双极晶体管的制造方法是采用常规的微细加工，其制造工艺特点如下：
1)集电区的形成，首先，在P型<100>硅片(1)上制作SiO2层(7)，利用干法刻蚀或/和湿法腐蚀，在SiO2层(7)上开出局部N+埋层(2)的窗口，并注入高剂量的N型杂质砷、锑或磷，然后高温炉退火，使N+/P的结深满足设计要求，通常为1-3μm深；硼离子注入形成P+隔离环(3)或在制作SiO2层(7)之前进行，P+隔离环的杂质浓度为1017/cm3；减压化学气相淀积RPCVD或超高真空化学气相淀积UHVCVD进行选择性硅外延，原位掺入低浓度N型杂质，在SiO2层(7)限定的窗口内得到低浓度的N-硅外延层(5)之后，在与发射结对应的位置上进行选择性离子注入掺杂，掺入浓度为1016/cm3～2×1017/cm3的N型杂质磷或砷，经过炉温950℃、30分钟退火或1050℃、20秒的快速退火，完成选择性离子注入的集电区(6)的杂质激活和再分布，由于浓度较高的集电区(6)只集中在与SiO2层(9)的窗口所限定的发射结所对应的区域，而外基区(11)下面的N-区杂质浓度很低，这样既保证了器件的电流和频率性能，又限制了BC结的电容，有利于提高器件的高频功率增益性能；
2)SiGe基区的形成，用RPCVD或UHVCVD进行选择性SiGe外延，在选择N-硅外延区(包括集电区)之上形成SiGe区(8)，厚度为几十纳米；
3)发射极的形成及外基区注入，用热分解法淀积SiO2，利用光刻胶掩蔽，用选择性的干法刻蚀或湿法腐蚀开出发射极窗口，淀积非掺杂多晶硅；采用离子注入掺入上述剂量的N型杂质磷和/或砷，用反应离子刻蚀和湿法腐蚀完成发射极台面的制作，并以此为掩蔽在外基区注入高剂量的P型杂质硼或二氟化硼；
4)用热分解法淀积SiO2，用光刻胶掩蔽在集电极引出的位置去掉SiO2，并注入高剂量的N型杂质，制作集电极引出区，采用快速热退火激活注入杂质，在有源区内RIE干法回刻SiO2，使发射极台面的两侧形成侧墙(12)，溅射金属钛、或镍、或钴，两步退火加选择性湿法腐蚀Ti、或镍、或钴，在外基区表面、发射极表面以及集电极引出区表面形成硅化物；
5)制作孔介质，用选择性刻蚀或腐蚀开出欧姆接触窗口，或在接触窗口内补充硅化物，淀积接触层+阻挡层+导电层的复合金属层，然后按常规方式制作金属互连后道工艺，即可得到高性能的SiGeHBT。
5.根据权利要求4所述NPN型的锗硅异质结双极晶体管的制造方法，其特征在于，所述衬底(1)的材料由P型<100>硅改为N+<100>硅材料，直接在N+衬底上进行N-外延，从而省去P+隔离环、SiO2层(7)和N+埋层区，同时还省去制作集电极引出区、集电极引出孔、集电极引出电极、金属层间介质和上层金属电极；则可实现背面为集电极的分立器件制作，其工艺更加简单。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101198503A CN100508209C (zh) | 2007-08-01 | 2007-08-01 | Npn型的锗硅异质结双极晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101198503A CN100508209C (zh) | 2007-08-01 | 2007-08-01 | Npn型的锗硅异质结双极晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101101922A true CN101101922A (zh) | 2008-01-09 |
| CN100508209C CN100508209C (zh) | 2009-07-01 |
Family
ID=39036105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101198503A Expired - Fee Related CN100508209C (zh) | 2007-08-01 | 2007-08-01 | Npn型的锗硅异质结双极晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100508209C (zh) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866856A (zh) * | 2010-05-12 | 2010-10-20 | 上海宏力半导体制造有限公司 | Npn晶体管及其制作方法 |
| CN102142457A (zh) * | 2011-03-15 | 2011-08-03 | 上海宏力半导体制造有限公司 | 异质结双极型晶体管及其制备方法 |
| CN102347235A (zh) * | 2010-08-04 | 2012-02-08 | 中国科学院微电子研究所 | 应变半导体沟道形成方法和半导体器件 |
| CN102347354A (zh) * | 2010-08-05 | 2012-02-08 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管及制造方法 |
| CN102376569A (zh) * | 2011-10-14 | 2012-03-14 | 清华大学 | 一种用于激光加工位置量测的微测试结构制造方法 |
| CN102403222A (zh) * | 2010-09-09 | 2012-04-04 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管的制造方法 |
| CN102412278A (zh) * | 2010-09-26 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法 |
| CN102412281A (zh) * | 2010-09-26 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102446965A (zh) * | 2010-10-14 | 2012-05-09 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102456726A (zh) * | 2010-10-19 | 2012-05-16 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN101707182B (zh) * | 2009-11-26 | 2012-07-18 | 上海宏力半导体制造有限公司 | 一种在异质结双极型晶体管的基区中抑制硼扩散的方法 |
| CN102931226A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 自对准锗硅异质结双极型三极管及其制作方法 |
| CN102956478A (zh) * | 2011-08-24 | 2013-03-06 | 上海华虹Nec电子有限公司 | 锗硅边缘变薄引起的直流电流放大倍数增大的补偿方法 |
| CN103050518A (zh) * | 2012-01-06 | 2013-04-17 | 上海华虹Nec电子有限公司 | 锗硅异质结双极型晶体管及其制造方法 |
| CN103165573A (zh) * | 2011-12-12 | 2013-06-19 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
| CN103339731A (zh) * | 2011-01-31 | 2013-10-02 | 飞兆半导体公司 | 具有过度生长的发射极的SiC双极结晶体管 |
| US8575654B2 (en) | 2010-08-04 | 2013-11-05 | Institute of Microelectronics, Chinese Academy of Sciences | Method of forming strained semiconductor channel and semiconductor device |
| CN102110606B (zh) * | 2011-01-17 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 异质结双极晶体管的形成方法及其异质结双极晶体管 |
| CN109314133A (zh) * | 2016-06-30 | 2019-02-05 | 英特尔公司 | 具有后道晶体管的集成电路管芯 |
| WO2022062545A1 (zh) * | 2020-09-28 | 2022-03-31 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法与半导体存储器件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544082B (zh) * | 2010-12-17 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结npn三极管器件及制造方法 |
-
2007
- 2007-08-01 CN CNB2007101198503A patent/CN100508209C/zh not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101707182B (zh) * | 2009-11-26 | 2012-07-18 | 上海宏力半导体制造有限公司 | 一种在异质结双极型晶体管的基区中抑制硼扩散的方法 |
| CN101866856A (zh) * | 2010-05-12 | 2010-10-20 | 上海宏力半导体制造有限公司 | Npn晶体管及其制作方法 |
| US8575654B2 (en) | 2010-08-04 | 2013-11-05 | Institute of Microelectronics, Chinese Academy of Sciences | Method of forming strained semiconductor channel and semiconductor device |
| CN102347235A (zh) * | 2010-08-04 | 2012-02-08 | 中国科学院微电子研究所 | 应变半导体沟道形成方法和半导体器件 |
| CN102347235B (zh) * | 2010-08-04 | 2014-02-12 | 中国科学院微电子研究所 | 应变半导体沟道形成方法和半导体器件 |
| CN102347354A (zh) * | 2010-08-05 | 2012-02-08 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管及制造方法 |
| CN102347354B (zh) * | 2010-08-05 | 2013-04-24 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管及制造方法 |
| CN102403222A (zh) * | 2010-09-09 | 2012-04-04 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管的制造方法 |
| CN102403222B (zh) * | 2010-09-09 | 2013-09-11 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管的制造方法 |
| CN102412278A (zh) * | 2010-09-26 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法 |
| CN102412281A (zh) * | 2010-09-26 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102412278B (zh) * | 2010-09-26 | 2014-08-13 | 上海华虹宏力半导体制造有限公司 | 锗硅BiCMOS工艺中垂直型PNP三极管及制造方法 |
| CN102412281B (zh) * | 2010-09-26 | 2013-07-24 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102446965A (zh) * | 2010-10-14 | 2012-05-09 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102446965B (zh) * | 2010-10-14 | 2013-09-11 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102456726B (zh) * | 2010-10-19 | 2013-07-24 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102456726A (zh) * | 2010-10-19 | 2012-05-16 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| CN102110606B (zh) * | 2011-01-17 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 异质结双极晶体管的形成方法及其异质结双极晶体管 |
| CN103339731A (zh) * | 2011-01-31 | 2013-10-02 | 飞兆半导体公司 | 具有过度生长的发射极的SiC双极结晶体管 |
| CN102142457A (zh) * | 2011-03-15 | 2011-08-03 | 上海宏力半导体制造有限公司 | 异质结双极型晶体管及其制备方法 |
| CN102931226A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 自对准锗硅异质结双极型三极管及其制作方法 |
| CN102931226B (zh) * | 2011-08-12 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 自对准锗硅异质结双极型三极管及其制作方法 |
| CN102956478A (zh) * | 2011-08-24 | 2013-03-06 | 上海华虹Nec电子有限公司 | 锗硅边缘变薄引起的直流电流放大倍数增大的补偿方法 |
| CN102956478B (zh) * | 2011-08-24 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 锗硅边缘变薄引起的直流电流放大倍数增大的补偿方法 |
| CN102376569A (zh) * | 2011-10-14 | 2012-03-14 | 清华大学 | 一种用于激光加工位置量测的微测试结构制造方法 |
| CN103165573B (zh) * | 2011-12-12 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
| CN103165573A (zh) * | 2011-12-12 | 2013-06-19 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 |
| CN103050518B (zh) * | 2012-01-06 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极型晶体管及其制造方法 |
| CN103050518A (zh) * | 2012-01-06 | 2013-04-17 | 上海华虹Nec电子有限公司 | 锗硅异质结双极型晶体管及其制造方法 |
| CN109314133A (zh) * | 2016-06-30 | 2019-02-05 | 英特尔公司 | 具有后道晶体管的集成电路管芯 |
| WO2022062545A1 (zh) * | 2020-09-28 | 2022-03-31 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法与半导体存储器件 |
| US11411071B1 (en) | 2020-09-28 | 2022-08-09 | Changxin Memory Technologies, Inc. | Capacitor array structure and method for manufacturing a capacitor array structure, and semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100508209C (zh) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100508209C (zh) | Npn型的锗硅异质结双极晶体管及其制造方法 | |
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| TWI582853B (zh) | 具有側壁限定之內部基極至外部基極聯絡區域的電晶體結構與形成該結構的方法 | |
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| US8377788B2 (en) | SiGe heterojunction bipolar transistor and method of forming a SiGe heterojunction bipolar transistor | |
| CN102931226B (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| US7554174B2 (en) | Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN102403344B (zh) | 锗硅BiCMOS工艺中的寄生PNP双极晶体管 | |
| CN102064190B (zh) | SiGe BiCMOS工艺中的SiGe PNP双极晶体管 | |
| CN104425577B (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN103035690A (zh) | 超高压锗硅异质结双极晶体管及其制备方法 | |
| CA1116309A (en) | Structure and process for optimizing the characteristics of i.sup.2l devices | |
| CN103137675B (zh) | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 | |
| US6830982B1 (en) | Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor | |
| CN102412275A (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| CN102543727B (zh) | 锗硅hbt结构、其赝埋层结构及其制造方法 | |
| CN103066115B (zh) | 垂直寄生型pnp三极管及制造方法 | |
| CN102456726B (zh) | 锗硅异质结双极晶体管 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| JP2004311971A (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN103165667B (zh) | 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TSINGHUA HOLDINGS CO., LTD. Owner name: CHINA ELECTRONICS CORPORATION Free format text: FORMER OWNER: CEC + HUATSING MICROELECTRONICS ENGINEERING CENTER CO., LTD. Effective date: 20101118 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100086 ROOM 902, CE INFORMATION BUILDING, NO. 6, ZHONGGUANCUN SOUTH STREET,HAIDIAN DISTRICT, BEIJING TO: 100864 NO. 27, WANSHOU ROAD, HAIDIAN DISTRICT, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20101118 Address after: 100864 No. 27, Haidian District, Beijing, Wanshou Road Co-patentee after: Tsinghua Holdings Co., Ltd. Patentee after: China Electronic Information Industry Group Co. Address before: 100086, room 902, CLP information building, 6 South Avenue, Beijing, Haidian District, Zhongguancun Patentee before: CEC & Huatsing Microelectronics Engineering Center Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090701 Termination date: 20140801 |
|
| EXPY | Termination of patent right or utility model |