CN102543727B - 锗硅hbt结构、其赝埋层结构及其制造方法 - Google Patents

锗硅hbt结构、其赝埋层结构及其制造方法 Download PDF

Info

Publication number
CN102543727B
CN102543727B CN201010596273.9A CN201010596273A CN102543727B CN 102543727 B CN102543727 B CN 102543727B CN 201010596273 A CN201010596273 A CN 201010596273A CN 102543727 B CN102543727 B CN 102543727B
Authority
CN
China
Prior art keywords
buried regions
counterfeit buried
boron
sige hbt
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010596273.9A
Other languages
English (en)
Other versions
CN102543727A (zh
Inventor
陈帆
毛文铭
刘东华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010596273.9A priority Critical patent/CN102543727B/zh
Publication of CN102543727A publication Critical patent/CN102543727A/zh
Application granted granted Critical
Publication of CN102543727B publication Critical patent/CN102543727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种SiGe HBT的制造方法,包括如下步骤:1)在P型衬底硅片上进行浅沟槽刻蚀;2)进行赝埋层的第一道注入,注入杂质为硼;3)进行赝埋层的第二道注入,注入杂质为铟;4)在浅沟槽内填入氧化硅形成场氧区;用光刻定义集电区,在有源区中进行离子注入形成集电区,再进行热推阱工艺,形成热扩散之后的赝埋层硼分布以及赝埋层铟分布;5)进行后续工艺,包括形成基区、发射区、在赝埋层顶部的场氧区中形成深接触孔引出集电极和金属连线,SiGe HBT器件最终形成。此外,本发明还公开了采用上述方法形成的赝埋层结构和SiGe HBT结构。本发明实现了深接触孔与赝埋层良好的欧姆接触,也降低了赝埋层的方块电阻。

Description

锗硅HBT结构、其赝埋层结构及其制造方法
技术领域
本发明属于一种半导体器件结构,具体涉及一种SiGe HBT(SiGe异质结双极型晶体管),尤其涉及一种SiGe HBT的赝埋层结构;此外,本发明还涉及该SiGe HBT结构及其制造方法。
背景技术
在申请人申请的发明名称为“锗硅异质结双极晶体管的制造方法”的专利申请(申请号:201010277649.X)中,SiGe BiCMOS工艺采用了独创的深孔接触工艺和赝埋层(Pseudo Buried Layer),使得器件具有面积小、成本低等特点。工艺上的特点就是深孔直接与浅沟槽底部的硅(赝埋层)接触,无法引入金属硅化物工艺;同时为了满足HBT器件的性能需求,赝埋层要具有一定量的横向和纵向扩散,因此赝埋层的注入杂质必须使用具有快速横向扩散特性的硼。由于赝埋层的注入发生在工艺流程的开始阶段,基本上承受了所有的热过程,这样虽然达到了赝埋层横向扩散的要求,但也造成了赝埋层表面的杂质浓度过低,从而使得赝埋层与深接触孔的接触电阻过大,某些情况下甚至无法形成有效的欧姆接触;浓度的降低也会造成赝埋层本身的方块电阻增加。
发明内容
本发明要解决的技术问题是提供一种SiGe HBT的制造方法,本发明在P型赝埋层(Pseudo Buried Layer)的注入工艺中采用硼注入加铟注入的两步注入的方法,利用杂质铟在硅单晶中扩散慢的特点,使得赝埋层在整个工艺流程结束时,表面的杂质浓度基本不变,从而实现深接触孔与赝埋层良好的欧姆接触,也降低了赝埋层本身的方块电阻。为此,本发明还提供采用上述方法形成的赝埋层结构及SiGe HBT结构。
为解决上述技术问题,本发明提供一种SiGe HBT的制造方法,包括如下步骤:
1)在P型衬底硅片上进行浅沟槽刻蚀;
2)进行赝埋层的第一道注入,注入杂质为硼;
3)进行赝埋层的第二道注入,注入杂质为铟;
4)在浅沟槽内填入氧化硅形成场氧区;用光刻定义集电区,在有源区中进行离子注入形成集电区,再进行热推阱工艺,形成热扩散之后的赝埋层硼分布以及赝埋层铟分布;
5)进行后续工艺,包括形成基区、发射区、在赝埋层顶部的场氧区中形成深接触孔引出集电极和金属连线,完整的SiGe HBT器件最终形成。
步骤1)具体为:在P型衬底硅片上依次淀积底层氧化物、中间硅化物和顶层氧化物,形成由底层氧化物、中间硅化物和顶层氧化物组成的ONO薄膜;然后采用光刻定义浅沟槽位置,干法刻蚀部分底层氧化物、中间硅化物和顶层氧化物;再以顶层氧化物作为硬掩模层进行浅沟槽刻蚀;再淀积一层氧化膜形成浅沟槽的氧化物侧墙。
在步骤2)中,注入杂质为具有快速热扩散特性的硼,硼的注入剂量为1e14cm-2~1e16cm-2,注入能量范围是3keV~30keV。
在步骤2)中,为了防止硼杂质注入到有源区,使用了厚度为300~1000埃的中间氮化硅作为阻挡层;同时为了防止硼杂质注入到有源区的侧壁,使用了一层厚度为200~1200埃的氧化层侧壁作为阻挡层。
在步骤3)中,注入杂质为具有慢速热扩散特性的铟,铟的注入剂量为1e14~1e16cm-2,注入能量为5keV~50keV。
在步骤4)中,所述热扩散之后的赝埋层硼分布以及赝埋层铟分布,硼扩散较多,分布有了很大的变化;而铟的分布变化很小。
在步骤5)中,所述深接触孔是通过在赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛或氮化钛阻挡金属层后、再填入钨形成的。
此外,本发明还提供一种采用上述方法形成的赝埋层结构,在浅沟槽的场氧区下面有二层赝埋层,分别是铟掺杂的赝埋层和硼掺杂的赝埋层,该铟掺杂的赝埋层位于硼掺杂的赝埋层内部。
此外,本发明还提供一种采用上述方法形成的SiGe HBT结构,包括:集电区、赝埋层、场氧区、基区和发射区;
所述赝埋层位于场氧区下面,分别是铟掺杂的赝埋层和硼掺杂的赝埋层,该铟掺杂的赝埋层位于硼掺杂的赝埋层内部;在所述赝埋层顶部的场氧区中形成深接触孔;
所述集电区通过所述赝埋层和深接触孔连接到金属引线引出集电极;
所述基区通过场氧区上的锗硅多晶硅以及传统的接触孔引出到金属引线;
所述发射区通过传统的接触孔引出到金属引线。
和现有技术相比,本发明具有以下有益效果:由图1和图2所示,本发明在P型赝埋层的注入工艺中采用硼注入加铟注入的两步注入的方法,利用杂质铟在硅单晶中扩散慢的特点,使得赝埋层在整个工艺流程结束时,大幅度提高了赝埋层的表面杂质浓度(见图2)。这个高浓度对于减小赝埋层本身的方块电阻和使其与深接触孔形成良好的欧姆接触提供良好的工艺保证。采用此工艺的SiG HBT器件的电流增益系数不受影响,其频率特性与电流输出能力进一步改善,也有益于功率增益的提高。
附图说明
图1A是改进之前的赝埋层结构示意图;
图1B是本发明的赝埋层结构示意图;
图2是本发明中赝埋层杂质与改进之前的赝埋层杂质分布比较示意图;
图3A是本发明方法中N型赝埋层硼注入之后的器件截面图;
图3B是本发明方法中N型赝埋层铟注入之后的器件截面图;
图3C是本发明方法中锗硅HBT集电区N型注入之后的器件截面图;
图3D是本发明所有工艺流程结束之后形成的一种锗硅异质结三极管的器件截面图;
其中:101是硅衬底,102是底层氧化硅,103是中间氮化硅,104是顶层氧化硅,105是氧化物侧墙,106是氧化物残余,107是硼注入之后的赝埋层,201是铟注入之后的赝埋层,301是热扩散之后的硼掺杂的赝埋层,302是热扩散之后的铟掺杂的赝埋层,303是STI中的场氧,401是集电区,402是基区隔离场氧,403是基区,404是锗硅多晶硅,405是发射极多晶硅隔离氧化物,406是多晶硅发射极,407是多晶硅发射极侧墙,408是深接触孔,409是接触孔,410是金属连线。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明的一种SiGe HBT的制造方法,其中,连接SiGe PNP HBT管集电极的赝埋层注入工艺采用了两步注入的方法,一步注入是具有快速热扩散特性的杂质硼注入,另外一步注入是具有慢速热扩散特性的铟注入。赝埋层的方块电阻进一步减小,深接触孔和赝埋层形成良好的欧姆接触,同时接触电阻小;采用此工艺的SiG HBT器件的电流增益系数不受影响,其频率特性与电流输出能力进一步改善,也有益于功率增益的提高。该方法主要包括如下步骤:
1.如图3A所示,首先选用P型衬底硅片101,依次淀积底层氧化硅102、中间氮化硅103和顶层氧化硅104,形成由底层氧化硅102、中间氮化硅103和顶层氧化硅104组成的ONO薄膜;底层氧化硅102采用热氧化工艺淀积,其厚度为80~200埃;中间氮化硅103采用低压化学气相淀积工艺淀积,其厚度为300~2000埃;顶层氧化硅104采用低压化学气相淀积工艺或亚常压化学汽相淀积工艺淀积,其厚度为1000~10000埃。然后,采用光刻定义浅沟槽位置,干法刻蚀部分底层氧化硅102、中间氮化硅103和顶层氧化硅104,然后,以顶层氧化硅104作为硬掩模层进行浅沟槽(STI)刻蚀,刻蚀结束之后,淀积一层氧化膜形成氧化物侧墙105(厚度为200~1200埃)和氧化物残余106。然后进行赝埋层的第一道硼注入,形成硼注入之后的赝埋层107,注入杂质为具有快速热扩散特性的硼,剂量为1e14cm-2~1e16cm-2,能量范围是3keV~30keV。其中为了防止硼杂质注入到有源区,使用了厚度为300~1000埃的中间氮化硅103作为阻挡层。同时为了防止杂质注入到有源区的侧壁,使用了一层氧化物侧墙105作为阻挡层,氧化物侧墙105的厚度为200~1200埃。
2.如图3B所示,在第一步的赝埋层硼注入之后,接着进行第二道铟的注入,形成铟注入之后的赝埋层201,注入杂质为具有慢速热扩散特性的铟,其注入剂量为1e14~1e16cm-2、注入能量为5keV~50keV。
3.如图3C所示,在两道赝埋层注入之后,工艺流程按照传统的流程进行,即包括在浅沟槽内填入氧化硅形成场氧区303;用光刻定义集电区,在有源区中进行离子注入形成集电区,再进行热推阱工艺(即热扩散)。经过热扩散之后,形成热扩散之后的赝埋层硼分布(即硼掺杂的赝埋层301)以及热扩散之后的赝埋层铟分布(即铟掺杂的赝埋层302)。与图3B比较可见,硼扩散较多,分布有了很大的变化;而铟的分布变化很小。采用本发明方法形成的赝埋层结构如图3C所示,在浅沟槽的场氧区303下面有二层赝埋层,分别是铟掺杂的赝埋层302和硼掺杂的赝埋层301,该铟掺杂的赝埋层302位于硼掺杂的赝埋层301内部。
4.如图3D所示,锗硅BiCMOS工艺流程结束之后,完成后续工艺步骤,完整的器件最终形成,后续工艺包括形成基区403、形成发射区、在赝埋层301、302顶部的场氧区303中形成深接触孔408引出集电极401、金属连线等等。形成基区403具体包括:在硅衬底101上依次形成第一层氧化硅402、第二层锗硅多晶硅404。其次,形成基区窗口:通过刻蚀有源区上部的基区窗口介质层即所述第一层氧化硅402和第二层锗硅多晶硅404形成,所述基区窗口的尺寸大于或等于所述有源区尺寸,这样就能保证有源区上生长的基区的锗硅外延层都是单晶层。然后,在所述硅衬底101上进行锗硅外延层生长,刻蚀掉基区403外部的锗硅外延层以及基区窗口介质层,形成所述基区403,其中形成于所述有源区上部为所述本征基区,所述本征基区和所述集电区401形成接触;形成于所述场氧区303上部的为所述外基区,大部分外基区和场氧区303相隔有所述基区窗口介质层(即基区隔离场氧402和锗硅多晶硅404),基区窗口介质层能降低所述外基区与集电区401之间的结电容。形成发射区具体包括形成发射极多晶硅隔离氧化物405,多晶硅发射极406,多晶硅发射极侧墙407。所述深接触孔408是通过在赝埋层301、302顶部的场氧区303中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成的。采用本发明方法形成的SiGe HBT结构如图3C所示,锗硅异质结三极管的集电区401通过P型赝埋层301和302和深接触孔408连接到金属引线410;锗硅基区403通过场氧区303上的锗硅多晶硅404以及传统的接触孔409引出到金属引线410;多晶硅发射极406也是通过传统的接触孔409引出到金属引线410。

Claims (9)

1.一种SiGe HBT的制造方法,其特征在于,包括如下步骤:
1)在P型衬底硅片上进行浅沟槽刻蚀;
2)进行赝埋层的第一道注入,注入杂质为硼;
3)进行赝埋层的第二道注入,注入杂质为铟;
4)在浅沟槽内填入氧化硅形成场氧区;用光刻定义集电区,在有源区中进行离子注入形成集电区,再进行热推阱工艺,形成热扩散之后的赝埋层硼分布以及赝埋层铟分布;
5)进行后续工艺,包括形成基区、发射区、在赝埋层顶部的场氧区中形成深接触孔引出集电极和金属连线,完整的SiGe HBT器件最终形成。
2.如权利要求1所述的SiGe HBT的制造方法,其特征在于,步骤1)具体为:在P型衬底硅片上依次淀积底层氧化物、中间氮化物和顶层氧化物,形成由底层氧化物、中间氮化物和顶层氧化物组成的ONO薄膜;然后采用光刻定义浅沟槽位置,干法刻蚀部分底层氧化物、中间氮化物和顶层氧化物;再以顶层氧化物作为硬掩模层进行浅沟槽刻蚀;再淀积一层氧化膜形成浅沟槽的氧化物侧墙。
3.如权利要求1所述的SiGe HBT的制造方法,其特征在于,在步骤2)中,注入杂质为具有快速热扩散特性的硼,硼的注入剂量为1E14cm-2~1E16cm-2,注入能量范围是3keV~30keV。
4.如权利要求1或3所述的SiGe HBT的制造方法,其特征在于,在步骤2)中,为了防止硼杂质注入到有源区,使用了厚度为300~1000埃的中间氮化硅作为阻挡层;同时为了防止硼杂质注入到有源区的侧壁,使用了一层厚度为200~1200埃的氧化层侧壁作为阻挡层。
5.如权利要求1所述的SiGe HBT的制造方法,其特征在于,在步骤3)中,注入杂质为具有慢速热扩散特性的铟,铟的注入剂量为1E14~1E16cm-2,注入能量为5keV~50keV。
6.如权利要求1所述的SiGe HBT的制造方法,其特征在于,在步骤4)中,所述热扩散之后的赝埋层硼分布以及赝埋层铟分布,硼扩散较多,分布有了很大的变化;而铟的分布变化很小。
7.如权利要求1所述的SiGe HBT的制造方法,其特征在于,在步骤5)中,所述深接触孔是通过在赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛或氮化钛阻挡金属层后、再填入钨形成的。
8.一种采用权利要求1所述方法形成的赝埋层结构,其特征在于,在浅沟槽的场氧区下面有二层赝埋层,分别是铟掺杂的赝埋层和硼掺杂的赝埋层,该铟掺杂的赝埋层位于硼掺杂的赝埋层内部。
9.一种采用权利要求1-6任一项所述方法形成的SiGe HBT结构,包括:集电区、赝埋层、场氧区、基区和发射区,其特征在于:
所述赝埋层位于场氧区下面,分别是铟掺杂的赝埋层和硼掺杂的赝埋层,该铟掺杂的赝埋层位于硼掺杂的赝埋层内部;在所述赝埋层顶部的场氧区中形成深接触孔;
所述集电区通过所述赝埋层和深接触孔连接到金属引线引出集电极;
所述基区通过场氧区上的锗硅多晶硅以及传统的接触孔引出到金属引线;
所述发射区通过传统的接触孔引出到金属引线。
CN201010596273.9A 2010-12-20 2010-12-20 锗硅hbt结构、其赝埋层结构及其制造方法 Active CN102543727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010596273.9A CN102543727B (zh) 2010-12-20 2010-12-20 锗硅hbt结构、其赝埋层结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010596273.9A CN102543727B (zh) 2010-12-20 2010-12-20 锗硅hbt结构、其赝埋层结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102543727A CN102543727A (zh) 2012-07-04
CN102543727B true CN102543727B (zh) 2014-02-26

Family

ID=46350308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010596273.9A Active CN102543727B (zh) 2010-12-20 2010-12-20 锗硅hbt结构、其赝埋层结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102543727B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579079B (zh) * 2012-07-31 2016-10-19 上海华虹宏力半导体制造有限公司 抑制浅沟槽隔离工艺中双峰效应的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121937A1 (en) * 2006-11-08 2008-05-29 International Business Machines Corporation Heterojunction bipolar transistor with monocrystalline base and related methods
US7682892B2 (en) * 2007-08-31 2010-03-23 Texas Instruments Incorporated MOS device and process having low resistance silicide interface using additional source/drain implant
US20090065804A1 (en) * 2007-09-10 2009-03-12 International Business Machines Corporation Bipolar transistor with low resistance base contact and method of making the same
JP2010021176A (ja) * 2008-07-08 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN102543727A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102117827B (zh) BiCMOS工艺中的寄生垂直型PNP器件
CN100508209C (zh) Npn型的锗硅异质结双极晶体管及其制造方法
CN102097465B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102110709B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
US20120032233A1 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
CN102931226B (zh) 自对准锗硅异质结双极型三极管及其制作方法
CN102412274A (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN103066101B (zh) 锗硅hbt器件及制造方法
CN102403256B (zh) 赝埋层及制造方法、深孔接触及三极管
CN102931220B (zh) 锗硅异质结双极型三极管功率器件的制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102543727B (zh) 锗硅hbt结构、其赝埋层结构及其制造方法
US6642096B2 (en) Bipolar transistor manufacturing
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN102412149B (zh) 低噪声的锗硅异质结双极晶体管制作方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN104465372A (zh) 双极型三极管的制造方法及结构
US7235861B1 (en) NPN transistor having reduced extrinsic base resistance and improved manufacturability
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN103066115B (zh) 垂直寄生型pnp三极管及制造方法
CN103165667B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN102543725A (zh) 高速锗硅异质结双极晶体管的制造方法
CN102543726B (zh) 高压锗硅异质结双极晶体管的制造方法
CN102412279B (zh) 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant