背景技术
双极晶体管是构成现代大规模集成电路的器件结构之一,双极晶体管优点在于操作速度快、单位芯片面积的输出电流大、导通电压变动小,适于制作模拟电路。
随着半导体工艺的不断发展,对器件性能要求越来越高,对双极晶体管(例如NPN晶体管)的性能要求也相应提高。
现有形成NPN晶体管的工艺如下:如图1所示,提供半导体衬底100,所述半导体衬底100的材料可以是硅或锗硅等;在半导体衬底100内注入锑离子且进行扩散,形成N型埋层区域101;采用热氧化法在N埋层区域101上形成第一氧化层102。在第一氧化层102上形成第一光刻胶层(未图示),经过光刻工艺后,在第一光刻胶层上定义出集电极开口图形;以第一光刻胶层为掩膜,沿集电极开口图形向N型埋层区域101中注入N型离子并进行扩散,形成集电极104,所述N型离子为磷离子。
参考图2,去除第一光刻胶层后,去除第一氧化层102;形成覆盖N型埋层区域101和集电极104的形成P型外延层,所述P型外延层作为基极106,其材料为锗硅;用化学气相沉积法或热氧化法在P型外延层上形成第二氧化层108;在第二氧化层108上旋涂第二光刻胶层(未图示),经过光刻工艺后,在第二光刻胶层上定义出接触孔图形;以第二光刻胶层为掩膜,沿接触孔图形向刻蚀第二氧化层108至露出P型外延层,形成接触孔109。
如图3所示,去除第二光刻胶层后,用化学气相沉积法形成填充满接触孔109且覆盖第二氧化层108表面的多晶硅层;平坦化多晶硅层,使其表面平整后,在多晶硅层上形成第三光刻胶层(未图示),经过曝光显影工艺后,定义出发射极图形;以第三光刻胶层为掩膜,沿发射极图形刻蚀多晶硅层和第二氧化层108,形成发射极110。
参考图4,以发射极110为掩膜,向基极106内注入离子并进行扩散工艺,形成掺杂区111,用于降低串联电阻,所述离子注入剂量大于3×1015/cm2,能量为10KeV。
现有技术形成的NPN晶体管,由于在发射极110及基极106一次性通过高剂量和高能量的离子注入来降低串联电阻,但是会造成侧向和瞬态扩散的负面影响。
发明内容
本发明解决的问题是提供一种NPN晶体管及其制造方法,防止侧向和瞬态扩散的影响。
本发明提供一种NPN晶体管的制造方法,包括:提供半导体衬底,所述半导体衬底内形成有N型埋层区域;在N型埋层区域上形成第一氧化层后,在N型埋层区域注入离子,形成集电极;去除第一氧化层后,在N型埋层区域上形成P型外延层,作为基极;在P型外延层上形成包含有接触孔的第二氧化层后,形成填充满接触孔及覆盖第二氧化层上的多晶硅层;刻蚀多晶硅层和第二氧化层至露出P型外延层,刻蚀后的多晶硅层作为发射极;在发射极两侧的基极内形成浅掺杂金属接触;在发射极及刻蚀后的第二氧化层两侧形成侧墙;以侧墙为掩膜,向基极内注入离子,形成深度大于浅掺杂金属接触的深掺杂金属接触。
本发明还提供一种NPN晶体管,包括:半导体衬底;位于半导体衬底内的N型埋层区域;位于N埋层区域内的集电极;位于N埋层区域及集电极上的基极;位于基极表面的第二氧化层,所述第二氧化层内具有贯穿其厚度的接触孔;填充满接触孔且覆盖接触孔周围第二氧化层表面的发射极;其特征在于,还包括:位于发射极两侧基极内的浅掺杂金属接触;位于发射极及第二氧化层两侧的侧墙;位于发射极及侧墙两侧基极内的深掺杂区,所述深掺杂区比浅掺杂区在基极内的深度大。
与现有技术相比,本发明具有以下优点:在发射极两侧的基极内通过两次离子注入形成深浅及尺寸不同的浅掺杂区和深掺杂区,用于降低串联电阻。由于第一次在基极进行离子注入采用浅掺杂,低剂量可降低离子的侧向扩散,低能量可以降低由于高能量注入造成的缺陷辅助瞬态扩散;而第二次离子注入采用深掺杂,这步注入可大大降低串联电阻,同时此次注入远离本征基极,也可降低侧向和瞬态扩散的影响。
具体实施方式
本发明形成NPN晶体管的具体实施方式流程如图5所示,执行步骤S1,提供半导体衬底,所述半导体衬底内形成有N型埋层区域;执行步骤S2,在N型埋层区域上形成第一氧化层后,在N型埋层区域注入离子,形成集电极;执行步骤S3,去除第一氧化层后,在N型埋层区域上形成P型外延层,作为基极;执行步骤S4,在P型外延层上形成包含有接触孔的第二氧化层后,形成填充满接触孔及覆盖第二氧化层上的多晶硅层;执行步骤S5,刻蚀多晶硅层和第二氧化层至露出P型外延层,刻蚀后的多晶硅层作为发射极;执行步骤S6,在发射极两侧的基极内形成浅掺杂金属接触;执行步骤S7,在发射极及刻蚀后的第二氧化层两侧形成侧墙;执行步骤S8,以侧墙为掩膜,向基极内注入离子,形成深度大于浅掺杂金属接触的深掺杂金属接触。
基于上述实施方式形成的NPN晶体管,包括:半导体衬底;位于半导体衬底内的N型埋层区域;位于N埋层区域内的集电极;位于N埋层区域及集电极上的基极;位于基极表面的第二氧化层,所述第二氧化层内具有贯穿其厚度的接触孔;填充满接触孔且覆盖接触孔周围第二氧化层表面的发射极;位于发射极两侧基极内的浅掺杂金属接触;位于发射极及第二氧化层两侧的侧墙;位于发射极及侧墙两侧基极内的深掺杂区,所述深掺杂区比浅掺杂区在基极内的深度大。
本发明在发射极两侧的基极内通过两次离子注入形成深浅及尺寸不同的浅掺杂区和深掺杂区,用于降低串联电阻。由于第一次在基极进行离子注入采用浅掺杂,低剂量可降低离子的侧向扩散,低能量可以降低由于高能量注入造成的缺陷辅助瞬态扩散;而第二次离子注入采用深掺杂,这步注入可大大降低串联电阻,同时此次注入远离本征基极,也可降低侧向和瞬态扩散的影响。
下面结合附图对本发明的具体实施方式做详细的说明。
图6至图11是本发明形成NPN晶体管的实施例示意图。如图6所示,提供半导体衬底200,所述半导体衬底200的材料可以是硅或锗硅等;向半导体衬底200内注入如锑离子等N型离子且进行扩散,形成N型埋层区域201;采用热氧化法或化学气相沉积法在N埋层区域201上形成第一氧化层202,所述第一氧化层202的厚度为120埃~180埃,优选150埃,材料为含硅氧化物,例如二氧化硅等。
继续参考图6,用旋涂法在第一氧化层202上形成第一光刻胶层(未图示),经过光刻工艺后,在第一光刻胶层上定义出集电极开口图形;以第一光刻胶层为掩膜,沿集电极开口图形向N型埋层区域201中注入N型离子并进行扩散,形成集电极204,所述N型离子为磷离子。
参考图7,去除第一光刻胶层后,采用干法刻蚀法去除第一氧化层;采用外延法形成覆盖N型埋层区域201及集电极204的P型外延层,所述P型外延层作为基极206,其材料为锗硅,厚度为700埃~1000埃,优选800埃。在P型外延层上形成厚度为800埃~1200埃的第二氧化层208,所述第二氧化层208的材料为含硅氧化物,例如二氧化硅;如果第二氧化层208的材料为二氧化硅,则形成方法为热氧化法。在第二氧化层208上旋涂第二光刻胶层(未图示),经过光刻工艺后,在第二光刻胶层上定义出接触孔开口图形;以第二光刻胶层为掩膜,沿接触孔开口图形刻蚀第二氧化层208至露出P型外延层,形成接触孔209。
如图8所示,去除第二光刻胶层后,用化学气相沉积法形成填充满接触孔209且覆盖第二氧化层208表面的多晶硅层;然后,在多晶硅层上形成第三光刻胶层(未图示),经过曝光显影工艺后,定义出发射极图形;以第三光刻胶层为掩膜,沿发射极图形刻蚀多晶硅层和第二氧化层208至露出基极206表面,形成发射极210。
参考图9,用旋涂法形成覆盖基极206及发射极210表面的第四光刻胶层211,经过光刻工艺后,保留发射极210表面的第四光刻胶层211;以第四光刻胶层为掩膜,向基极206内进行第一次离子注入,所述注入的是N型离子,并进行扩散工艺使离子分布均匀,形成浅掺杂区212。
本实施例中,所述N型离子具体可以是硼离子,其向基极206内注入的剂量为1×1015/cm2,能量为3KeV。其中,形成浅掺杂区212的作用为低剂量可降低离子的侧向扩散,低能量可以降低由于高能量注入造成的缺陷辅助瞬态扩散。
如图10所示,去除第四光刻胶层后,在发射极210及刻蚀后的第二氧化层208两侧形成厚度为80埃~120埃的侧墙214,所述侧墙的材料可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成,其中优选厚度为100埃。作为本实施例的一个优化实施方式,所述侧墙为氧化硅-氮化硅-氧化硅共同组成,具体工艺为:用化学气相沉积法或物理气相沉积法依次形成覆盖基极206以及包围发射极210和刻蚀后的第二氧化层208的第一氧化硅层、氮化硅层以及第二氧化硅层;然后,采用干法蚀刻的回蚀(etch-back)方法蚀刻第二氧化硅层、氮化硅层以及第一氧化硅层至露出基极206及发射极210表面,形成侧墙214。
继续参考图10,用旋涂法形成覆盖基极206表面、包围发射极210和侧墙214的第五光刻胶层213,经过光刻工艺后,保留包围发射极210和侧墙214的第五光刻胶层213;以第五光刻胶层为掩膜,向基极206内进行第二次离子注入,所述注入的是N型离子,并进行扩散工艺使离子分布均匀,形成深掺杂区216,其中深掺杂区216的深度大于浅掺杂区212,且位于发射极210两侧基极206内的深掺杂区216之间的距离大于浅掺杂区212之间的距离。
本实施例中,形成深掺杂区216采用的N型离子具体可以是硼离子,其向基极206内注入的剂量为3×1015/cm2,能量为10KeV。其中,形成深掺杂区216的作用为降低串联电阻,同时此次注入远离本征基极,也可降低侧向和瞬态扩散的影响。
如图11所示,用灰化法或湿法刻蚀法去除第五光刻胶层,在基极206内的深掺杂区216和浅掺杂区212用于后续工艺中与其它器件进行连接。
在发射极210及浅掺杂区212表面形成金属接触,用于后续与互连结构进行连接。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。