CN102403222B - 锗硅异质结双极晶体管的制造方法 - Google Patents

锗硅异质结双极晶体管的制造方法 Download PDF

Info

Publication number
CN102403222B
CN102403222B CN201010277649XA CN201010277649A CN102403222B CN 102403222 B CN102403222 B CN 102403222B CN 201010277649X A CN201010277649X A CN 201010277649XA CN 201010277649 A CN201010277649 A CN 201010277649A CN 102403222 B CN102403222 B CN 102403222B
Authority
CN
China
Prior art keywords
base
region
window
emitter
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010277649XA
Other languages
English (en)
Other versions
CN102403222A (zh
Inventor
陈帆
陈雄斌
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010277649XA priority Critical patent/CN102403222B/zh
Priority to US13/229,570 priority patent/US20120064688A1/en
Publication of CN102403222A publication Critical patent/CN102403222A/zh
Application granted granted Critical
Publication of CN102403222B publication Critical patent/CN102403222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7378Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种锗硅异质结双极晶体管的制造方法,在发射区形成后,采用进行带角度的外基区离子注入工艺对基区进行离子注入,所述外基区离子注入的注入离子为硼离子、注入剂量1e15cm-2~1e16cm-2、注入能量5KeV~30KeV、注入角度为5度~30度。所述外基区离子注入的注入角度能使在处于所述发射区和所述基区的接触区域外的所述基区中都掺入硼杂质。本发明无需对器件尺寸进行缩减就能进一步降低器件的基区电阻并提高器件的频率特性。

Description

锗硅异质结双极晶体管的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种锗硅异质结双极晶体管的制造方法。
背景技术
随着锗硅(SiGe)工艺的日益成熟,射频电路集成也越来越普遍,射频接受、射频发射以及开关等都趋向集成,因此放大接受信号的低噪声放大器(LNA)和放大发射信号的功率放大器(PA)都应制作在同一芯片上,为了提高双极晶体管器件的工作频率,需要最大化双极晶体管器件的最大震荡频率(Fmax)。其计算公式为:
F max = ( f t 8 πr b C dBC ) 1 / 2
其中,ft为双极晶体管器件的特征频率,rb为双极晶体管的基区电阻,CdBC为双极晶体管的BC结电容。从公式中可以看出,要想提高Fmax,必须大幅度的降低rb和CdBC
如图1所示,为现有锗硅异质结双极晶体管结构剖面图。现有锗硅异质结双极晶体管形成于P型硅衬底上,有源区由场氧区隔离,包括:
一集电区即图1所示N-集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部。
一赝埋层即图1所示N+赝埋层,由形成于所述有源区两侧的场氧区底部的N型离子注入区组成,所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触,通过在所述赝埋层顶部的场氧区形成的深孔接触引出所述集电区电极。
一基区即图1所示锗硅基区,由形成于所述硅衬底上的P型锗硅外延层组成,包括一本征基区和一外基区,所述本征基区形成于所述有源区上部且和所述集电区形成接触,所述外基区形成于所述场氧区上部且用于形成基区电极。其中所述本征基区由基区窗口进行定义,所述基区窗口大于或等于有源区尺寸,所述本征基区形成于所述基区窗口内,所述外基区和所述场氧间隔离有基区窗口介质层。
一发射区即图1所示的N+多晶硅发射区,由形成于所述本征基区上部的N型多晶硅组成,和所述本征基区形成接触。其中所述发射区由发射区窗口进行定义,所述发射区窗口小于有源区尺寸,所述发射区窗口内的所述发射区和所述本征基区相接触;所述发射区窗口外的所述发射区和所述本征基区间隔离有发射区窗口介质层。
如图1所示的现有锗硅异质结双极晶体管表面都会形成金属硅化物,这样能有效的降低器件的rb,得到一个相对理想的Fmax。但是,我们注意到,从基区的引出端到发射区,除了有金属硅化物覆盖的部分以外,还有一块区域是没有金属硅化物覆盖的,也就是图1所示的发射区窗口介质层底部本征基区部分没有金属硅化物覆盖,发射区窗口介质层底部本征基区的电阻也就是SiGe外延的本征电阻,基本方块电阻达到数千欧姆每方。为了降低发射区窗口介质层底部本征基区的电阻,通常的方法是通过自对准工艺形成晶体管,但是这样的方法导致工艺非常复杂。另外的方法是通过减少延伸出所述发射区窗口外的所述发射区的宽度也即减少所述发射区窗口介质层的宽度来降低发射区窗口介质层底部本征基区的电阻,也能起到比较好的效果,但是其代价就是发射极多晶光刻必须用很高级的光刻机,因为一方面多晶硅发射极的尺寸需要减小,另一方面对准精度要求也很高。通过实验证明:当延伸出所述发射区窗口外的所述发射区的宽度从0.1μm改变到0.2μm时,Fmax从大于100G降低到60G,这是巨大的损失,但是好处是光刻机和光刻版可以降低等级,降低成本。在保留低成本工艺的基础上必须减小发射区窗口介质层覆盖的距离,或者增加基区的P型锗硅外延层本身的参杂浓度才能有效的提高Fmax
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管的制造方法,无需对器件尺寸进行缩减就能进一步降低器件的基区电阻并提高器件的频率特性。
为解决上述技术问题,本发明提供一种锗硅异质结双极晶体管的制造方法,本发明方法是在发射区形成后,采用进行带角度的外基区离子注入工艺对基区进行离子注入,所述外基区离子注入的注入离子为硼离子、注入剂量1e15cm-2~1e16cm-2、注入能量5KeV~30KeV、注入角度为5度~30度。所述外基区离子注入的注入角度能使在处于所述发射区和所述基区的接触区域外的所述基区中都掺入P型杂质。
进一步改进是,本发明锗硅异质结双极晶体管的制造方法包括如下步骤:
步骤一、在P型硅衬底上形成场氧区沟槽和有源区。
步骤二、在所述有源区两侧的场氧区底部的进行N型离子注入形成赝埋层,所述赝埋层在横向位置上和所述有源区相隔一横向距离,通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压。所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量1KeV~100KeV。
步骤三、在所述场氧区沟槽中填入氧化硅形成场氧区。
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部并和所述赝埋层形成接触。所述集电区的N型离子注入工艺条件为:注入剂量1e12cm-2~5e14cm-2,注入能量为50KeV~500KeV。
步骤五、在所述硅衬底上形成基区窗口介质层。刻蚀所述有源区上部的所述基区窗口介质层形成基区窗口,且所述基区窗口的尺寸大于或等于所述有源区尺寸。在所述基区窗口介质层和所述基区窗口内的所述硅衬底上生长P型锗硅外延层并刻蚀形成基区。处于所述基区窗口内的所述基区为本征基区,所述本征基区和所述集电区形成接触;处于所述基区窗口外的所述基区为外基区,所述外基区和所述场氧间隔离有所述基区窗口介质层。形成所述基区窗口介质层包括步骤:在所述硅衬底上形成第一层氧化硅薄膜、在所述第一层氧化硅薄膜上形成第二层多晶硅薄膜。所述P型锗硅外延层采用硼掺杂,且掺杂浓度为1e19cm-3~1e20cm-3,所述硼掺杂的工艺为离子注入工艺,工艺条件为:注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~50KeV;锗的分布为是梯形分布、或三角形分布。
步骤六、在所述本征基区上部形成发射区窗口介质层,并刻蚀所述发射区窗口介质层形成发射区窗口,所述发射区窗口的尺寸小于所述有源区的尺寸。在所述发射区窗口介质层以及所述发射区窗口内的本征基区上部进行N型多晶硅生长并刻蚀形成发射区。处于所述发射区窗口内的所述发射区和所述本征基区形成接触;处于所述发射区窗口外的所述发射区和所述本征基区间隔离有所述发射区窗口介质层。形成所述发射区窗口介质层包括步骤:在所述P型锗硅外延层上形成第三层氧化硅薄膜、在第三层氧化硅薄膜上形成第四层氮化硅薄膜。所述发射区的N型多晶硅通过N型离子注入进行掺杂,所述N型离子注入的工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量10KeV~200KeV。
步骤七、进行带角度的外基区离子注入,注入角度满足能在处于所述发射区窗口外即所述发射区和所述本征基区的接触区域外的所述基区中都掺入P型杂质。所述外基区离子注入的注入离子为硼离子、注入剂量1e15cm-2~1e16cm-2、注入能量5KeV~30KeV、注入角度为5度~30度。
步骤八、在所述赝埋层顶部的场氧区中形成深孔接触引出所述集电区电极。所述深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成的。最后还包括在所述发射区和所述外基区的表面形成硅化物的步骤。
相对于现有技术中的外基区离子注入为垂直注入工艺,本发明的外基区离子注入调整为大角度注入,这样就能使注入的硼离子直接进入所述发射区窗口介质层底部的所述基区中即最后在所述发射区和所述基区的接触区域外的所述基区中都掺入硼杂质,从而能够较大幅度的降低器件的rb,提高器件Fmax
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有锗硅异质结双极晶体管结构剖面图;
图2是本发明实施例方法流程图;
图3-图14是本发明实施例方法各步骤中的锗硅异质结双极晶体管结构示意图。
具体实施方式
如图2所示,是本发明实施例方法流程图。如图3-图14所示,是本发明实施例方法各步骤中的锗硅异质结双极晶体管结构示意图。
本发明实施例锗硅异质结双极晶体管的制造方法,包括如下步骤:
步骤一、如图3所示,在P型硅衬底101上形成场氧区102沟槽和有源区。
步骤二、形成赝埋层103。首先,如图4所示,用光刻定义赝埋层103区域,即用光刻胶形成所述赝埋层103离子注入时赝埋层保护窗口,该赝埋层保护窗口边缘和所述有源区边缘相隔一横向距离,通过调节该横向距离调节所述锗硅异质结双极晶体管的击穿电压。如图5所示,通过所述光刻胶形成的所述赝埋层保护窗口在所述有源区两侧的场氧区102底部的进行N型离子注入形成所述赝埋层103,形成的所述赝埋层103在横向位置上和所述有源区相隔一由所述赝埋层保护窗口定义的横向距离。所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量1KeV~100KeV。
步骤三、如图5所示,在所述场氧区102沟槽中填入氧化硅形成场氧区102。
步骤四、形成集电区104。首先,如图6所示,用光刻定义集电区104区域,即用光刻胶形成所述集电区104离子注入时集电区保护窗口。如图7所示,通过所述集电区保护窗口在所述有源区中进行N型离子注入形成所述集电区104。所述集电区104深度大于所述场氧区102底部的深度、且所述集电区104横向延伸进入所述有源区两侧的场氧区102底部并和所述赝埋层103互相重叠并形成良好接触。最后再进行热推阱工艺。所述集电区104的N型离子注入工艺条件为:注入剂量1e12cm-2~5e14cm-2,注入能量为50KeV~500KeV。
步骤五、形成基区107。首先,如图8所示,形成基区窗口介质层:在所述硅衬底101上形成第一层氧化硅薄膜105、在所述第一层氧化硅薄膜105上形成第二层多晶硅薄膜106。其次,形成基区窗口:通过刻蚀所述有源区上部的基区窗口介质层即所述第一层氧化硅薄膜105和第二层多晶硅薄膜106形成,所述基区窗口的尺寸大于或等于所述有源区尺寸,这样就能保证有源区上生长的基区的锗硅外延层都是单晶层。如图9所示,在所述硅衬底101上进行P型锗硅外延层生长。如图10所示,刻蚀掉所述基区107外部的所述P型锗硅外延层以及基区窗口介质层,形成所述基区107,其中形成于所述有源区上部为所述本征基区,所述本征基区和所述集电区104形成接触;形成于所述场氧区102上部的为所述外基区,大部分所述外基区和所述场氧区102相隔有所述基区窗口介质层,所述基区窗口介质层能降低所述外基区与所述集电区之间的结电容。所述P型锗硅外延层采用硼掺杂,该硼掺杂的工艺为离子注入工艺,工艺条件为:注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~50KeV。锗的分布为是梯形分布、或三角形分布。
步骤六、形成发射区110。首先,如图11所示,形成发射区窗口介质层:在所述基区107的所述P型锗硅外延层上形成第三层氧化硅薄膜108、在第三层氧化硅薄膜108上形成第四层氮化硅薄膜109;形成发射区窗口:通过刻蚀所述本征基区上方的所述发射区窗口介质层即第三层氧化硅薄膜108和第四层氮化硅薄膜109形成所述发射区窗口,且所述发射区窗口的尺寸小于所述有源区尺寸,这样就能避免有源区边缘的P型锗硅外延层质量较差对本征BE结的影响。如图12所示,再在所述本征基区上部进行N型多晶硅生长并刻蚀形成所述发射区110,所述发射区窗口内的所述发射区110和所述本征基区形成接触。所述发射区窗口外的所述发射区110和所述本征基区间隔离有所述发射区窗口介质层。所述发射区的N型多晶硅通过N型离子注入进行掺杂,所述N型离子注入的工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量10KeV~200KeV。
步骤七、如图12所示,进行带角度的外基区离子注入,在所述发射区窗口外即所述发射区110和所述本征基区的接触区域外所述基区107中都掺入P型杂质,即在所述发射区窗口介质层所覆盖的本征基区以及所述外基区中都掺入的P型杂质。所述外基区离子注入的注入离子为硼离子、注入剂量1e15cm-2~1e16cm-2、注入能量5KeV~30KeV、注入角度为5度~30度。
步骤八、如图13所示,制作所述发射区110的氧化硅侧墙111,所述氧化硅侧墙111能避免发射区110硅化物和外基区上硅化物的短路。在所述发射区110和所述外基区上生长硅化物,能降低寄生电阻。如图14所示,在所述赝埋层103顶部的场氧区102中形成深孔接触112引出所述集电区104电极。所述深孔接触112是通过在所述赝埋层103顶部的场氧区102中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成的。还包括形成所述外基区、发射区110的接触孔的工艺,以及其它厚道工艺。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (9)

1.一种锗硅异质结双极晶体管的制造方法,其特征在于,包括如下步骤:
步骤一、在P型硅衬底上形成场氧区沟槽和有源区;
步骤二、在所述有源区两侧的场氧区底部的进行N型离子注入形成赝埋层,所述赝埋层在横向位置上和所述有源区相隔一横向距离,通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压;
步骤三、在所述场氧区沟槽中填入氧化硅形成场氧区;
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部并和所述赝埋层形成接触;
步骤五、在所述硅衬底上形成基区窗口介质层;刻蚀所述有源区上部的所述基区窗口介质层形成基区窗口,且所述基区窗口的尺寸大于或等于所述有源区尺寸;在所述基区窗口介质层和所述基区窗口内的所述硅衬底上生长P型锗硅外延层并刻蚀形成基区;处于所述基区窗口内的所述基区为本征基区,所述本征基区和所述集电区形成接触;处于所述基区窗口外的所述基区为外基区,所述外基区和所述场氧间隔离有所述基区窗口介质层;
步骤六、在所述本征基区上部形成发射区窗口介质层,并刻蚀所述发射区窗口介质层形成发射区窗口,所述发射区窗口的尺寸小于所述有源区的尺寸;在所述发射区窗口介质层以及所述发射区窗口内的本征基区上部进行N型多晶硅生长并刻蚀形成发射区;处于所述发射区窗口内的所述发射区和所述本征基区形成接触;处于所述发射区窗口外的所述发射区和所述本征基区间隔离有所述发射区窗口介质层;
步骤七、进行带角度的外基区离子注入,所述外基区离子注入的注入离子为硼离子、注入剂量1e15cm-2~1e16cm-2、注入能量5KeV~30KeV、注入角度为5度~30度;
步骤八、在所述赝埋层顶部的场氧区中形成深孔接触引出所述集电区电极。
2.如权利要求1所述方法,其特征在于:步骤二中所述赝埋层的N型离子注入工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量1KeV~100KeV。
3.如权利要求1所述方法,其特征在于:步骤四中所述集电区的N型离子注入工艺条件为:注入剂量1e12cm-2~5e14cm-2,注入能量为50KeV~500KeV。
4.如权利要求1所述方法,其特征在于:步骤五中形成所述基区窗口介质层的步骤为:在所述硅衬底上形成第一层氧化硅薄膜、在所述第一层氧化硅薄膜上形成第二层多晶硅薄膜。
5.如权利要求1所述方法,其特征在于:步骤五中所述P型锗硅外延层采用硼掺杂,且掺杂浓度为1e19cm-3~1e20cm-3,所述硼掺杂的工艺为离子注入工艺,工艺条件为:注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~50KeV;锗的分布为是梯形分布、或三角形分布。
6.如权利要求1所述方法,其特征在于:步骤六中形成所述发射区窗口介质层的步骤为:在所述P型锗硅外延层上形成第三层氧化硅薄膜、在第三层氧化硅薄膜上形成第四层氮化硅薄膜。
7.如权利要求1所述锗硅异质结双极晶体管,其特征在于:步骤六中所述发射区的N型多晶硅通过N型离子注入进行掺杂,所述N型离子注入的工艺条件为:注入剂量1e14cm-2~1e16cm-2,注入能量10KeV~200KeV。
8.如权利要求1所述锗硅异质结双极晶体管,其特征在于:步骤八中是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成所述深孔接触。
9.如权利要求1所述锗硅异质结双极晶体管,其特征在于:还包括在所述发射区和所述外基区的表面形成硅化物的步骤。
CN201010277649XA 2010-09-09 2010-09-09 锗硅异质结双极晶体管的制造方法 Active CN102403222B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010277649XA CN102403222B (zh) 2010-09-09 2010-09-09 锗硅异质结双极晶体管的制造方法
US13/229,570 US20120064688A1 (en) 2010-09-09 2011-09-09 Method for manufacturing silicon-germanium heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010277649XA CN102403222B (zh) 2010-09-09 2010-09-09 锗硅异质结双极晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN102403222A CN102403222A (zh) 2012-04-04
CN102403222B true CN102403222B (zh) 2013-09-11

Family

ID=45807118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010277649XA Active CN102403222B (zh) 2010-09-09 2010-09-09 锗硅异质结双极晶体管的制造方法

Country Status (2)

Country Link
US (1) US20120064688A1 (zh)
CN (1) CN102403222B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446965B (zh) * 2010-10-14 2013-09-11 上海华虹Nec电子有限公司 锗硅异质结双极晶体管
US9166067B2 (en) * 2012-06-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Device layout for reference and sensor circuits
US8736355B2 (en) * 2012-06-12 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Device layout for reference and sensor circuits
CN103681320B (zh) * 2012-08-30 2016-04-13 上海华虹宏力半导体制造有限公司 锗硅异质结双极型三极管器件的制造方法
CN103730354A (zh) * 2012-10-10 2014-04-16 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管的制造方法
US8785977B2 (en) * 2012-11-08 2014-07-22 Shanghai Hua Hong Nec Electronics Co., Ltd. High speed SiGe HBT and manufacturing method thereof
CN103594500B (zh) * 2013-12-02 2018-08-10 上海集成电路研发中心有限公司 一种锗硅异质结双极晶体管的制造方法
CN104576715A (zh) * 2014-07-24 2015-04-29 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管及制造方法
US10431654B2 (en) 2015-06-25 2019-10-01 International Business Machines Corporation Extrinsic base doping for bipolar junction transistors
RU2734060C1 (ru) * 2019-11-05 2020-10-12 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
CN111048584B (zh) * 2019-12-23 2021-05-11 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN111463120B (zh) * 2020-03-25 2023-02-17 派恩杰半导体(杭州)有限公司 一种碳化硅mosfet的沟道倾斜注入制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022578B2 (en) * 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
US7265018B2 (en) * 2004-09-21 2007-09-04 International Business Machines Corporation Method to build self-aligned NPN in advanced BiCMOS technology
CN101101922A (zh) * 2007-08-01 2008-01-09 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法
CN101459076A (zh) * 2007-12-13 2009-06-17 上海华虹Nec电子有限公司 SiGe HBT晶体管的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895595B2 (ja) * 1999-05-27 2007-03-22 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン 背面接触により電気コンポーネントを垂直に集積する方法
JP2003045884A (ja) * 2001-07-31 2003-02-14 Fujitsu Ltd 半導体装置及びその製造方法
US6770541B1 (en) * 2003-02-20 2004-08-03 Newport Fab, Llc Method for hard mask removal for deep trench isolation and related structure
US6864560B2 (en) * 2003-03-28 2005-03-08 International Business Machines Corporation Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance
US7049240B2 (en) * 2003-11-10 2006-05-23 United Microelectronics Corp. Formation method of SiGe HBT
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US8067290B2 (en) * 2009-01-27 2011-11-29 Infineon Technologies Ag Bipolar transistor with base-collector-isolation without dielectric

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022578B2 (en) * 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
US7265018B2 (en) * 2004-09-21 2007-09-04 International Business Machines Corporation Method to build self-aligned NPN in advanced BiCMOS technology
CN101101922A (zh) * 2007-08-01 2008-01-09 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法
CN101459076A (zh) * 2007-12-13 2009-06-17 上海华虹Nec电子有限公司 SiGe HBT晶体管的制备方法

Also Published As

Publication number Publication date
CN102403222A (zh) 2012-04-04
US20120064688A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
CN102403222B (zh) 锗硅异质结双极晶体管的制造方法
CN102097464B (zh) 高压双极晶体管
CN102412281B (zh) 锗硅异质结双极晶体管
CN102347354B (zh) 锗硅异质结双极晶体管及制造方法
CN102446965B (zh) 锗硅异质结双极晶体管
US8216925B2 (en) Transistor structure having a trench drain
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN100361315C (zh) 垂直dmos晶体管装置、集成电路及其制造方法
CN102931226B (zh) 自对准锗硅异质结双极型三极管及其制作方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102403344B (zh) 锗硅BiCMOS工艺中的寄生PNP双极晶体管
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN103050537A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN103035690A (zh) 超高压锗硅异质结双极晶体管及其制备方法
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102456726B (zh) 锗硅异质结双极晶体管
US8008719B2 (en) Transistor structure having dual shield layers
CN102544080A (zh) 锗硅异质结双极晶体管及制造方法
CN103137678B (zh) 锗硅异质结双极晶体管及制造方法
CN114864681A (zh) Nldmos器件、nldmos器件的制备方法及芯片
CN103066119A (zh) 锗硅异质结双极晶体管及制造方法
CN103730354A (zh) 锗硅异质结双极晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131219

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.