CN103066119A - 锗硅异质结双极晶体管及制造方法 - Google Patents

锗硅异质结双极晶体管及制造方法 Download PDF

Info

Publication number
CN103066119A
CN103066119A CN2011103263274A CN201110326327A CN103066119A CN 103066119 A CN103066119 A CN 103066119A CN 2011103263274 A CN2011103263274 A CN 2011103263274A CN 201110326327 A CN201110326327 A CN 201110326327A CN 103066119 A CN103066119 A CN 103066119A
Authority
CN
China
Prior art keywords
region
polysilicon
bipolar transistor
heterojunction bipolar
buried regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103263274A
Other languages
English (en)
Other versions
CN103066119B (zh
Inventor
陈帆
陈雄斌
薛凯
周克然
潘嘉
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110326327.4A priority Critical patent/CN103066119B/zh
Publication of CN103066119A publication Critical patent/CN103066119A/zh
Application granted granted Critical
Publication of CN103066119B publication Critical patent/CN103066119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种锗硅异质结双极晶体管,在有源区周侧的浅槽场氧底部形成有一槽,在槽中填充有多晶硅,由填充于槽中的多晶硅形成多晶硅赝埋层,在多晶硅赝埋层中掺入有N型杂质,N型杂质还扩散至多晶硅赝埋层周侧的硅衬底中形成第一N型掺杂区,由多晶硅赝埋层和第一N型掺杂区组成集电极连接层,集电极连接层和集电区在浅槽场氧的底部相接触;由在多晶硅赝埋层顶部的浅槽场氧中形成有深孔接触并引出集电极。本发明还公开了一种锗硅异质结双极晶体管的制造方法。本发明能提高集电极连接层的厚度、使其杂质分布均匀,能降低集电极连接层电阻和接触电阻且使阻值均匀,从而能提高SiGe HBT的截止频率。

Description

锗硅异质结双极晶体管及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种锗硅异质结双极晶体管;本发明还涉及一种锗硅异质结双极晶体管的制造方法。
背景技术
在射频应用中,需要越来越高的器件特征频率,RFCMOS虽然在先进的工艺技术中可实现较高频率,但还是难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且先进工艺的研发成本也是非常高;化合物半导体可实现非常高的特征频率器件,但由于材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。锗硅(SiGe)异质结双极晶体管(HBT)则是超高频器件的很好选择,首先其利用SiGe与硅(Si)的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用SiGe基区的高掺杂,降低基区电阻,提高特征频率;另外SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主力军。
现有SiGe HBT采用高掺杂的集电区埋层,以降低集电区电阻,采用高浓度高能量N型注入,连接集电区埋层,形成集电极引出端(collectorpick-up)。集电区埋层上外延中低掺杂的集电区,在位P型掺杂的SiGe外延形成基区,然后重N型掺杂多晶硅构成发射极,最终完成HBT的制作。在发射区窗口打开时可选择中心集电区局部离子注入,调节HBT的击穿电压和特征频率。另外采用深槽隔离降低集电区和衬底之间的寄生电容,改善HBT的频率特性。该器件工艺成熟可靠,但主要缺点有:1、集电区外延成本高;2、collector pick-up的形成靠高剂量、大能量的离子注入,才能将集电区埋层引出,因此所占器件面积很大;3、深槽隔离工艺复杂,而且成本较高;4、HBT工艺的光刻层数较多。
现有一种改进的低成本的独特SiGe HBT工艺不做集电区埋层和集电区外延层,取而代之的是制作N型膺埋层(Pseudo Buried Layer)和掺杂集电区。在HBT两侧的浅槽隔离高剂量、低能量地注入N型杂质,通过N型杂质的横向扩散,形成埋层。不再通过高浓度高能量N型注入制作集电极引出端,而是通过在浅槽场氧中刻出深阱接触孔,填入Ti/TiN过渡金属层以及金属W,接触膺埋层,实现集电极的引出。
现有的改进工艺也存在一些问题,如低能量地N型杂质注入形成的结较浅,导致N型膺埋层(Pseudo Buried Layer)的厚度较薄,集电极连接层电阻(Rc)就相对高,且接触电阻偏大,造成截止频率(Ft)较难提高。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管,能降低集电极连接层电阻,以及降低集电极的接触电阻且是接触电阻的阻值均匀,从而能较大提高器件的截止频率。本发明还提供一种锗硅异质结双极晶体管的制造方法。
为解决上述技术问题,本发明提供的锗硅异质结双极晶体管形成于硅衬底上,有源区由浅槽场氧隔离,所述锗硅异质结双极晶体管的集电区由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区两侧的浅槽场氧底部。在所述有源区周侧的所述浅槽场氧底部形成有一槽,在所述槽中填充有多晶硅,由填充于所述槽中的所述多晶硅形成多晶硅赝埋层,在所述多晶硅赝埋层中掺入有N型杂质,所述N型杂质还扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一N型掺杂区,由所述多晶硅赝埋层和所述第一N型掺杂区组成集电极连接层,所述集电极连接层和所述集电区在所述浅槽场氧的底部相接触;由在所述多晶硅赝埋层顶部的所述浅槽场氧中形成有深孔接触,所述深孔接触和所述多晶硅赝埋层接触并引出集电极。
进一步的改进是,所述槽的宽度小于等于所述浅槽场氧的底部宽度,所述槽的深度为0.05微米~0.3微米。
进一步的改进是,所述锗硅异质结双极晶体管的基区由形成于所述硅衬底上的P型锗硅外延层组成,包括一本征基区和一外基区;所述本征基区位于于所述有源区上部且和所述集电区形成接触,所述外基区位于所述浅槽场氧上部,在所述外基区的顶部形成有金属接触,该金属接触和所述外基区接触并引出基极。
进一步的改进是,所述锗硅异质结双极晶体管的发射区由形成于所述本征基区上部的N型多晶硅组成,所述发射区和所述本征基区相接触,在所述发射区的顶部形成有金属接触,该金属接触和所述发射区接触并引出发射极。
为解决上述技术问题,本发明提供的锗硅异质结双极晶体管的制造方法包括如下步骤:
步骤一、在硅衬底上形成硬掩模层,采用光刻刻蚀工艺对所述硬掩模层进行刻蚀在浅沟槽和有源区的图形,其中所述有源区上被所述硬掩模层保护,所述浅沟槽上的所述硬掩模层被去除;以所述硬掩模层为掩模对所述硅衬底进行刻蚀形成浅沟槽。
步骤二、在刻蚀形成所述浅沟槽后的所述硅衬底上淀积氧化膜,并对所述氧化膜进行刻蚀,将位于所述浅沟槽底部的所述氧化膜去除,在所述浅沟槽的侧壁表面形成由所述氧化膜组成的内壁。
步骤三、利用所述硬掩模层和所述内壁做掩模,对所述硅衬底的整个表面进行全面刻蚀,将未被保护的所述浅沟槽底部的所述硅衬底去除一定厚度形成一槽。
步骤四、在所述槽中选择性生长多晶硅,所述多晶硅的厚度和所述槽的深度相同,所述多晶硅将所述槽填平形成多晶硅赝埋层。
步骤五、在所述多晶硅赝埋层中进行N型杂质离子注入。
步骤六、用湿法去除所述有源区上的所述硬掩模层。
步骤七、去除所述内壁,并在所述浅沟槽中填充浅槽场氧;在形成有所述浅槽场氧的所述硅衬底表面淀积一层基区氧化层,刻蚀所述基区氧化层将锗硅异质结双极晶体管的所述有源区打开,在所述有源区中进行一次磷离子注入;进行退火工艺,由所述磷离子注入的磷离子扩散形成集电区,由所述N型杂质离子注入的N型杂质在所述多晶硅赝埋层中扩散并扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一N型掺杂区;由所述多晶硅赝埋层和所述第一N型掺杂区组成集电极连接层,所述集电极连接层和所述集电区在所述浅槽场氧的底部相接触。
进一步的改进是,还包括如下步骤:
步骤八、形成基区,在所述硅衬底上进行P型锗硅外延层生长形成,包括一本征基区和一外基区,所述本征基区形成于所述有源区上部且和所述集电区形成接触,所述外基区形成于所述浅槽场氧上部且用于形成基区电极。
步骤九、形成发射区,在所述本征基区上部进行N型多晶硅生长形成所述发射区,所述发射区和所述本征基区形成接触。
步骤十、在所述多晶硅赝埋层顶部的所述浅槽场氧中形成深孔接触,所述深孔接触和所述多晶硅赝埋层接触并引出集电极;在所述外基区的顶部形成金属接触,该金属接触和所述外基区接触并引出基极;在所述发射区的顶部形成金属接触,该金属接触和所述发射区接触并引出发射极。
进一步的改进是,步骤二中所述内壁的厚度为0.05微米~0.15微米。
进一步的改进是,步骤三中所述槽的宽度小于等于所述浅槽场氧的底部宽度,所述槽的深度为0.05微米~0.3微米。
进一步的改进是,步骤五中所述N型杂质离子注入的注入剂量为1e14cm-2~1e16cm-2,注入能量2KeV~15KeV。
本发明锗硅异质结双极晶体管的多晶硅赝埋层能利用多晶硅的扩散率高、扩散分布均匀的特点,能极大地改善多晶硅赝埋层中的N型杂质分布,相比于现有技术中的赝埋层,本发明形成的集电极连接层的厚度变厚、且杂质浓度分布均匀,能使集电极连接层电阻(Rc)降低,以及能使集电极的接触电阻降低且阻值均匀,从而能较大的提高锗硅异质结双极晶体管(SiGe HBT)的截止频率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例锗硅异质结双极晶体管器件结构示意图;
图2-图6是本发明实施例锗硅异质结双极晶体管的制造方法的各步骤中的结构示意图。
具体实施方式
如图1所示,是本发明实施例锗硅异质结双极晶体管器件结构示意图。本发明实施例锗硅异质结双极晶体管形成于硅衬底上,有源区由浅槽场氧隔离,所述锗硅异质结双极晶体管包括:
集电区5,由形成于所述有源区中的一N型离子注入区组成,所述集电区5深度大于所述浅槽场氧底部的深度、且所述集电区5横向延伸进入所述有源区两侧的浅槽场氧底部。在所述有源区周侧的所述浅槽场氧底部形成有一槽,所述槽的宽度小于等于所述浅槽场氧的底部宽度,所述槽的深度为0.05微米~0.3微米。在所述槽中填充有多晶硅,由填充于所述槽中的所述多晶硅形成多晶硅赝埋层2,在所述多晶硅赝埋层2中掺入有N型杂质,所述N型杂质还扩散至所述多晶硅赝埋层2周侧的所述硅衬底中形成第一N型掺杂区3,所述多晶硅赝埋层2和所述第一N型掺杂区3组成集电极连接层,所述集电极连接层和所述集电区5在所述浅槽场氧的底部相接触;由在所述多晶硅赝埋层2顶部的所述浅槽场氧中形成有深孔接触10,所述深孔接触10和所述多晶硅赝埋层2接触并引出集电极。
基区6由形成于所述硅衬底上的P型锗硅外延层组成,包括一本征基区和一外基区;所述本征基区位于于所述有源区上部且和所述集电区5形成接触,所述外基区位于所述浅槽场氧上部,在所述外基区的顶部形成有金属接触9,该金属接触9和所述外基区接触并引出基极。
发射区8由形成于所述本征基区上部的N型多晶硅组成,所述发射区8和所述本征基区相接触,在所述发射区8的顶部形成有金属接触9,该金属接触9和所述发射区8接触并引出发射极。最后通过金属层11实现器件的互连。
如图2至图6所示,是本发明实施例锗硅异质结双极晶体管的制造方法的各步骤中的结构示意图。本发明实施例锗硅异质结双极晶体管的制造方法包括如下步骤:
步骤一、如图2所示,在硅衬底上形成硬掩模层,所述硬掩模层由依次形成于所述硅衬底上的第一层氧化膜、第二层氮化膜和第三层氧化膜组成、或者所述硬掩模层由依次形成于所述硅衬底上的第一层氧化膜、第二层氮化膜组成。
采用光刻刻蚀工艺对所述硬掩模层进行刻蚀在浅沟槽和有源区的图形,其中所述有源区上被所述硬掩模层保护,所述浅沟槽上的所述硬掩模层被去除;以所述硬掩模层为掩模对所述硅衬底进行刻蚀形成浅沟槽。
步骤二、如图2所示,在刻蚀形成所述浅沟槽后的所述硅衬底上淀积氧化膜,并对所述氧化膜进行刻蚀,将位于所述浅沟槽底部的所述氧化膜去除,在所述浅沟槽的侧壁表面也即所述有源区的侧面形成由所述氧化膜组成的内壁1。所述内壁1的厚度为0.05微米~0.15微米。
步骤三、如图3所示,利用所述硬掩模层和所述内壁1做掩模,对所述硅衬底的整个表面进行全面刻蚀,将未被保护的所述浅沟槽底部的所述硅衬底去除一定厚度形成一槽。所述槽的宽度小于等于所述浅槽场氧的底部宽度,所述槽的深度为0.05微米~0.3微米。
步骤四、如图4所示,在所述槽中选择性生长多晶硅,所述多晶硅的厚度和所述槽的深度相同,所述多晶硅将所述槽填平形成多晶硅赝埋层2。
步骤五、如图5所示,在所述多晶硅赝埋层2中进行N型杂质离子注入形成注入区3。所述N型杂质离子注入的注入剂量为1e14cm-2~1e16cm-2,注入能量2KeV~15KeV。
步骤六、如图6所示,去除所述有源区上的所述硬掩模层。
步骤七、如图6所示,去除所述内壁1,并在所述浅沟槽中填充浅槽场氧;在形成有所述浅槽场氧的所述硅衬底表面淀积一层基区氧化层4,刻蚀所述基区氧化层4将锗硅异质结双极晶体管的所述有源区打开,在所述有源区中进行磷离子注入;进行退火工艺,由所述磷离子注入的磷离子扩散形成集电区5,由所述N型杂质离子注入的N型杂质即图5中所述注入区3在所述多晶硅赝埋层2中扩散并扩散至所述多晶硅赝埋层2周侧的所述硅衬底中形成第一N型掺杂区3;由所述多晶硅赝埋层2和所述第一N型掺杂区3组成集电极连接层,所述集电极连接层和所述集电区5在所述浅槽场氧的底部相接触。
步骤八、如图1所示,形成基区6,在所述硅衬底上进行P型锗硅外延层生长形成,包括一本征基区和一外基区,所述本征基区形成于所述有源区上部且和所述集电区5形成接触,所述外基区形成于所述浅槽场氧上部且用于形成基区6电极。
步骤九、形成发射区8,在所述本征基区上部进行N型多晶硅生长形成所述发射区8,所述发射区8和所述本征基区形成接触。所述发射区8和所述本征基区的接触区域由介质层7进行定义。
步骤十、在所述多晶硅赝埋层2顶部的所述浅槽场氧中形成深孔接触10,所述深孔接触10和所述多晶硅赝埋层2接触并引出集电极;在所述外基区的顶部形成金属接触9,该金属接触9和所述外基区接触并引出基极;在所述发射区8的顶部形成金属接触9,该金属接触9和所述发射区8接触并引出发射极。最后形成金属层11实现器件的互连。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (9)

1.一种锗硅异质结双极晶体管,形成于硅衬底上,有源区由浅槽场氧隔离,其特征在于:所述锗硅异质结双极晶体管的集电区由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区两侧的浅槽场氧底部;
在所述有源区周侧的所述浅槽场氧底部形成有一槽,在所述槽中填充有多晶硅,由填充于所述槽中的所述多晶硅形成多晶硅赝埋层,在所述多晶硅赝埋层中掺入有N型杂质,所述N型杂质还扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一N型掺杂区,由所述多晶硅赝埋层和所述第一N型掺杂区组成集电极连接层,所述集电极连接层和所述集电区在所述浅槽场氧的底部相接触;由在所述多晶硅赝埋层顶部的所述浅槽场氧中形成有深孔接触,所述深孔接触和所述多晶硅赝埋层接触并引出集电极。
2.如权利要求1所述的锗硅异质结双极晶体管,其特征在于:所述槽的宽度小于等于所述浅槽场氧的底部宽度,所述槽的深度为0.05微米~0.3微米。
3.如权利要求1所述的锗硅异质结双极晶体管,其特征在于:所述锗硅异质结双极晶体管的基区由形成于所述硅衬底上的P型锗硅外延层组成,包括一本征基区和一外基区;所述本征基区位于于所述有源区上部且和所述集电区形成接触,所述外基区位于所述浅槽场氧上部,在所述外基区的顶部形成有金属接触,该金属接触和所述外基区接触并引出基极。
4.如权利要求1所述的锗硅异质结双极晶体管,其特征在于:所述锗硅异质结双极晶体管的发射区由形成于所述本征基区上部的N型多晶硅组成,所述发射区和所述本征基区相接触,在所述发射区的顶部形成有金属接触,该金属接触和所述发射区接触并引出发射极。
5.一种锗硅异质结双极晶体管的制造方法,其特征在于,包括如下步骤:
步骤一、在硅衬底上形成硬掩模层,采用光刻刻蚀工艺对所述硬掩模层进行刻蚀在浅沟槽和有源区的图形,其中所述有源区上被所述硬掩模层保护,所述浅沟槽上的所述硬掩模层被去除;以所述硬掩模层为掩模对所述硅衬底进行刻蚀形成浅沟槽;
步骤二、在刻蚀形成所述浅沟槽后的所述硅衬底上淀积氧化膜,并对所述氧化膜进行刻蚀,将位于所述浅沟槽底部的所述氧化膜去除,在所述浅沟槽的侧壁表面形成由所述氧化膜组成的内壁;
步骤三、利用所述硬掩模层和所述内壁做掩模,对所述硅衬底的整个表面进行全面刻蚀,将未被保护的所述浅沟槽底部的所述硅衬底去除一定厚度形成一槽;
步骤四、在所述槽中选择性生长多晶硅,所述多晶硅的厚度和所述槽的深度相同,所述多晶硅将所述槽填平形成多晶硅赝埋层;
步骤五、在所述多晶硅赝埋层中进行N型杂质离子注入;
步骤六、用湿法去除所述有源区上的所述硬掩模层。
步骤七、去除所述内壁,并在所述浅沟槽中填充浅槽场氧;在形成有所述浅槽场氧的所述硅衬底表面淀积一层基区氧化层,刻蚀所述基区氧化层将锗硅异质结双极晶体管的所述有源区打开,在所述有源区中进行一次磷离子注入;进行退火工艺,由所述磷离子注入的磷离子扩散形成集电区,由所述N型杂质离子注入的N型杂质在所述多晶硅赝埋层中扩散并扩散至所述多晶硅赝埋层周侧的所述硅衬底中形成第一N型掺杂区;由所述多晶硅赝埋层和所述第一N型掺杂区组成集电极连接层,所述集电极连接层和所述集电区在所述浅槽场氧的底部相接触。
6.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于,还包括如下步骤:
步骤八、形成基区,在所述硅衬底上进行P型锗硅外延层生长形成,包括一本征基区和一外基区,所述本征基区形成于所述有源区上部且和所述集电区形成接触,所述外基区形成于所述浅槽场氧上部且用于形成基区电极;
步骤九、形成发射区,在所述本征基区上部进行N型多晶硅生长形成所述发射区,所述发射区和所述本征基区形成接触;
步骤十、在所述多晶硅赝埋层顶部的所述浅槽场氧中形成深孔接触,所述深孔接触和所述多晶硅赝埋层接触并引出集电极;在所述外基区的顶部形成金属接触,该金属接触和所述外基区接触并引出基极;在所述发射区的顶部形成金属接触,该金属接触和所述发射区接触并引出发射极。
7.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于:步骤二中所述内壁的厚度为0.05微米~0.15微米。
8.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于:步骤三中所述槽的宽度小于等于所述浅槽场氧的底部宽度,所述槽的深度为0.05微米~0.3微米。
9.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于:步骤五中所述N型杂质离子注入的注入剂量为1e14cm-2~1e16cm-2,注入能量2KeV~15KeV。
CN201110326327.4A 2011-10-24 2011-10-24 锗硅异质结双极晶体管及制造方法 Active CN103066119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110326327.4A CN103066119B (zh) 2011-10-24 2011-10-24 锗硅异质结双极晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110326327.4A CN103066119B (zh) 2011-10-24 2011-10-24 锗硅异质结双极晶体管及制造方法

Publications (2)

Publication Number Publication Date
CN103066119A true CN103066119A (zh) 2013-04-24
CN103066119B CN103066119B (zh) 2015-04-08

Family

ID=48108668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110326327.4A Active CN103066119B (zh) 2011-10-24 2011-10-24 锗硅异质结双极晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN103066119B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105329844A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
CN1773683A (zh) * 2004-09-30 2006-05-17 因芬尼昂技术股份公司 纵向双极晶体管的制造方法和集成电路
CN101523579A (zh) * 2006-10-05 2009-09-02 国际商业机器公司 用于异质结双极晶体管的局部集电极注入结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956266B1 (en) * 2004-09-09 2005-10-18 International Business Machines Corporation Structure and method for latchup suppression utilizing trench and masked sub-collector implantation
CN1773683A (zh) * 2004-09-30 2006-05-17 因芬尼昂技术股份公司 纵向双极晶体管的制造方法和集成电路
CN101523579A (zh) * 2006-10-05 2009-09-02 国际商业机器公司 用于异质结双极晶体管的局部集电极注入结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105329844A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN105329844B (zh) * 2014-07-22 2017-07-14 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法

Also Published As

Publication number Publication date
CN103066119B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
CN102231379B (zh) SiGe异质结双极晶体管多指结构
CN102044560B (zh) 超高频硅锗异质结双极晶体管
CN102446965B (zh) 锗硅异质结双极晶体管
US20120032233A1 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
CN102088029A (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN103066101B (zh) 锗硅hbt器件及制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN102420243B (zh) 锗硅异质结双极晶体管及制造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103117300B (zh) 寄生横向型pnp器件及制造方法
CN103137673A (zh) 自对准双极晶体管及其制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102468329B (zh) 锗硅异质结双极晶体管多指结构
CN103066117A (zh) 半自对准双极晶体管及其制作方法
CN102386219B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN103066115B (zh) 垂直寄生型pnp三极管及制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN103137678B (zh) 锗硅异质结双极晶体管及制造方法
CN103137677B (zh) 锗硅hbt工艺中的寄生横向型pnp三极管及制造方法
CN102412308A (zh) BiCMOS工艺中的寄生PIN器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant