CN105329844B - Mems器件的形成方法 - Google Patents
Mems器件的形成方法 Download PDFInfo
- Publication number
- CN105329844B CN105329844B CN201410350576.0A CN201410350576A CN105329844B CN 105329844 B CN105329844 B CN 105329844B CN 201410350576 A CN201410350576 A CN 201410350576A CN 105329844 B CN105329844 B CN 105329844B
- Authority
- CN
- China
- Prior art keywords
- layer
- mems
- hole
- sige
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Micromachines (AREA)
Abstract
一种MEMS器件的形成方法，包括：提供基底，在所述基底中形成有CMOS器件；在所述基底上形成牺牲层；在所述牺牲层中形成第一通孔，所述第一通孔位于所述CMOS器件上；在所述牺牲层上和第一通孔中形成SiGe层，所述SiGe层填充满所述第一通孔；使用热氧化生长工艺，在SiGe层上生成氧化硅层；在形成所述氧化硅层后，去除所述牺牲层。使用热氧化生长工艺生成的SiO2与SiGe之间通过键合结合，与化学气相沉积形成SiO2相比，可以提高氧化硅层与SiGe层之间的界面特性，增强氧化硅层与SiGe层之间的粘附力，不容易产生剥离脱落的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种MEMS器件的形成方法。
背景技术
射频微机电系统(RF MEMS)是使用MEMS技术加工得到的RF产品，是MEMS技术的重要应用领域之一。在现有的RF MEMS中，如谐振器、振荡器，能够产生射频频率，以产生时钟输出，实现计时目的。
以谐振器为例，通常谐振器包括石英晶体谐振器和陶瓷谐振器，其中石英晶体谐振器能提供较小器件尺寸以增加集成度，降低生产成本。但是石英晶体谐振器不利于集成到集成电路中，因此现有技术提出一种使用SiGe来制造谐振器，这有利于谐振器集成到集成电路中。
但是，由于SiGe材料本身的原因，导致谐振器的振动频率随温度变化很大。具体地，谐振器的振动频率f(T)＝f0[1+1/2(α+γ)(T-T0)]，其中α为谐振器的线膨胀系数，γ为谐振器杨氏模量的温度系数，α、γ均与谐振器的材料有关，f0表示谐振器在温度为T0时的振动频率。以SiGe为例，SiGe的γ＝-1.075*10-4/℃，α＝4.52*l0-1/℃，f(T)与温度变化有关。根据以上关系式，计算得到使用SiGe的谐振器的频率温度系数达到-51.49ppm/℃，该频率温度系数是石英晶体振荡器的100倍，这表明谐振器的频率受温度影响较大而不稳定，无法实现精确计时。
因此，现有技术提出一种解决方案：在谐振器的SiGe上表面刻蚀形成凹槽，在凹槽中填充SiO2。SiO2的杨氏模量温度系数γ为正值，对SiGe的杨氏模量温度系数起到一定中和作用，这样谐振器的杨氏模量温度系数能够趋于0，能够降低谐振器的频率温度系数。但该方案并未起到较好改善谐振器性能的效果。
发明内容
本发明解决的问题是，现有技术的MEMS器件性能不佳。
为解决上述问题，本发明提供一种MEMS器件的形成方法，该形成方法包括：
提供基底，在所述基底中形成有CMOS器件；
在所述基底上形成牺牲层；
在所述牺牲层中形成第一通孔，所述第一通孔位于所述CMOS器件上；
在所述牺牲层上和第一通孔中形成SiGe层，所述SiGe层填充满所述第一通孔；
使用热氧化生长工艺，在SiGe层上生成氧化硅层；
在形成所述氧化硅层后，去除所述牺牲层。
可选地，，所述氧化硅层的厚度范围为0.5μm～1.5μm，所述第一通孔外的SiGe层和氧化硅层的厚度之和范围为1μm～5μm。
可选地，所述热氧化生长工艺为干法氧化；
在干法氧化过程中使用的气体为O2、O3中的一种或两种；
在干法氧化过程使用的气体流量范围为500sccm～1000sccm，温度范围为400℃～800℃，时间为10min。
可选地，所述热氧化生长工艺为湿法氧化；
在所述湿法氧化过程中使用水蒸气；
水蒸气的流量范围为800sccm～1200sccm，温度范围为300℃～500℃，时间为30min。
可选地，在所述热氧化生长后，进行退火。
可续地，所述牺牲层的厚度范围为100nm～500nm。
可选地，在形成所述第一通孔前，在所述牺牲层上形成扩散阻挡层；
所述SiGe层覆盖所述扩散阻挡层。
可选地，去除所述牺牲层的方法包括：
在所述氧化硅层和SiGe层中形成第二通孔，所述第二通孔底部为牺牲层；
使用湿法刻蚀去除所述牺牲层，所述湿法刻蚀过程的刻蚀剂通过第二通孔后腐蚀牺牲层。
可选地，所述湿法刻蚀过程中使用的刻蚀剂为双氧水溶液；在所述双氧水溶液中，H2O2与H2O的体积比范围为60％～100％，温度为90℃。
可选地，在形成所述牺牲层前，还包括：在所述基底上形成钝化层；
在所述钝化层中形成导电插塞，所述导电插塞与CMOS器件电连接；
所述第一通孔的底部为导电插塞。
本发明还提供另一种MEMS器件的形成方法，该形成方法包括：
提供基底，在所述基底中形成有CMOS器件；
在所述基底上形成牺牲层；
在所述牺牲层中形成第一通孔，所述第一通孔位于所述CMOS器件上；
在所述牺牲层上和第一通孔中形成SiGe层，所述SiGe层填充满所述第一通孔；
使用热氧化生长工艺，在SiGe层上生成氧化硅层；
在形成所述氧化硅层后，去除所述牺牲层；
在去除所述牺牲层之后或之前，重复所述形成SiGe层、热氧化生长氧化硅层的步骤至少一次。
可选地，每层所述氧化硅层的厚度范围为所述第一通孔外的每层SiGe层的厚度范围为100nm～500nm，所述第一通孔外的所有SiGe层和氧化硅层的厚度之和范围为1μm～5μm。
所述热氧化生长工艺为干法氧化；
可选地，在干法氧化过程中使用的气体为O2、O3中的一种或两种；
在干法氧化过程使用的气体流量范围为100sccm～250sccm，温度范围为400℃～800℃，时间范围为1min～3min。
可选地，所述热氧化生长工艺为湿法氧化；
在所述湿法氧化过程中使用水蒸气；
水蒸气的流量范围为800sccm～1200sccm，温度范围为300℃～500℃。
可选地，所述牺牲层的材料为Ge，形成所述牺牲层的方法为化学气相沉积或原子层沉积法。
可选地，在形成所有SiGe层和氧化硅层后，进行退火。
可选地，在形成所述第一通孔前，在所述牺牲层上扩散阻挡层。
可选地，去除所述牺牲层的方法包括：
在所有氧化硅层和SiGe层中形成第二通孔，所述第二通孔底部为牺牲层；
使用湿法刻蚀去除所述牺牲层，所述湿法刻蚀过程的刻蚀剂通过第二通孔后腐蚀牺牲层。
可选地，所述湿法刻蚀过程中使用的刻蚀剂为双氧水溶液；在所述双氧水溶液中，H2O2与H2O的体积比范围为60％～100％，温度为90℃。
可选地，在形成所述牺牲层前，还包括：
在所述基底上形成钝化层；
在所述钝化层中形成导电插塞，所述导电插塞与CMOS器件电连接；
所述第一通孔底部为导电插塞。
与现有技术相比，本发明的技术方案具有以下优点：
在热氧化生长过程，SiGe层的Si会向表面扩散以与O结合，O与SiGe层中的Si结合生成SiO2。其中SiGe层中的Ge与O结合的速率远小于Si与O结合的速率，因此，SiGe层中的Ge基本不会被氧化，即使SiGe层中的Ge被氧化，被氧化的量也非常小，不会影响到SiGe的品质。这样，SiGe层中的Ge不被氧化而是富集在氧化硅层与SiGe层接触的表面。使用热氧化生长工艺生成的SiO2与SiGe之间通过键合结合，与化学气相沉积形成SiO2相比，可以提高氧化硅层与SiGe层之间的界面特性，增强氧化硅层与SiGe层之间的粘附力，不容易产生剥离脱落的问题。由于SiO2的杨氏模量温度系数为正值，而SiGe的杨氏模量温度系数为负值，氧化硅层能够对SiGe层的杨氏模量温度系数起到一定中和作用，以降低MEMS器件的频率温度系数，MEMS器件的振荡频率受温度变化不会发生较大波动，保证精确计时。
附图说明
图1～图10是本发明第一实施例的MEMS器件在形成过程中各阶段的示意图；
图11～图12是本发明第二实施例的MEMS器件在形成过程中各阶段的剖面结构示意图。
具体实施方式
发明人针对现有技术存在的问题进行了分析，发现：在SiO2与SiGe的交界面存在应力不匹配的问题，随着谐振器持续振荡，不匹配的应力会造成SiO2从SiGe的凹槽中脱离。这样，SiO2不能起到中和SiGe的杨氏模量温度系数的效果，SiGe的杨氏模量温度系数较大，计算得到的谐振器的频率温度系数较大，谐振器的振荡频率不稳定，无法实现精确计时。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参照图1，提供基底1，在基底1中形成有CMOS器件2，CMOS器件2与MEMS器件电连接，用来向MEMS器件输出信号和接收MEMS器件输出的信号。本实施例待形成的MEMS器件为谐振器或振荡器，以下将以谐振器为例进行说明。
需要说明的是，图1中，标号2所指结构仅用于表征CMOS器件的位置，不能用来说明CMOS器件的形状。
在具体实施例中，基底1可以为硅基底，也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底。本领域的技术人员可以根据需要选择基底，因此基底的类型不应限制本发明的保护范围。本实施例中的基底1选择硅基底，因为在硅基底上实施本技术方案要比在上述其他基底上实施本技术方案的成本低。
参照图2，在基底1上形成钝化层3，钝化层3能够防止CMOS器件2和其上的MEMS器件之间发生漏电流，并能用来隔离和保护CMOS器件2。通常钝化层3的材料为氧化硅，可使用化学气相沉积或原子层沉积法形成。除此之外，钝化层3还可使用其他可行的材料，比如氮化硅，或氧化硅、位于氧化硅上的氮化硅。
参照图3，在钝化层3中形成导电插塞4，该导电插塞4与CMOS器件2电连接，导电插塞4作为CMOS器件2与MEMS器件之间传递信号的通道。具体地，在钝化层3中形成导电插塞4的方法包括：使用光刻、刻蚀工艺，在导电插塞4中形成通孔，该通孔的底部为CMOS器件2；在通孔底面和侧面形成衬垫层，该衬垫层能够改善接触孔的表面特性，该垫衬层的材料可为Ti、TiN或Ti/TiN复合层；沉积导电材料，如铝、铜、SiGe，可使用物理气相沉积或化学气相沉积，该导电材料覆盖钝化层3并填充满通孔；之后，对导电材料进行平坦化处理至通孔中的导电材料与钝化层3的表面齐平，例如可使用化学机械研磨或刻蚀。
参照图4，在钝化层3和导电插塞4上形成牺牲层5、位于牺牲层5上的扩散阻挡层6。
在本实施例中，牺牲层5的材料为Ge，形成牺牲层5的方法为化学气相沉积或原子层沉积。除此之外，牺牲层5还可选择具有以下性质的材料：在刻蚀去除牺牲层的刻蚀条件下，牺牲层5相比于SiGe具有较大刻蚀选择比。
在具体实施例中，牺牲层5为后续的SiGe层提供悬空设置。牺牲层5的厚度H范围为100nm～500nm。如果H小于100nm，后续SiGe层与钝化层3之间的空隙太小，该较小空隙使SiGe层在振荡时会触碰到钝化层3，这会影响到MEMS器件的正常工作。
在具体实施例中，扩散阻挡层6在后续退火过程中，能阻止SiGe中的Ge与牺牲层5的Ge之间发生相互扩散。扩散阻挡层6的材料为Ti、TiN或Ti/TiN，形成扩散阻挡层6的方法为化学气相沉积或物理气相沉积。
参照图5，在牺牲层5和扩散阻挡层6中形成第一通孔7，第一通孔7的底部为导电插塞4，第一通孔7用来形成电极，以实现MEMS器件与基底1中的CMOS器件2电连接。在具体实施例中，使用光刻、刻蚀工艺形成第一通孔7。
结合参照图6，在扩散阻挡层6上和第一通孔7中形成SiGe层8，SiGe层8覆盖扩散阻挡层6并填充满第一通孔7。其中第一通孔7中的SiGe作为电极81，用来电连接CMOS器件，第一通孔7外的SiGe作为谐振器的振动膜。
在具体实施例中，形成SiGe层8的方法包括：使用化学气相沉积，如等离子体增强化学气相沉积工艺，在扩散阻挡层6和第一通孔7中沉积SiGe材料层；之后，使用化学机械研磨，对SiGe材料层表面进行平坦化处理，使SiGe层8的表面更平坦。
参照图7，使用热氧化生长工艺，在SiGe层8上生成氧化硅层9。在热氧化过程中，SiGe层的Si会向表面扩散以与O结合，O与SiGe层中的Si结合生成SiO2，而SiGe层中的Ge会富集在氧化硅层9的内表面。在热氧化过程中，SiGe层中的Ge与O结合的速率远小于Si与O结合的速率，因此，SiGe层中的Ge基本不会被氧化，即使SiGe层中的Ge被氧化，被氧化的量也非常小，不会影响到SiGe的品质。通过热氧化生成的氧化硅层9与SiGe层8之间键合，与现有技术相比，这能显著增强两者之间的粘附力，减小两者之间应力不匹配的问题。这样，在MEMS器件持续振荡时，氧化硅层也不易剥离脱落。由于SiO2的杨氏模量温度系数为正值，而SiGe的杨氏模量温度系数为负值，氧化硅层9能够对SiGe层8的杨氏模量温度系数起到一定中和作用，以降低MEMS器件的频率温度系数，MEMS器件的振荡频率受温度变化不会发生较大波动，保证精确计时。
在具体实施例中，热氧化生长工艺可以是干法氧化或湿法氧化。在干法氧化中，使用的气体为O2、O3中的一种或两种，其中O3比O2的氧化性强。干法氧化过程的参数为：使用的气体流量范围为100sccm～250sccm，温度范围为400℃～800℃，时间范围为1min～3min，以形成所需的氧化硅层9。在具体实施例中，扩散阻挡层6上的氧化硅层和SiGe层共同作为MEMS器件，如谐振器的振动膜，氧化硅层9的厚度与MEMS器件的频率温度系数有关，应确保该MEMS器件的频率温度系数较低甚至为0。由于SiGe层起到主要的振动效果，因此扩散阻挡层6上的SiGe层厚度远大于氧化硅层9的厚度。
在湿法氧化过程中，使用的气体为水蒸气，水蒸气中的O与硅结合生成SiO2，而氢与氢结合生成氢气排出。干法氧化相比湿法氧化，反应速率快，但湿法氧化形成的氧化硅层的致密性好，氧化硅层与SiGe层的粘附力更强，更不易剥离脱落。
在具体实施例中，在热氧化生长工艺后，进行退火。在热氧化过程中，SiGe层中的Ge富集在氧化硅层内表面，而退火能使SiGe层中的Ge均匀分布，这样MEMS器件在各个位置的振荡趋于一致性，能实现更精确、稳定计时。退火过程中的温度范围为300℃～500℃。在退火过程中，扩散阻挡层6能阻止SiGe层8中的Ge与牺牲层5的Ge之间发生相互扩散。因为，如果SiGe层8与牺牲层5之间发生相互扩散，SiGe层8的频率温度系数会发生改变，最终得到的MEMS器件的性能将不如预期。
在具体实施例中，氧化硅层9的厚度范围为0.5μm～1.5μm，第一通孔外即扩散阻挡层6上的SiGe层8的厚度和氧化硅层9的厚度之和范围为1μm～5μm。由于后续MEMS器件在工作时持续振荡，若SiGe层8和氧化硅层9的厚度之和小于1μm，MEMS器件很容易因振荡而断裂，缩短了MEMS器件的使用寿命，若大于5μm，MEMS器件的重量较大，振荡幅度、频率都会受到很大影响。
结合参照图8，去除牺牲层5。在去除牺牲层5后，牺牲层5中的SiGe部分，即电极81为扩散阻挡层6上的SiGe层8和氧化硅层9提供支撑作用，SiGe层8和氧化硅层9处于悬空状态，才能上下振动。除此之外，还可在去除牺牲层之前对MEMS器件进行切割。
在具体实施例中，去除牺牲层5的方法包括：
在氧化硅层9、SiGe层8和扩散阻挡层6中形成第二通孔10，第二通孔10的底部为牺牲层5，第二通孔10的宽度非常小，不会影响到MEMS器件的正常工作；
使用湿法刻蚀去除牺牲层5，其中第二通孔10作为刻蚀剂流向牺牲层5的通道，刻蚀剂通过第二通孔10后与牺牲层5接触并腐蚀牺牲层5。在该湿法过程中使用的刻蚀剂为双氧水溶液，对于双氧水溶液，Ge相比SiGe、SiO2具有较大刻蚀选择比，因此SiGe层和氧化硅层不会遭到腐蚀。在该过程中，双氧水溶液的相关参数为：H2O2与H2O的体积比范围为60％～100％，温度为90℃。当牺牲层选择除Ge之外的其他材料时，可根据需要选择其他合适的刻蚀剂。
参照图9、图10，图9为俯视图，图10为图9沿AA方向的剖面结构示意图，在去除牺牲层之后，使用切刀对钝化层3上的氧化硅层9、SiGe层8和扩散阻挡层6进行切割，以形成若干相互间隔分布的MEMS器件，每个MEMS器件通过电极81与CMOS器件2电连接。
第二实施例
本实施例与第一实施例的不同之处在于：
参照图11，在扩散阻挡层6上和第一通孔中形成SiGe层8、和位于SiGe层8上的氧化硅层9后，重复形成SiGe层、热氧化生长形成氧化硅层的步骤至少一次，这样在扩散阻挡层6上形成多层SiGe层8和氧化硅层9，其中，SiGe层8和氧化硅层9在竖直方向上间隔分布。
在具体实施例中，每次热氧化可以是干法氧化或湿法氧化。在干法氧化过程中使用的气体为O2、O3中的一种或两种。在干法氧化过程中的相关参数为：气体流量范围为100sccm～250sccm，温度范围为400℃～800℃，时间范围为1min～3min。在本实施例中，气体流量小于第一实施例中干法氧化过程中的气体流量，且干法氧化时间也小于第一实施例中干法氧化过程中的气体流量，因此，本实施例中，扩散阻挡层6上的每层SiGe层8的厚度和氧化硅层9的厚度均较小
这样，第一通孔外，即扩散阻挡层6上的每层SiGe层8的厚度和氧化硅层9的厚度均较小。其中每层氧化硅层9的厚度H1范围为这使得氧化硅层9与相邻的SiGe层8之间的应力更小，两者之间的键合也更加牢固。相应地，扩散阻挡层6上的每层SiGe层8的厚度H2范围为100nm～500nm。对每次形成的SiGe层8和氧化硅层9厚度，具体应根据MEMS器件的频率温度系数来确定。另外还要考虑到：最终扩散阻挡层6上，所有SiGe层8和氧化硅层9的厚度之和应确保MEMS器件能够正常工作，该厚度之和H0的范围为1μm～5μm。由于后续MEMS器件在工作时持续振荡，若H0的小于1μm，MEMS器件很容易因振荡而断裂，缩短了MEMS器件的使用寿命。若H0大于5μm，MEMS器件的重量较大，振荡幅度、频率都会受到很大影响。
在重复形成SiGe层、热氧化生长氧化硅层的步骤至少一次后，进行退火处理。
结合参照图12，在重复形成SiGe层、热氧化生长氧化硅层的步骤至少一次后，去除牺牲层5。在该过程中，第二通孔10位于所有氧化硅层8、SiGe层9和扩散阻挡层6中。在具体实施例中，是在退火之后去除牺牲层。
除此之外，还可在去除牺牲层之后，重复所述形成SiGe层、热氧化生长氧化硅层的步骤至少一次。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种MEMS器件的形成方法，其特征在于，包括：
提供基底，在所述基底中形成有CMOS器件；
在所述基底上形成牺牲层；
在所述牺牲层中形成第一通孔，所述第一通孔位于所述CMOS器件上；
在所述牺牲层上和第一通孔中形成SiGe层，所述SiGe层填充满所述第一通孔；
使用热氧化生长工艺，在SiGe层上生成氧化硅层；
在形成所述氧化硅层后，去除所述牺牲层。
2.如权利要求1所述的MEMS器件的形成方法，其特征在于，所述氧化硅层的厚度范围为0.5～1.5μm，所述第一通孔外的SiGe层和氧化硅层的厚度之和范围为1～5μm。
3.如权利要求1所述的MEMS器件的形成方法，其特征在于，所述热氧化生长工艺为干法氧化；
在干法氧化过程中使用的气体为O2、O3中的一种或两种；
在干法氧化过程使用的气体流量范围为500sccm～1000sccm，温度范围为400℃～800℃，时间为10min。
4.如权利要求1所述的MEMS器件的形成方法，其特征在于，所述热氧化生长工艺为湿法氧化；
在所述湿法氧化过程中使用水蒸气；
水蒸气的流量范围为800sccm～1200sccm，温度范围为300℃～500℃，时间为30min。
5.如权利要求1所述的MEMS器件的形成方法，其特征在于，所述牺牲层的材料为Ge，形成所述牺牲层的方法为化学气相沉积或原子层沉积法。
6.如权利要求5所述的MEMS器件的形成方法，其特征在于，在所述热氧化生长后，进行退火。
7.如权利要求5所述的MEMS器件的形成方法，其特征在于，所述牺牲层的厚度范围为100nm～500nm。
8.如权利要求5所述的MEMS器件的形成方法，其特征在于，在形成所述第一通孔前，在所述牺牲层上形成扩散阻挡层；
所述SiGe层覆盖所述扩散阻挡层。
9.如权利要求5所述的MEMS器件的形成方法，其特征在于，去除所述牺牲层的方法包括：
在所述氧化硅层和SiGe层中形成第二通孔，所述第二通孔底部为牺牲层；
使用湿法刻蚀去除所述牺牲层，所述湿法刻蚀过程的刻蚀剂通过第二通孔后腐蚀牺牲层。
10.如权利要求9所述的MEMS器件的形成方法，其特征在于，所述湿法刻蚀过程中使用的刻蚀剂为双氧水溶液；在所述双氧水溶液中，H2O2与H2O的体积比范围为60％～100％，温度为90℃。
11.如权利要求1所述的MEMS器件的形成方法，其特征在于，在形成所述牺牲层前，还包括：
在所述基底上形成钝化层；
在所述钝化层中形成导电插塞，所述导电插塞与CMOS器件电连接；
所述第一通孔的底部为导电插塞。
12.一种MEMS器件的形成方法，其特征在于，包括：
提供基底，在所述基底中形成有CMOS器件；
在所述基底上形成牺牲层；
在所述牺牲层中形成第一通孔，所述第一通孔位于所述CMOS器件上；
在所述牺牲层上和第一通孔中形成SiGe层，所述SiGe层填充满所述第一通孔；
使用热氧化生长工艺，在SiGe层上生成氧化硅层；
在形成所述氧化硅层后，去除所述牺牲层；
在去除所述牺牲层之后或之前，重复所述形成SiGe层、热氧化生长氧化硅层的步骤至少一次。
13.如权利要求12所述的MEMS器件的形成方法，其特征在于，每层所述氧化硅层的厚度范围为所述第一通孔外的每层SiGe层的厚度范围为100nm～500nm，所述第一通孔外的所有SiGe层和氧化硅层的厚度之和范围为1μm～5μm。
14.如权利要求12所述的MEMS器件的形成方法，其特征在于，所述热氧化生长工艺为干法氧化；
在干法氧化过程中使用的气体为O2、O3中的一种或两种；
在干法氧化过程使用的气体流量范围为100sccm～250sccm，温度范围为400℃～800℃，时间范围为1min～3min。
15.如权利要求12所述的MEMS器件的形成方法，其特征在于，所述牺牲层的材料为Ge，形成所述牺牲层的方法为化学气相沉积或原子层沉积法。
16.如权利要求15所述的MEMS器件的形成方法，其特征在于，在形成所有SiGe层和氧化硅层后，进行退火。
17.如权利要求15所述的MEMS器件的形成方法，其特征在于，在形成所述第一通孔前，在所述牺牲层上形成扩散阻挡层。
18.如权利要求15所述的MEMS器件的形成方法，其特征在于，去除所述牺牲层的方法包括：
在所有氧化硅层和SiGe层中形成第二通孔，所述第二通孔底部为牺牲层；
使用湿法刻蚀去除所述牺牲层，所述湿法刻蚀过程的刻蚀剂通过第二通孔后腐蚀牺牲层。
19.如权利要求18所述的MEMS器件的形成方法，其特征在于，所述湿法刻蚀过程中使用的刻蚀剂为双氧水溶液；在所述双氧水溶液中，H2O2与H2O的体积比范围为60％～100％，温度为90℃。
20.如权利要求12所述的MEMS器件的形成方法，其特征在于，在形成所述牺牲层前，还包括：
在所述基底上形成钝化层；
在所述钝化层中形成导电插塞，所述导电插塞与CMOS器件电连接；所述第一通孔底部为导电插塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410350576.0A CN105329844B (zh) | 2014-07-22 | 2014-07-22 | Mems器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410350576.0A CN105329844B (zh) | 2014-07-22 | 2014-07-22 | Mems器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105329844A CN105329844A (zh) | 2016-02-17 |
| CN105329844B true CN105329844B (zh) | 2017-07-14 |
Family
ID=55280656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410350576.0A Active CN105329844B (zh) | 2014-07-22 | 2014-07-22 | Mems器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105329844B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112079326B (zh) * | 2019-06-12 | 2024-01-30 | 芯恩（青岛）集成电路有限公司 | Mems器件结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1534744A (zh) * | 2003-03-27 | 2004-10-06 | 台湾积体电路制造股份有限公司 | 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法 |
| CN101127514A (zh) * | 2007-09-10 | 2008-02-20 | 北京大学 | 一种平面电容谐振器及其制备方法 |
| CN101870451A (zh) * | 2009-04-24 | 2010-10-27 | 台湾积体电路制造股份有限公司 | 集成互补金属氧化物半导体-微型机电系统器件的制造方法 |
| CN102169919A (zh) * | 2011-03-17 | 2011-08-31 | 上海集成电路研发中心有限公司 | 探测器及其制造方法 |
| CN102683274A (zh) * | 2012-06-05 | 2012-09-19 | 上海集成电路研发中心有限公司 | 应用于铜互连的空气间隔工艺 |
| CN102718179A (zh) * | 2011-03-28 | 2012-10-10 | 美商明锐光电股份有限公司 | 微机电系统装置及其制造方法 |
| CN103066119A (zh) * | 2011-10-24 | 2013-04-24 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管及制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8445324B2 (en) * | 2009-12-16 | 2013-05-21 | Oakland University | Method of wafer-level fabrication of MEMS devices |
-
2014
- 2014-07-22 CN CN201410350576.0A patent/CN105329844B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1534744A (zh) * | 2003-03-27 | 2004-10-06 | 台湾积体电路制造股份有限公司 | 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法 |
| CN101127514A (zh) * | 2007-09-10 | 2008-02-20 | 北京大学 | 一种平面电容谐振器及其制备方法 |
| CN101870451A (zh) * | 2009-04-24 | 2010-10-27 | 台湾积体电路制造股份有限公司 | 集成互补金属氧化物半导体-微型机电系统器件的制造方法 |
| CN102169919A (zh) * | 2011-03-17 | 2011-08-31 | 上海集成电路研发中心有限公司 | 探测器及其制造方法 |
| CN102718179A (zh) * | 2011-03-28 | 2012-10-10 | 美商明锐光电股份有限公司 | 微机电系统装置及其制造方法 |
| CN103066119A (zh) * | 2011-10-24 | 2013-04-24 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管及制造方法 |
| CN102683274A (zh) * | 2012-06-05 | 2012-09-19 | 上海集成电路研发中心有限公司 | 应用于铜互连的空气间隔工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105329844A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101251031B1 (ko) | 복합 압전기판의 제조방법 및 압전 디바이스 | |
| JP6036926B2 (ja) | 圧電デバイス | |
| CN102408090B (zh) | 具有增强锚的微结构 | |
| KR101145095B1 (ko) | 전기기계 장치의 챔버를 밀봉하는 방법, 전기기계 장치를 제조하는 방법 및 전기기계 장치 | |
| US9653676B2 (en) | Method for manufacturing piezoelectric device | |
| TWI503951B (zh) | 用於射頻或功率應用的電子裝置及其製造方法 | |
| JP4465306B2 (ja) | 半導体基板の製造方法 | |
| CN103947111B (zh) | 具有单晶梁的集成半导体装置、制造方法和设计结构 | |
| US8994127B2 (en) | Method of fabricating isolating semiconductor structures using a layout of trenches and openings | |
| JP2010022000A (ja) | 共振器及び共振器を形成するための方法 | |
| JP5817830B2 (ja) | 圧電バルク波装置及びその製造方法 | |
| KR100740032B1 (ko) | 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치 | |
| CN105308860A (zh) | 先进热补偿表面声波器件及其制造方法 | |
| US8138006B2 (en) | Method for producing a micromechanical component having a trench structure for backside contact | |
| JP5796316B2 (ja) | 圧電デバイスの製造方法 | |
| US20140054791A1 (en) | Through silicon via packaging structures and fabrication method | |
| CN105329844B (zh) | Mems器件的形成方法 | |
| WO2013090980A1 (en) | Monolithically integrated cmos and acoustic wave device | |
| US10214415B1 (en) | Hybrid CMOS-MEMS devices adapted for high-temperature operation and method for their manufacture | |
| JP2004282514A (ja) | 圧電共振子回路およびその製造方法 | |
| US10858246B2 (en) | Semiconductor device, microphone and methods for forming a semiconductor device | |
| JP2003289162A (ja) | 圧電体薄膜素子 | |
| CN105384143B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| JP2005286659A (ja) | 薄膜型バルク波素子およびその製造方法 | |
| JP2005271085A (ja) | 基板上にｍｅｍｓとｉｃを組付ける方法およびｍｅｍｓ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |