JP2014192798A - 電子装置及びその製造方法、並びに発振器 - Google Patents
電子装置及びその製造方法、並びに発振器 Download PDFInfo
- Publication number
- JP2014192798A JP2014192798A JP2013068243A JP2013068243A JP2014192798A JP 2014192798 A JP2014192798 A JP 2014192798A JP 2013068243 A JP2013068243 A JP 2013068243A JP 2013068243 A JP2013068243 A JP 2013068243A JP 2014192798 A JP2014192798 A JP 2014192798A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- insulating layer
- electronic device
- corrosion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Micromachines (AREA)
Abstract
【課題】基板上に形成された空洞内に機能素子が配置された電子装置であって、リリースエッチングが容易で、かつ、機械的強度及び電磁シールド性に優れた信頼性の高い電子装置を提供する。
【解決手段】本発明に係る電子装置は、基板と、前記基板上に配置された機能素子と、前記機能素子を収容する空洞を形成する包囲壁及び蓋体と、を有し、前記包囲壁は、平面視において前記空洞を周回して配置され、窒化ケイ素、酸化窒化ケイ素、窒化アルミニウム、酸化アルミニウム及びそれらの複合物からなる群より選択される少なくとも1種の材質により形成され、前記蓋体は、窒化チタン、窒化タンタル及びこれらの複合体、並びに、アルミニウム、銅、チタン、タンタル、タングステン、金、白金、コバルト、ニッケル及びこれらの2種以上の合金、からなる群より選択された少なくとも1種からなる層を含む。
【選択図】図2
【解決手段】本発明に係る電子装置は、基板と、前記基板上に配置された機能素子と、前記機能素子を収容する空洞を形成する包囲壁及び蓋体と、を有し、前記包囲壁は、平面視において前記空洞を周回して配置され、窒化ケイ素、酸化窒化ケイ素、窒化アルミニウム、酸化アルミニウム及びそれらの複合物からなる群より選択される少なくとも1種の材質により形成され、前記蓋体は、窒化チタン、窒化タンタル及びこれらの複合体、並びに、アルミニウム、銅、チタン、タンタル、タングステン、金、白金、コバルト、ニッケル及びこれらの2種以上の合金、からなる群より選択された少なくとも1種からなる層を含む。
【選択図】図2
Description
本発明は、電子装置及びその製造方法、並びに発振器に関する。
MEMS(Micro Electro Mechanical Systems)等の機能素子を基板上に形成された空洞に配置した電子装置が知られている。例えば、特許文献1、2には、機能素子を、基板に形成した電子装置が記載されている。特許文献1、2に記載の電子装置は、基板上に機能素子を形成し、機能素子を覆うように層間絶縁層を形成し、機能素子の周辺に位置する層間絶縁層を除去(リリースエッチング)して空洞を形成することにより製造されている。
近年、電子装置の微細化が進展し、ビア、コンタクトホール、ガードリング等のサイズは非常に小さくなってきている。上記引用文献1に記載の電子装置のような空洞を、薄いガードリング等を利用して形成する場合には、リリースエッチングの際に側壁が決壊しやすく、予定しない領域の層間絶縁層が除去されてしまう可能性があった。また、これによりリリースエッチングの時間管理におけるマージンは小さいものとなる。
また、上記特許文献2に記載の電子装置では、機能素子を収容する空洞の側面及び上面はシリコン窒化膜によって形成されている。このようなシリコン窒化膜のみから形成される空洞は、リリースエッチングのマージン等は大きくとれると考えられるが、脆性の素材で形成されるため機械的強度が不足したり、導電性を有さないため電磁シールド性が不十分となることが懸念される。
本発明のいくつかの態様に係る目的の1つは、基板上に形成された空洞内に機能素子が配置された電子装置であって、リリースエッチングが容易で、かつ、機械的強度及び電磁シールド性に優れた信頼性の高い電子装置、発振器、並びに電子装置の製造方法を提供することにある。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することができる。
[適用例1] 本発明に係る電子装置の一態様は、基板と、前記基板上に配置された機能素子と、前記機能素子を収容する空洞を形成する包囲壁及び蓋体と、を有し、前記包囲壁は、平面視において前記空洞を周回して配置され、窒化ケイ素、酸化窒化ケイ素、窒化アルミニウム、酸化アルミニウム及びそれらの複合物からなる群より選択される少なくとも1種の材質により形成され、前記蓋体は、窒化チタン、窒化タンタル及びこれらの複合体、並びに、アルミニウム、銅、チタン、タンタル、タングステン、金、白金、コバルト、ニッケル及びこれらの2種以上の合金、からなる群より選択された少なくとも1種からなる層を含む。
本適用例に係る電子装置では、機械的強度及び電磁シールド性が良好な部材によって形成された空洞内に、機能素子が配置されている。そのため、本適用例に係る電子装置は信頼性が高い。また、本適用例の電子装置の構成によれば、空洞を形成するためのリリースエッチングの際のプロセスマージン(時間的マージン)を大きくとれるため製造が容易である。
[適用例2] 適用例1において、前記包囲壁は、前記空洞の周囲に2重に配置されていてもよい。
本適用例の電子装置は、空洞を形成する部材の機械的強度がさらに高く、信頼性がより良好である。
[適用例3] 本発明に係る電子装置の製造方法の一態様は、基板の第1領域に機能素子を形成する工程と、前記機能素子を覆う第1層間絶縁層を形成する工程と、前記第1領域の前記第1層間絶縁層を残すように、前記第1層間絶縁層を除去する工程と、前記第1層間絶縁層を覆う耐蝕層を形成する工程と、前記基板の第2領域に、トランジスターを形成する工程と、前記耐蝕層及び前記トランジスターを覆う第2層間絶縁層を形成する工程と、前記第1領域の前記耐蝕層が除去されるまで前記第2層間絶縁層及び前記耐蝕層を除去する工程と、前記第1領域を覆う封止層を形成する工程と、前記封止層に貫通孔を形成する工程と、前記貫通孔を通じて、前記耐蝕層に囲まれた前記第1層間絶縁層をエッチングして除去し、前記機能素子が収容された空洞を形成する工程と、を含む。
本適用例の製造方法によれば、空洞を形成するための第1層間絶縁層のエッチング(リリースエッチング)の際のプロセスマージン(時間的マージン)を大きくとることができ、機械的強度及び電磁シールド性に優れた信頼性の高い電子装置を製造することができる。
[適用例4] 本発明に係る電子装置の製造方法の一態様は、基板の第1領域に機能素子を形成する工程と、前記機能素子を覆う第1層間絶縁層を形成する工程と、前記第1領域の前記第1層間絶縁層を残すように、前記第1層間絶縁層を除去する工程と、前記第1層間絶縁層を覆う耐蝕層を形成する工程と、前記耐蝕層をエッチングして、前記第1層間絶縁層の周囲に前記耐蝕層を残すように、前記第1領域の前記耐蝕層を除去する工程と、前記基板の第2領域に、トランジスターを形成する工程と、前記耐蝕層及び前記トランジスターを覆う第2層間絶縁層を形成する工程と、前記耐蝕層が露出するまで前記第2層間絶縁層を除去する工程と、前記第1領域を覆う封止層を形成する工程と、前記封止層に貫通孔を形成する工程と、前記貫通孔を通じて、前記耐蝕層に囲まれた前記第1層間絶縁層をエッチングして除去し、前記機能素子が収容された空洞を形成する工程と、を含む。
本適用例の製造方法によれば、空洞を形成するための第1層間絶縁層のエッチング(リリースエッチング)の際のプロセスマージン(時間的マージン)を大きくとることができ、機械的強度及び電磁シールド性に優れた信頼性の高い電子装置を製造することができる。
[適用例5] 適用例3又は適用例4において、前記トランジスターを形成する工程では、平面視において前記耐蝕層の外側に他の耐蝕層が形成されてもよい。
本適用例の製造方法によれば、空洞を形成する部材の機械的強度がさらに高い電子装置を製造することができる。
[適用例6] 本発明に係る発振器の一態様は、適用例1又は適用例2に記載の電子装置であって、前記機能素子を駆動する回路部をさらに含む。本適用例に係る発振器は、機械的強度及び電磁シールド性が良好な部材によって形成された空洞内に、機能素子が配置されている。そのため、本適用例に係る発振器は信頼性が高い。
本明細書では、「上方」という文言を、例えば、「特定のもの(以下、「A」という)の「上方」に他の特定のもの(以下、「B」という)を形成する」などと用いる場合に、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、「上方」という文言を用いる。
以下に本発明のいくつかの実施形態について説明する。以下に説明する実施形態は、本発明の一例を説明するものである。本発明は以下の実施形態になんら限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変形形態も含む。なお以下で説明される構成の全てが本発明の必須の構成であるとは限らない。
1.電子装置
本発明の実施形態に係る電子装置について、図面を参照しながら説明する。図1は、本
実施形態に係る電子装置100の断面を模式的に示す図である。図2は、本実施形態に係る電子装置100を模式的に示す断面図である。図1は、図2のI−I線の断面に相当し、図2は、図1のII−II線の断面に相当する。
本発明の実施形態に係る電子装置について、図面を参照しながら説明する。図1は、本
実施形態に係る電子装置100の断面を模式的に示す図である。図2は、本実施形態に係る電子装置100を模式的に示す断面図である。図1は、図2のI−I線の断面に相当し、図2は、図1のII−II線の断面に相当する。
電子装置100は、図1及び図2に示すように、基板10と、機能素子20と、機能素子20を収容する空洞1を形成する包囲壁30及び蓋体40と、を有する。
1.1.基板
基板10は、機能素子20を収容する空洞1が形成される第1領域A1を有している。基板10としては、例えば、シリコン(Si)基板等の半導体基板を用いることができる。基板10として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板10の厚みは、例えば、100μm〜400μmである。
基板10は、機能素子20を収容する空洞1が形成される第1領域A1を有している。基板10としては、例えば、シリコン(Si)基板等の半導体基板を用いることができる。基板10として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板10の厚みは、例えば、100μm〜400μmである。
基板10は、図示のような下地層12を有することができる。下地層12は、基板10上に形成されている。下地層12は、少なくとも空洞1が形成される第1領域A1に形成される。下地層12の材質としては、例えば、窒化シリコン(Si3N4)が挙げられる。下地層12は、空洞1を形成する際に、エッチングストッパー層として機能することができる。また、基板10には、LOCOS(Local Oxidation of Silicon)絶縁層11や、図示しないトレンチ絶縁層、セミリセスLOCOS絶縁層等が形成されていてもよい。
1.2.機能素子
機能素子20は、基板10の第1領域A1に位置する空洞1内に配置される。機能素子20は、空洞1に収容されうる限り、その種類は任意であり特に限定されない。機能素子20としては、例えば、振動子、水晶振動子、SAW(弾性表面波)素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどを例示することができる。機能素子20の具体例としては、図示のような下地層12上に形成された固定電極22と、固定電極22と一定間隔を空けて形成された可動電極24と、を有する振動子を挙げることができる。固定電極22及び可動電極24の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
機能素子20は、基板10の第1領域A1に位置する空洞1内に配置される。機能素子20は、空洞1に収容されうる限り、その種類は任意であり特に限定されない。機能素子20としては、例えば、振動子、水晶振動子、SAW(弾性表面波)素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどを例示することができる。機能素子20の具体例としては、図示のような下地層12上に形成された固定電極22と、固定電極22と一定間隔を空けて形成された可動電極24と、を有する振動子を挙げることができる。固定電極22及び可動電極24の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
図示の例では、機能素子20は、固定電極22及び可動電極24は、それぞれ導電層32を介してビア28と電気的に接続され、さらに、配線26及びビア28を介してパッド52に接続されている。
1.3.包囲壁
包囲壁30は、基板10上に配置され、空洞1を形成している。包囲壁30は、機能素子20を収容する空洞1を形成している。図1に示す例では、包囲壁30は、下地層12上であって、空洞1の周囲に形成されている。図2に示すように、包囲壁30は、平面視において、空洞1を周回して配置される。すなわち、包囲壁30は、平面視において切れ目なく機能素子20を囲んで形成されている。包囲壁30の平面的な形状は、機能素子60を囲む形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状とすることができる。
包囲壁30は、基板10上に配置され、空洞1を形成している。包囲壁30は、機能素子20を収容する空洞1を形成している。図1に示す例では、包囲壁30は、下地層12上であって、空洞1の周囲に形成されている。図2に示すように、包囲壁30は、平面視において、空洞1を周回して配置される。すなわち、包囲壁30は、平面視において切れ目なく機能素子20を囲んで形成されている。包囲壁30の平面的な形状は、機能素子60を囲む形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状とすることができる。
包囲壁30は、窒化ケイ素、酸化窒化ケイ素、窒化アルミニウム、酸化アルミニウム及びそれらの複合物からなる群より選択される少なくとも1種の材質により形成される。包囲壁30をこのような材質で形成することにより、空洞1を形成するためのエッチングの際のエッチャントに対して安定な包囲壁30となる。そのため、例えば、エッチャントが包囲壁30の外側へ漏れ出すことが抑制され、所望の形状の空洞1を形成しやすくなる。また、当該エッチングの工程の時間管理を容易化することができる。
包囲壁30の厚みは、例えば、0.5μm以上20μm以下、好ましくは1μm以上18μm以下、更に好ましくは2μm以上15μm以下、特に好ましくは5μm以上12μm以下である。ここで、包囲壁30の厚みとは、空洞1とその外側を隔てる包囲壁30の厚さのうち、最も薄い部分の厚みを指す。包囲壁30は、上述の材質で形成されることにより、例えば、タングステンを主成分とするガードリングで構成した場合に比較して、厚みを大きくすることができる。これにより包囲壁30の機械的強度が高まり、例えば、空洞1の構造的な安定性を高めることができる。
さらに、例えば、タングステンを主成分とするガードリングの場合には、他の部材との密着性を高めるためにチタン等の金属が使用される場合があるが、本実施形態の包囲壁30は、上述の材質で形成されることにより、チタン等のエッチング耐性の小さい材質を用いる必要がない。しかも包囲壁30は、単層で構成することもできるため、異なる材質間に生じる界面の数を減らすことができる。これによりエッチャントが包囲壁30の外側へ漏れ出すことがさらに抑制され、所望の形状の空洞1を容易に形成することができる。
1.4.蓋体
蓋体40は、空洞1を覆うように形成される。蓋体40は、機能素子20を収容する空洞1を形成している。蓋体40は、一つの部材で構成されてもよいが、貫通孔を有する部材と、該部材の貫通孔を封止する部材とによって構成されてもよい。蓋体40が一つの部材で構成される場合には、電子装置100は、空洞1を例えばエッチングにより形成するための孔や封止部材等の他の構成を有してもよい。図示の例では、蓋体40は、貫通孔42を有する第1封止層44と、第1封止層44に積層されて貫通孔42を封止する第2封止層46とによって構成されている。この例においては、第1封止層44は、貫通孔42を有する。第1封止層44に形成される貫通孔42の数は限定されない。第1封止層44は、単層構造とすることもできるが、例えば、3層以上の積層構造としてもよい。第2封止層46は、第1封止層44上に形成されている。第2封止層46は、第1封止層44の貫通孔42を塞ぐことができる。
蓋体40は、空洞1を覆うように形成される。蓋体40は、機能素子20を収容する空洞1を形成している。蓋体40は、一つの部材で構成されてもよいが、貫通孔を有する部材と、該部材の貫通孔を封止する部材とによって構成されてもよい。蓋体40が一つの部材で構成される場合には、電子装置100は、空洞1を例えばエッチングにより形成するための孔や封止部材等の他の構成を有してもよい。図示の例では、蓋体40は、貫通孔42を有する第1封止層44と、第1封止層44に積層されて貫通孔42を封止する第2封止層46とによって構成されている。この例においては、第1封止層44は、貫通孔42を有する。第1封止層44に形成される貫通孔42の数は限定されない。第1封止層44は、単層構造とすることもできるが、例えば、3層以上の積層構造としてもよい。第2封止層46は、第1封止層44上に形成されている。第2封止層46は、第1封止層44の貫通孔42を塞ぐことができる。
このように蓋体40は、単層あるいは複数層で形成されうるが、それらの層のうちの少なくとも1層は、窒化チタン、窒化タンタル及びこれらの複合体、並びに、アルミニウム、銅、チタン、タンタル、タングステン、金、白金、コバルト、ニッケル及びこれらの2種以上の合金、からなる群より選択された少なくとも1種により形成される。例えば、上記の例において、第1封止層44を複数層で構成する場合には、当該積層構造のいずれかの層を、TiN、TaN、Ti、Ta、W、Au、Pt、Co及びNiよりなる群から選ばれた1種又は2種以上の合金若しくは複合窒化物で形成し、他の層をAl−Cu合金で形成してもよい。第1封止層44及び第2封止層46は、空洞1を上方から覆って、空洞1を封止する蓋体40として機能することができる。
蓋体40がこのような材質で形成されることにより、空洞1に対する外界からの電磁波を遮蔽する電磁シールド性が良好となり、空洞1内に配置された機能素子20の動作の安定性を高めることができる。そのため本実施形態の電子装置100の信頼性を高めることができる。なお、この場合蓋体40には、一定の電位(例えば接地電位)が与えられることがより好ましい。
また、上記の材質は、延性、展性、弾性、塑性等の性質を有しており、脆性が比較的小さい。そのため蓋体40が当該材質で形成されることにより、脆性の高い素材(例えば窒化シリコン)で形成される場合に比較して、クラックを生じにくく、空洞1を維持するための機械的強度を高くすることができる。
空洞1は、機能素子20を収容する空間である。空洞1は、少なくとも、下地層12、包囲壁30及び蓋体40を含む構成によって画成される。空洞1内は、例えば減圧状態にすることができ、これにより機能素子20の動作精度の向上を図ることができる。
1.5.その他の構成
電子装置100は、回路部70と、層間絶縁層80と、配線26と、ビア28と、パッド52と、絶縁層90とを含んでもよい。
電子装置100は、回路部70と、層間絶縁層80と、配線26と、ビア28と、パッド52と、絶縁層90とを含んでもよい。
図1、2に示す例では、基板10には、機能素子20を駆動させるための回路部70が形成されている。回路部70は、基板10の第2領域A2に形成されている。回路部70は、トランジスター72やキャパシター(図示せず)などで構成されることができる。トランジスター72は、例えば、ゲート絶縁膜74と、ゲート電極75と、ソース又はドレイン領域(図示せず)と、サイドウォール76と、を有するMOSトランジスターである。また、図示の例において、基板10の第2領域A2には、配線26、ビア28が形成されている。配線26、ビア28は、例えば、回路部70を構成するその他の素子(図示せず)とを電気的に接続していてもよい。
トランジスター72のゲート絶縁膜74は、基板10上に形成されている。ゲート絶縁膜74は、例えば、酸化シリコン層からなる。ゲート絶縁膜74は、基板10とゲート電極75とに挟まれている。ゲート電極75の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。ソース又はドレイン領域78は、基板10に形成されている。ソース又はドレイン領域78は、基板10に所定の不純物をドーピングすることにより形成される。サイドウォール76は、ゲート電極75の側方に形成されている。サイドウォール76の材質は、例えば、酸化シリコン(SiO2)、窒化シリコン(Si3N4)、又は、酸窒化シリコン(SiON)である。
図示の例では、層間絶縁層80は、基板10の上方に形成されている。図1に示す例では、電子装置100の層間絶縁層80は連続して描かれているが、層間絶縁層80は、複数の層の積層体であってもよい。層間絶縁層80の材質としては、例えば、酸化シリコン(SiO2)が挙げられる。なお、空洞1は、層間絶縁層80が除去された領域に相当する。
パッド52は、ビア28上に形成されている。パッド52の材質は、例えば、蓋体40の第1封止層44と同じ材質とすることができる。図示の例では、ビア28は、配線26と、パッド52とを接続して回路を構成している。ビア28の材質としては、銅(Cu)、タングステン(W)、チタン(Ti)などの金属やその合金が挙げられる。また、包囲壁30の材質としては、W又はCu若しくはそれらの合金としてもよく、Cu又はその合金とすれば、例えば、シングルダマシン法、デュアルダマシン法等により形成することができ、生産性が良好となる場合がある。
配線26の材質としては、例えば、多結晶シリコン(Poly−Silicon)や、アルミニウム(Al)、銅(Cu)、タングステン(W)などの金属やその合金が挙げられる。
絶縁層90は、例えば、層間絶縁層80上及び蓋体40上に形成されてもよい。絶縁層90の材質としては、酸化シリコン、窒化シリコン等が挙げられる。絶縁層90は、例えば、パッシベーション層として機能することができる。
電子装置100は、さらに、図示せぬ樹脂層、パッド、外部端子、配線層、レジスト層等を有してもよい。また、電子装置100は、WCSP構造であってもよい。
1.6.電子装置の変形等の説明
1.6.1.包囲壁の数
本実施形態の電子装置100において、包囲壁30は、1層で空洞を周回するように形成されれば十分に機能することができる。しかし、包囲壁30は、複数層形成されてもよい。このようにすれば包囲壁30の効果をさらに高めることができる。
1.6.1.包囲壁の数
本実施形態の電子装置100において、包囲壁30は、1層で空洞を周回するように形成されれば十分に機能することができる。しかし、包囲壁30は、複数層形成されてもよい。このようにすれば包囲壁30の効果をさらに高めることができる。
図1、2に示す例では、上述の包囲壁30の周囲に、第2包囲壁34が形成されている。第2包囲壁34は、包囲壁30の周囲に導電層32を介して周回して設けられている。第2包囲壁34は、平面視において切れ目なく機能素子20を囲んで形成されている。
導電層32は、例えば、上述のゲート電極75と同一の材料で形成することができ、同一のプロセスで形成することができる。第2包囲壁34は、例えば、上述のサイドウォール76と同一の材料で形成することができ、同一のプロセスで形成することができる。第2包囲壁34の材質は、包囲壁30と同じでも異なってもよい。
このように第2包囲壁34を形成すれば、空洞を包囲する壁が2重となり、空洞1を形成するためのエッチングの際のエッチャントに対する安定性や機械的強度をさらに高めることができる。
なお、第2包囲壁34を形成した場合の、包囲壁30の内側から第2包囲壁34の外側までの距離(厚み)は、例えば、2μm以上40μm以下、好ましくは2μm以上30μm以下、更に好ましくは3μm以上20μm以下である。
1.6.2.包囲壁の開口
電子装置100において、回路部70が設けられ、かつ、包囲壁30が、平面視において空洞1を切れ目なく包囲している場合には、包囲壁30は、空洞1と、回路部70の間に配置されることになる。しかし、例えば、機能素子20の配線等のために、包囲壁30の一部を不連続(隙間を形成)にしてもよい。このような場合には、電子装置100が、平面視において包囲壁30の不連続となる部分(隙間)は、空洞1と、回路部70とを結ぶ線の位置を避けて配置されることが好ましい。このようにすれば、製造の際のエッチングにおけるエッチャントが、包囲壁30によって堰き止められ、回路部70の方向に向かって漏れ出しにくいので、例えば電子装置100の製造歩留まりを高く維持することができる。
電子装置100において、回路部70が設けられ、かつ、包囲壁30が、平面視において空洞1を切れ目なく包囲している場合には、包囲壁30は、空洞1と、回路部70の間に配置されることになる。しかし、例えば、機能素子20の配線等のために、包囲壁30の一部を不連続(隙間を形成)にしてもよい。このような場合には、電子装置100が、平面視において包囲壁30の不連続となる部分(隙間)は、空洞1と、回路部70とを結ぶ線の位置を避けて配置されることが好ましい。このようにすれば、製造の際のエッチングにおけるエッチャントが、包囲壁30によって堰き止められ、回路部70の方向に向かって漏れ出しにくいので、例えば電子装置100の製造歩留まりを高く維持することができる。
1.6.3.空洞を形成する構成
空洞1は、上記の通り、少なくとも、下地層12、包囲壁30及び蓋体40を含む構成によって画成されるが、例えば、配線26、ガードリング29等の構成を含んで画成されてもよい。例えば、図1に示すように、空洞1は、下地層12、包囲壁30、配線26、ガードリング29、及び蓋体40によって形成されてもよい。
空洞1は、上記の通り、少なくとも、下地層12、包囲壁30及び蓋体40を含む構成によって画成されるが、例えば、配線26、ガードリング29等の構成を含んで画成されてもよい。例えば、図1に示すように、空洞1は、下地層12、包囲壁30、配線26、ガードリング29、及び蓋体40によって形成されてもよい。
図示の例では、包囲壁30の上に、空洞1を周回するように配線26が形成され、配線26の上に、空洞1を周回するようにガードリング29が形成されている。ガードリング29は、上述のビア28と同様の材質で形成することができる。また、図示しないが、ガードリング29の上に、複数回、空洞1を周回する配線26、及び、当該配線26の上に、空洞1を周回するガードリング29を形成してもよい。
このようにすれば、包囲壁30の作用効果を損ねることなく、より体積の大きい空洞1を形成することができる。なお、包囲壁30の上に配線26を形成し、配線26の上にガードリング29を形成することにより、各々の界面に、例えばチタン等のエッチング耐性の小さい材質の使用量を最小限にすることができるため、エッチング時の弱点をほとんど
生じさせずに、より体積の大きい空洞1を形成することができる。
生じさせずに、より体積の大きい空洞1を形成することができる。
2.電子装置の製造方法
次に、電子装置の製造方法について、図面を参照しながら説明する。
次に、電子装置の製造方法について、図面を参照しながら説明する。
2.1.第1実施形態
図3〜図21は、第1実施形態に係る電子装置(上述の電子装置100)の製造工程の一部を模式的に示す断面図である。
図3〜図21は、第1実施形態に係る電子装置(上述の電子装置100)の製造工程の一部を模式的に示す断面図である。
本実施形態の電子装置100の製造方法は、基板10の第1領域A1に機能素子20を形成する工程と、機能素子20を覆う第1層間絶縁層81を形成する工程と、第1領域A1の第1層間絶縁層81を残すように、第1層間絶縁層81を除去する工程と、第1層間絶縁層81を覆う耐蝕層31を形成する工程と、基板10の第2領域A2に、トランジスター72を形成する工程と、耐蝕層31及びトランジスター72を覆う第2層間絶縁層82を形成する工程と、第1領域A1の耐蝕層31が除去されるまで第2層間絶縁層82及び耐蝕層31を除去する工程と、第1領域A1を覆う第1封止層44を形成する工程と、第1封止層44に貫通孔42を形成する工程と、貫通孔42を通じて、耐蝕層31に囲まれた第1層間絶縁層81をエッチングして除去し、機能素子20が収容された空洞1を形成する工程と、を含む。
まず図3に示すように、基板10上に下地層12を形成する。下地層12は、例えば、CVD(Chemical Vapor Deposition)法、スパッタ法により成膜される。下地層12は、例えば、窒化シリコンで形成される。下地層12は、必要に応じて、フォトリソグラフィー技術及びエッチング技術によってパターニングされてもよい。
次に、図3に示すように、下地層12上に固定電極22、固定電極22を覆う被覆層(犠牲層)23、および、可動電極24を形成する。
固定電極22は、多結晶シリコン等の半導体層(図示せず)をCVD法やスパッタ法などにより成膜した後、フォトリソフラフィー技術及びエッチング技術などによりパターニングして形成する。そして、パターニングされた半導体層に、リン(P)やボロン(B)等の不純物を注入する。
被覆層23は、例えば、酸化シリコン層である。被覆層23は、例えば、固定電極22が熱酸化されることにより形成される。固定電極22の熱酸化処理は、例えば、800℃以上1100℃以下の温度で行われる。この工程において、トランジスター72のゲート絶縁膜74を形成してもよい。ゲート絶縁膜74は、基板10が熱酸化されることにより形成される。被覆層23の膜厚とゲート絶縁膜74の膜厚の関係は、固定電極22と基板10の結晶性や不純物濃度の関係を調整することにより、制御することができる。なお、被覆層23及びゲート絶縁膜74は、CVD法やスパッタ法を用いて形成してもよい。
可動電極24は、例えば、CVD法、スパッタ法、及びフォトリソグラフィー技術及びエッチング技術などのパターニングにより形成される。そして可動電極54に不純物を注入する。これにより、可動電極54に対して導電性を付与することができる。注入される不純物としては、例えば、リン(P)やボロン(B)が挙げられる。また、不純物を活性化するための熱処理を行ってもよい。
次に、図4に示すように、固定電極22及び可動電極24を覆う第1層間絶縁層81を形成する。第1層間絶縁層81は、例えば、CVD法や塗布(スピンコート)法等により
形成し、図5に示すように、マスクM1をマスクとして、基板10の第1領域A1の第1層間絶縁層81を残すように、第1層間絶縁層81を除去する。
形成し、図5に示すように、マスクM1をマスクとして、基板10の第1領域A1の第1層間絶縁層81を残すように、第1層間絶縁層81を除去する。
次いで、図6に示すように、第1層間絶縁層81を覆う耐蝕層31を形成する。耐蝕層31の一部は、包囲壁30となる層であり、窒化ケイ素、酸化窒化ケイ素、窒化アルミニウム、酸化アルミニウム及びそれらの複合物からなる群より選択される少なくとも1種の材質により形成される。耐蝕層31は、CVD法、スパッタ法等により形成される。そして、図7に示すように、マスクM2をマスクとして、不要部分を除去する。このとき、下地層12が残っている場合には、同時に下地層12を除去してもよい。
次に、図8に示すように、多結晶シリコン層を基板10の全面に成膜し不純物を注入し、図9に示すように、マスクM3をマスクとしてパターニングしてゲート電極75を形成する。この工程では、図示のように固定電極22及び可動電極24に対して電気的に接続するように多結晶シリコン層を残してもよい。また、本工程において、耐蝕層31の段差部分に導電層32として多結晶シリコン層を残存させてもよい。
次に、図10に示すように、CVD法、ドライエッチング法などによって、サイドウォール76を形成する。図10に示すように、導電層32が残っている場合には、その横にサイドウォール76が形成され、それらのうち耐蝕層31の周囲に形成された部分は、最終的に第2包囲壁34となる。そして、所定の不純物を打込み、ソース及びドレインを形成し、トランジスター72が形成される。これらの工程により、基板10の第2領域A2にトランジスター72が形成される。
次に、図11に示すように、耐蝕層31及びトランジスター72を覆う第2層間絶縁層82を形成する。第2層間絶縁層82は、例えば、CVD法や塗布(スピンコート)法等により形成することができる。
次に、図12に示すように、第1領域A1の耐蝕層31が除去されるまで第2層間絶縁層82及び耐蝕層31を、例えば化学機械研磨により除去する。第2層間絶縁層82及び耐蝕層31は、エッチングやイオンミリングによって、除去されてもよい。この工程では、耐蝕層31、多結晶シリコン層及びサイドウォール76の一部が除去され、これにより、包囲壁30、導電層32及び第2包囲壁34が形成される。耐蝕層31とその外側のサイドウォール76によって、耐蝕性の層が2重に配置された包囲壁30が形成される。この工程によって、第1層間絶縁層81、第2層間絶縁層82、包囲壁30、導電層32及び第2包囲壁34からなる露出面が平坦となることが望ましい。平坦とは、後述するビア28(コンタクト)や配線26のパターン形成ができる程度に平坦であればよい。
次に、図13に示すように、第2層間絶縁層82に、ゲート電極75及び多結晶シリコン層に接続するビア28(コンタクト)を形成する。そして、図14に示すように、ビア28に接続する配線26と、包囲壁30の上に包囲壁30に沿って周回する配線26をスパッタ、パターニング等により形成する。次いで、図15に示すように、第3層間絶縁層83を形成する。第3層間絶縁層83は、例えば、CVD法や塗布(スピンコート)法等により形成することができる。
次いで、図16に示すように、配線26に接続するビア28と、包囲壁30の上方に包囲壁30に沿って周回するガードリング29を形成する。次いで、図17に示すように、パッド52及び第1領域A1を覆う第1封止層44を、スパッタ、パターニング等により形成する。この工程において、第1封止層44にパターニングにより第3層間絶縁層83を露出させる貫通孔42を形成する。
次に、図18に示すように、絶縁層90を形成する。絶縁層90は、例えばスパッタ、CVD等により形成することができる。そして、図19に示すように、リリースエッチング用のマスクM4を形成する。マスクM4は、例えば、スピンコート、ベーパーコートにより形成され、材質は、レジストとすることができる。
そして、図20に示すように、貫通孔42を通じて、耐蝕層31に囲まれた第3層間絶縁層83、第1層間絶縁層81及び被覆層23を除去する。すなわち、貫通孔42にエッチング液又はエッチングガスを通して、空洞1となる領域に存在する第3層間絶縁層83、第1層間絶縁層81及び被覆層23を除去し、空洞1を形成する(本明細書ではこの工程をリリース工程、リリースエッチング等ということがある。)。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸(フッ化水素酸とフッ化アンモニウムの混合液)などを用いたウェットエッチング、フッ化水素系のガスなどを用いたドライエッチングなどにより行うことができる。包囲壁30は、リリース工程において極めて安定でエッチングされにくい材料で形成されるため、空洞1が包囲壁30の外側へ拡がることを防止することができる。また、下地層12は、エッチングストッパー層として機能する。この工程を経ることにより、基板10の第1領域A1に機能素子20が形成される。
そして、図21に示すように、第1封止層44上に第2封止層46を形成する。第2封止層46は、例えば、スパッタ法、CVD法などの気相成長法により形成される。第2封止層46は、気相成長法により形成されることにより、貫通孔42を封止することができる。また、気相成長法により形成されることにより、空洞1内を減圧状態のまま封止することもできる。
必要に応じてパッド52等との電気的接続をするために、図1及び図2に示すように絶縁層90をパターニングすることができる。そして、フォトリソグラフィー技術及びエッチング技術によって第2封止層46をパターニングし、図1及び図2に示すような形状の第2封止層46を形成し、蓋体40が形成され、電子装置100を製造することができる。
本実施形態の電子装置の製造方法によれば、高い信頼性が確保された電子装置100を製造することができる。また、本実施形態の電子装置100の製造方法によれば、包囲壁30が形成された状態で空洞1内をリリースエッチングするので、エッチング時におけるエッチャントが、空洞1以外の領域に漏れ出すことを十分に抑制することができる。これにより、少なくとも、リリースエッチングの時間管理におけるマージンを大きくとることができ、製造歩留りを高めることができる。また、機械的強度及び電磁シールド性に優れた信頼性の高い電子装置100を製造することができる。
2.2.第2実施形態
第2実施形態の電子装置の製造方法は、包囲壁30がサイドウォール形成によって形成される点で異なる以外は、第1実施形態の電子装置の製造方法と実質的に同一である。以下第2実施形態の電子装置の製造方法について説明するが、第1実施形態と同様の部材には同様の符号を付して詳細な説明を省略する。
第2実施形態の電子装置の製造方法は、包囲壁30がサイドウォール形成によって形成される点で異なる以外は、第1実施形態の電子装置の製造方法と実質的に同一である。以下第2実施形態の電子装置の製造方法について説明するが、第1実施形態と同様の部材には同様の符号を付して詳細な説明を省略する。
図22〜図27は、第2実施形態の電子装置(電子装置200)の製造工程の要部を模式的に示す断面図である。図28は、本実施形態の製造方法で製造される電子装置200の断面の模式図である。
本実施形態の電子装置の製造方法は、基板10の第1領域A1に機能素子20を形成する工程と、機能素子20を覆う第1層間絶縁層81を形成する工程と、第1領域A1の第1層間絶縁層81を残すように、第1層間絶縁層81を除去する工程と、第1層間絶縁層
81を覆う耐蝕層31を形成する工程と、耐蝕層31をエッチングして、第1層間絶縁層81の周囲に耐蝕層31を残すように、第1領域A1の耐蝕層31を除去する工程と、基板10の第2領域A2に、トランジスター72を形成する工程と、耐蝕層31及びトランジスター72を覆う第2層間絶縁層82を形成する工程と、耐蝕層31が露出するまで第2層間絶縁層82を除去する工程と、第1領域A1を覆う第1封止層44を形成する工程と、第1封止層44に貫通孔42を形成する工程と、貫通孔42を通じて、耐蝕層31に囲まれた第1層間絶縁層81をエッチングして除去し、機能素子20が収容された空洞1を形成する工程と、を含む。
81を覆う耐蝕層31を形成する工程と、耐蝕層31をエッチングして、第1層間絶縁層81の周囲に耐蝕層31を残すように、第1領域A1の耐蝕層31を除去する工程と、基板10の第2領域A2に、トランジスター72を形成する工程と、耐蝕層31及びトランジスター72を覆う第2層間絶縁層82を形成する工程と、耐蝕層31が露出するまで第2層間絶縁層82を除去する工程と、第1領域A1を覆う第1封止層44を形成する工程と、第1封止層44に貫通孔42を形成する工程と、貫通孔42を通じて、耐蝕層31に囲まれた第1層間絶縁層81をエッチングして除去し、機能素子20が収容された空洞1を形成する工程と、を含む。
本実施形態の電子装置200の製造方法は、第1実施形態の図1から図6まで、すなわち、耐蝕層31を形成する工程までは、第1実施形態と同様である。
本実施形態の製造方法では、耐蝕層31を形成した後、図22に示すように、耐蝕層31をエッチングして、第1層間絶縁層81の周囲に耐蝕層31を残すように、第1領域A1の耐蝕層31を除去する。すなわち、第1層間絶縁層81の周囲に耐蝕層31のサイドウォールを形成する。この耐蝕層31のサイドウォールが後に包囲壁30となる。このとき、下地層12が残っている場合には、同時に下地層12を除去してもよい。
次に、図23に示すように、多結晶シリコン層を基板10の全面に成膜し不純物を注入し、図24に示すように、マスクM5をマスクとしてパターニングしてゲート電極75を形成する。この工程では、図示のように固定電極22及び可動電極24に対して電気的に接続するように多結晶シリコン層を残してもよい。また、本工程において、耐蝕層31の段差部分に導電層32として多結晶シリコン層を残存させてもよい。
次に、図25に示すように、CVD法、ドライエッチング法などによって、サイドウォール76を形成する。図25に示すように、導電層32が残っている場合には、その横にサイドウォール76が形成され、それらのうち耐蝕層31の周囲に形成された部分は、最終的に第2包囲壁34となる。そして、所定の不純物を打込み、ソース及びドレインを形成し、トランジスター72が形成される。これらの工程により、基板10の第2領域A2にトランジスター72が形成される。
次に、図26に示すように、耐蝕層31及びトランジスター72を覆う第2層間絶縁層82を形成する。第2層間絶縁層82は、例えば、CVD法や塗布(スピンコート)法等により形成することができる。
次に、図27に示すように、耐蝕層31(サイドウォール)が露出するまで第2層間絶縁層82を、例えば化学機械研磨により除去する。第2層間絶縁層82は、エッチングやイオンミリングによって、除去されてもよい。この工程では、耐蝕層31、多結晶シリコン層及びサイドウォール76の一部が除去され、これにより、包囲壁30、導電層32及び第2包囲壁34が形成される。耐蝕層31とその外側のサイドウォール76によって、耐蝕性の層が2重に配置された包囲壁30が形成される。なお、包囲壁30の厚みは、耐蝕層31がサイドウォールであるため、基板10から遠ざかるにつれて薄くなる。そのため、化学機械研磨の時間を制御することにより包囲壁30の厚みを所定の厚みとすることができる。この工程によって、第1層間絶縁層81、第2層間絶縁層82、包囲壁30、導電層32及び第2包囲壁34からなる露出面が平坦となることが望ましい。平坦とは、ビア28(コンタクト)や配線26のパターン形成ができる程度に平坦であればよい。
本実施形態の電子装置200の製造方法における第2層間絶縁層82を除去する工程以降の工程は、第1実施形態の図14から図21までの工程と同様であるため説明を省略する。このようにして、図28に示す電子装置200を製造することができる。
本実施形態の電子装置の製造方法によれば、高い信頼性が確保された電子装置200を製造することができる。また、本実施形態の電子装置200の製造方法によれば、包囲壁30が形成された状態で空洞1内をリリースエッチングするので、エッチング時におけるエッチャントが、空洞1以外の領域に漏れ出すことを十分に抑制することができる。これにより、少なくとも、リリースエッチングの時間管理におけるマージンを大きくとることができ、製造歩留りを高めることができる。また、機械的強度及び電磁シールド性に優れた信頼性の高い電子装置200を製造することができる。
3.発振器
次に、本実施形態に係る電子装置が発振器である場合について、図面を参照しながら説明する。以下では、電子装置100が発振器である場合について説明する。図29は、本実施形態に係る電子装置(発振器)100を示す回路図である。
次に、本実施形態に係る電子装置が発振器である場合について、図面を参照しながら説明する。以下では、電子装置100が発振器である場合について説明する。図29は、本実施形態に係る電子装置(発振器)100を示す回路図である。
発振器100は、図29に示すように、機能素子(具体的にはMEMS振動子)20と、反転増幅回路110と、を含む。
機能素子20は、固定電極22と電気的に接続された第1端子20aと、可動電極24と電気的に接続された第2端子20bと、を有している。機能素子20の第1端子20aは、反転増幅回路110の入力端子110aと少なくとも交流的に接続する。機能素子20の第2端子20bは、反転増幅回路110の出力端子110bと少なくとも交流的に接続する。
図示の例では、反転増幅回路110は、1つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター(反転回路)や増幅回路を組み合わせて構成されていてもよい。
発振器100は、反転増幅回路110に対する帰還抵抗を含んで構成されていてもよい。図29に示す例では、反転増幅回路110の入力端子と出力端子とが抵抗120を介して接続されている。
発振器100は、反転増幅回路110の入力端子110aと基準電位(接地電位)との間に接続された第1キャパシター130と、反転増幅回路110の出力端子110bと基準電位(接地電位)との間に接続された第2キャパシター132と、を含んで構成されている。これにより、機能素子20とキャパシター130,132とで共振回路を構成する発振回路とすることができる。電子装置100は、この発振回路で得られた発振信号fを出力する。
発振器100は、図30に示すように、さらに、分周回路140を有していてもよい。分周回路140は、発振回路の出力信号Voutを分周し、発振信号fを出力する。これにより、電子装置100は、例えば、出力信号Voutの周波数よりも低い周波数の出力信号を得ることができる。なお、反転増幅回路110、抵抗120、キャパシター130,132、および分周回路140は、例えば、図1に示す回路部70を構成している。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明
は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
1…空洞、10…基板、11…LOCOS絶縁層、12…下地層、20…機能素子、20a…第1端子、20b…第2端子、22…固定電極、23…被覆層、24…可動電極、26…配線、28…ビア、29…ガードリング、30…包囲壁、31…耐蝕層、32…導電層、34…第2包囲壁、40…蓋体、42…貫通孔、44…第1封止層、46…第2封止層、52…パッド、70…回路部、72…トランジスター、74…ゲート絶縁膜、75…ゲート電極、76…サイドウォール、80…層間絶縁層、81…第1層間絶縁層、82…第2層間絶縁層、83…第3層間絶縁層、90…絶縁層、100,200…電子装置、A1…第1領域、A2…第2領域、M1,M2,M3,M4,M5…マスク、110…反転増幅回路、110a…入力端子、110b…出力端子、120…抵抗、130…第1キャパシター、132…第2キャパシター、140…分周回路
Claims (6)
- 基板と、前記基板上に配置された機能素子と、前記機能素子を収容する空洞を形成する包囲壁及び蓋体と、を有し、
前記包囲壁は、平面視において前記空洞を周回して配置され、窒化ケイ素、酸化窒化ケイ素、窒化アルミニウム、酸化アルミニウム及びそれらの複合物からなる群より選択される少なくとも1種の材質により形成され、
前記蓋体は、窒化チタン、窒化タンタル及びこれらの複合体、並びに、アルミニウム、銅、チタン、タンタル、タングステン、金、白金、コバルト、ニッケル及びこれらの2種以上の合金、からなる群より選択された少なくとも1種からなる層を含む、電子装置。 - 請求項1において、
前記包囲壁は、前記空洞の周囲に2重に配置されている、電子装置。 - 基板の第1領域に機能素子を形成する工程と、
前記機能素子を覆う第1層間絶縁層を形成する工程と、
前記第1領域の前記第1層間絶縁層を残すように、前記第1層間絶縁層を除去する工程と、
前記第1層間絶縁層を覆う耐蝕層を形成する工程と、
前記基板の第2領域に、トランジスターを形成する工程と、
前記耐蝕層及び前記トランジスターを覆う第2層間絶縁層を形成する工程と、
前記第1領域の前記耐蝕層が除去されるまで前記第2層間絶縁層及び前記耐蝕層を除去する工程と、
前記第1領域を覆う封止層を形成する工程と、
前記封止層に貫通孔を形成する工程と、
前記貫通孔を通じて、前記耐蝕層に囲まれた前記第1層間絶縁層をエッチングして除去し、前記機能素子が収容された空洞を形成する工程と、
を含む、電子装置の製造方法。 - 基板の第1領域に機能素子を形成する工程と、
前記機能素子を覆う第1層間絶縁層を形成する工程と、
前記第1領域の前記第1層間絶縁層を残すように、前記第1層間絶縁層を除去する工程と、
前記第1層間絶縁層を覆う耐蝕層を形成する工程と、
前記耐蝕層をエッチングして、前記第1層間絶縁層の周囲に前記耐蝕層を残すように、前記第1領域の前記耐蝕層を除去する工程と、
前記基板の第2領域に、トランジスターを形成する工程と、
前記耐蝕層及び前記トランジスターを覆う第2層間絶縁層を形成する工程と、
前記耐蝕層が露出するまで前記第2層間絶縁層を除去する工程と、
前記第1領域を覆う封止層を形成する工程と、
前記封止層に貫通孔を形成する工程と、
前記貫通孔を通じて、前記耐蝕層に囲まれた前記第1層間絶縁層をエッチングして除去し、前記機能素子が収容された空洞を形成する工程と、
を含む、電子装置の製造方法。 - 請求項3又は請求項4において、
前記トランジスターを形成する工程では、平面視において前記耐蝕層の外側に他の耐蝕層が形成される、電子装置の製造方法。 - 請求項1又は請求項2に記載の電子装置は、発振器であって、前記機能素子を駆動する
回路部をさらに含む、発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013068243A JP2014192798A (ja) | 2013-03-28 | 2013-03-28 | 電子装置及びその製造方法、並びに発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013068243A JP2014192798A (ja) | 2013-03-28 | 2013-03-28 | 電子装置及びその製造方法、並びに発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014192798A true JP2014192798A (ja) | 2014-10-06 |
Family
ID=51838676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013068243A Pending JP2014192798A (ja) | 2013-03-28 | 2013-03-28 | 電子装置及びその製造方法、並びに発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014192798A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016159421A (ja) * | 2015-03-05 | 2016-09-05 | セイコーエプソン株式会社 | 半導体デバイス、電子機器および移動体 |
CN106341098A (zh) * | 2015-07-08 | 2017-01-18 | 精工爱普生株式会社 | 振子及其制造方法、振荡器、电子设备、以及移动体 |
KR102032376B1 (ko) * | 2018-05-02 | 2019-10-16 | 해성디에스 주식회사 | 센서 패키지 및 이를 포함하는 센서 패키지 모듈 |
-
2013
- 2013-03-28 JP JP2013068243A patent/JP2014192798A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016159421A (ja) * | 2015-03-05 | 2016-09-05 | セイコーエプソン株式会社 | 半導体デバイス、電子機器および移動体 |
CN106341098A (zh) * | 2015-07-08 | 2017-01-18 | 精工爱普生株式会社 | 振子及其制造方法、振荡器、电子设备、以及移动体 |
KR102032376B1 (ko) * | 2018-05-02 | 2019-10-16 | 해성디에스 주식회사 | 센서 패키지 및 이를 포함하는 센서 패키지 모듈 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8796845B2 (en) | Electronic device covered by multiple layers and method for manufacturing electronic device | |
US8912031B2 (en) | Electronic device, electronic apparatus, and method of manufacturing electronic device | |
JP5233302B2 (ja) | 電子装置、共振子、及び電子装置の製造方法 | |
JP4386086B2 (ja) | 電子装置及びその製造方法 | |
US8525277B2 (en) | MEMS device | |
JP2014086447A (ja) | 電子装置及びその製造方法 | |
US9190954B2 (en) | Electronic device, method for producing the same, and oscillator | |
JP2014192798A (ja) | 電子装置及びその製造方法、並びに発振器 | |
JP2010074523A (ja) | 犠牲層のエッチング方法、memsデバイスの製造方法およびmemsデバイス | |
WO2011150641A1 (zh) | 晶振及其制作方法 | |
JP6060569B2 (ja) | 電子装置の製造方法 | |
JP5408447B2 (ja) | 電子装置 | |
JP5773153B2 (ja) | 電子装置およびその製造方法、並びに発振器 | |
US9089055B2 (en) | Electronic device, method of manufacturing the same, and oscillator | |
JP2011177824A (ja) | 電子装置の製造方法 | |
JP2011182210A (ja) | 電子装置 | |
JP2012146893A (ja) | 半導体装置 | |
JP2014073551A (ja) | 電子装置および電子装置の製造方法 | |
JP2013123779A (ja) | 電子装置および発振器 | |
JP2014037032A (ja) | 電子装置およびその製造方法 | |
JP2013031907A (ja) | 電子装置およびその製造方法、並びに発振器 | |
JP2014120598A (ja) | 電子装置及びその製造方法 | |
JP2011177846A (ja) | 電子装置 | |
JP2017143091A (ja) | 電子装置及びその製造方法、発振器、電子機器、並びに、移動体 | |
JP2014184512A (ja) | 電子装置の製造方法、電子装置、および発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150109 |