JP2014086447A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2014086447A
JP2014086447A JP2012231846A JP2012231846A JP2014086447A JP 2014086447 A JP2014086447 A JP 2014086447A JP 2012231846 A JP2012231846 A JP 2012231846A JP 2012231846 A JP2012231846 A JP 2012231846A JP 2014086447 A JP2014086447 A JP 2014086447A
Authority
JP
Japan
Prior art keywords
layer
cavity
region
electronic device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2012231846A
Other languages
English (en)
Other versions
JP2014086447A5 (ja
Inventor
Takahiko Yoshizawa
隆彦 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012231846A priority Critical patent/JP2014086447A/ja
Priority to US14/046,423 priority patent/US8952467B2/en
Priority to CN201310493344.6A priority patent/CN103771332A/zh
Publication of JP2014086447A publication Critical patent/JP2014086447A/ja
Publication of JP2014086447A5 publication Critical patent/JP2014086447A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】機能素子が小型でかつ堅牢な空洞内に配置された、信頼性の良好な電子装置、及びその製造方法を提供する。
【解決手段】本発明に係る電子装置は、基板と、前記基板上に配置され、空洞を形成する側壁と、前記側壁上に配置され、前記空洞を覆う第１層と、前記第１層上に形成され、平面視における前記第１層の輪郭よりも外側に配置された領域を有する第２層と、前記第２層の前記平面視における前記第１層の輪郭よりも外側に配置された領域の下に配置された絶縁層と、前記空洞内に配置された機能素子と、を含む。
【選択図】図１

Description

本発明は、電子装置及びその製造方法に関する。
ＭＥＭＳ（Micro Electro Mechanical Systems）等の機能素子を基板上に構成された空洞内に配置した構成を含む電子装置が知られている。例えば、マイクロ振動子、マイクロセンサー、マイクロアクチュエーター等のＭＥＭＳは、微小な構造体が振動、変形、その他の動作によって機能するため、空洞内にはこれらの動作が妨げられないように収容される（例えば、以下の特許文献１及び２参照）。
このような空洞を形成する方法としては、特許文献１に開示されているような、一方の基板の表面上に微小機械素子を形成した後に、真空チャンバー内でＯリングを介して一方の基板と他方の基板を接合し、その後、Ｏリングの外側に密封剤を充填する方法がある。また、他の方法としては、特許文献２に開示されているように、基板上にＭＥＭＳ構造体を形成し、その上に犠牲層を形成した後に貫通孔を有する封止部材を形成し、この封止部材の貫通孔を通して犠牲層を除去してＭＥＭＳ構造体の可動部をリリースさせ、最後に封止部材の貫通孔をＣＶＤ膜等の他の封止部材で覆うことで閉鎖するといった方法も知られている。
特開２００５−２９７１８０号公報 特開２００５−１２３５６１号公報
しかしながら、電子装置の小型化の要請から、機能素子が配置される基板上の空洞についてもその占有面積を小さくすることが求められている。ところが装置を小型化することにより、空洞や空洞を形成する部材等も小型化されることとなるため、空洞を保持する機械的強度が不足する場合がある。空洞を形成する部材の強度が不足すると、例えば、実装時の機械的及び熱的な応力又は振動によって、空洞を維持できなくなる場合があり、電子装置の信頼性が低下することが懸念される。
本発明は上述のような課題に鑑みてなされたものであり、その幾つかの態様に係る目的の一つは、機能素子が小型でかつ堅牢な空洞内に配置された、信頼性の良好な電子装置、及びその製造方法を提供することにある。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することができる。
［適用例１］本発明に係る電子装置の１態様は、基板と、前記基板上に配置され、空洞を形成する側壁と、前記側壁上に配置され、前記空洞を覆う第１層と、前記第１層上に形成され、平面視における前記第１層の輪郭よりも外側に配置された領域を有する第２層と、前記第２層の前記平面視における前記第１層の輪郭よりも外側に配置された領域の下に配置された絶縁層と、前記空洞内に配置された機能素子と、を含む。
本適用例の電子装置によれば、第２層が、第１層の輪郭よりも外側に配置された領域を有し、かつ、第２層の前記平面視における第１層の輪郭よりも外側に配置された領域の下に絶縁層が配置されるため、空洞を形成する部材の機械的な強度を高めることができる。本適用例の電子装置によれば、特に空洞が潰れるように作用する外力等に抗する機械的な強度を高めることができる。そのため、本適用例の電子装置によれば、機能素子が小型でかつ堅牢な空洞内に配置されることにより高い信頼性を確保することができる。
［適用例２］適用例１において、前記第２層の前記平面視における前記第１層の輪郭よりも外側に配置された領域は、平面視において前記空洞を周回していてもよい。
本適用例の電子装置によれば、第２層の第１層の輪郭よりも外側に配置された領域が前記空洞を周回しているため、より確実に空洞を形成することができ、かつ、さらに堅牢な空洞を形成することができる。
［適用例３］適用例１又は適用例２において、前記第１層の平面視における前記空洞の輪郭よりも外側に配置された領域と、前記第２層との間に、前記絶縁層が存在してもよい。
本適用例の電子装置によれば、第１層と第２層とによって絶縁層を挟み込む形状となっていることにより、空洞を保持する機械的強度をさらに向上させることができる。また、本適用例の電子装置によれば、空洞が潰れるように作用する外力等に抗するのみならず、空洞が開放するように作用する外力等に対しても抗する、機械的強度を高めることができる。
［適用例４］適用例１ないし適用例３のいずれか１例において、前記第１層及び前記第２層は、前記空洞に貫通する共通の貫通孔を有してもよい。
本適用例の電子装置は、第１層及び第２層が形成された状態で空洞内をエッチングできるため、エッチング時における空洞の堅牢性も確保することができる。そのため、例えば製造歩留まりを向上させることができ、生産性が良好である。
［適用例５］適用例４において、前記第２層上に形成された第３層を有し、前記第３層は、前記貫通孔を封止していてもよい。
本適用例の電子装置によれば、空洞を保持する機械的強度をさらに向上させることができる。
［適用例６］適用例５において、前記第３層は、Ａｌ、Ｗ及びＣｕよりなる群から選ばれた１種又は２種以上の合金からなる層を含んでもよい。
本適用例の電子装置によれば、空洞を保持する機械的強度をさらに向上させることができる。
［適用例７］適用例１ないし適用例６のいずれか１例において、前記第２層は、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物からなる層を含んでもよい。
本適用例の電子装置によれば、第２層の機械的強度が高いとともに第２層及び第１層の密着性を高めることができるので、空洞を保持する機械的強度をさらに向上させることができる。
［適用例８］適用例１ないし適用例７のいずれか１例において、前記第１層は、３層以上の積層構造を含み、前記積層構造の最上層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、及びＰｔよりなる群から選ばれた１種又は２種以上の合金からなる層であり、前記積層構造の最下層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、及びＰｔよりなる群から選ばれた１種又は２種以上の合金からなる層であり、前記積層構造のうち少なくとも一の層は、Ａｌ−Ｃｕ合金からなってもよい。
本適用例の電子装置によれば、第１層の機械的強度が高いとともに第２層及び第１層の密着性を高めることができるので、空洞を保持する機械的強度をさらに向上させることができる。
［適用例９］
本発明に係る電子装置の製造方法の一態様は、基板の第１領域に機能素子を形成する工程と、前記基板の第２領域に、トランジスターを形成する工程と、前記トランジスター及び前記機能素子を覆う層間絶縁層を形成する工程と、前記層間絶縁層に、前記機能素子を囲む側壁を形成する工程と、前記層間絶縁層を覆い、前記側壁と接続する第１層を形成する工程と、前記第１層を覆う絶縁層を形成する工程と、前記絶縁層の平面視における前記側壁の内側の領域を除去する工程と、前記第１層上及び前記絶縁層上に、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物からなる第２層を形成する工程と、前記第１領域の前記第１層及び前記第２層に貫通孔を形成する工程と、前記貫通孔を通じて、前記側壁に囲まれた前記層間絶縁層をエッチングして除去し、前記機能素子が収容された空洞を形成する工程と、を含み、前記第２層は、平面視における前記第１層の輪郭よりも外側に配置された領域を有して形成され、前記絶縁層は、前記第２層の前記平面視における前記第１層の輪郭よりも外側に配置された領域の下に配置されている。
本適用例の電子装置の製造方法によれば、第２層が、第１層の輪郭よりも外側に配置された領域を有し、かつ、第２層の前記平面視における第１層の輪郭よりも外側に配置された領域の下に絶縁層が配置されるため、空洞を形成する部材の機械的な強度の高い電子装置を製造することができる。また、本適用例の電子装置の製造方法によれば、側壁に囲まれた層間絶縁層をエッチングして除去し、機能素子が収容された空洞を形成する工程（リリースエッチング工程）において、第２層によって、第２領域が保護されるため、長時間のエッチング処理を行うことができる。また、レジストマスクを用いることなくリリースエッチング工程を行うことができるので、洗浄工程において有機溶剤を使用することができ、例えば、スティッキング等を抑制することができる。さらに、レジストマスクを用いないので、レジストマスクを除去する工程が不要で、コンタミネーション等の不具合を低減することができる。
［適用例１０］適用例９において、前記第２層上に前記貫通孔を封止する第３層を形成する工程と、前記第２層及び前記第３層をパターニングして、前記第２領域の前記第２層及び前記第３層を除去する工程と、前記第２領域の前記絶縁層をエッチングする工程と、をさらに含んでもよい。
本適用例の電子装置の製造方法によれば、空洞を保持する機械的強度がさらに向上された電子装置を製造することができる。
実施形態に係る電子装置の断面を模式的に示す図。 実施形態に係る電子装置を模式的に示す平面図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。 実施形態に係る電子装置の製造方法の一工程の断面を模式的に示す図。
以下に本発明のいくつかの実施形態について説明する。以下に説明する実施形態は、本発明の例を説明するものであって、本発明は以下の実施形態になんら限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変形形態も含む。なお以下で説明される構成の全てが本発明の必須構成要素であるとは限らない。
１．電子装置
一実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００の断面を模式的に示す図である。図２は、本実施形態に係る電子装置１００を模式的に示す平面図である。図１は、図２のＩ−Ｉ線の断面に相当する。また、図２では、第３層９０は省略して描いた。
電子装置１００は、図１及び図２に示すように、基板１０と、空洞１を形成する側壁２０と、空洞１を覆う第１層３０と、第２層４０と、絶縁層５０と、空洞１内に配置された機能素子６０と、を含む。
基板１０は、機能素子６０を収容する空洞１が形成される第１領域Ａ１と、回路部７０が形成される第２領域Ａ２と、を有している。基板１０としては、例えば、シリコン（Ｓｉ）基板等の半導体基板を用いることができる。基板１０として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板１０の厚みは、例えば、１００μｍ〜４００μｍである。
基板１０は、図示のような下地層１２を有することができる。下地層１２は、基板１０上に形成されている。下地層１２は、少なくとも空洞１が形成される第１領域Ａ１に形成される。下地層１２の材質としては、例えば、窒化シリコン（Ｓｉ３Ｎ４）が挙げられる。下地層１２は、空洞１を形成する際に、エッチングストッパー層として機能することができる。下地層１２と基板１０との間には、図示しないトレンチ絶縁層、ＬＯＣＯＳ（Local Oxidation of Silicon）絶縁層、セミリセスＬＯＣＯＳ絶縁層等が形成されていてもよい。
側壁２０は、基板１０上に配置され、空洞１を形成している。図１に示す例では、側壁２０は、下地層１２上であって、空洞１の周囲に形成されている。また、図１に示す例では、側壁２０は、配線部２２及び壁部２４が積層された態様で形成されている。側壁２０
は、ガードリングとみなすこともできる。側壁２０は、配線部２２及び壁部２４を２つずつ有しているが、それらの数は特に限定されず、例えば、層間絶縁層８０の積層数に応じて配線部２２及び壁部２４の数が決定されてもよい。側壁２０は、図２に示すように、機能素子６０を囲むように配置される。側壁２０の平面的な形状は、機能素子６０を囲む形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状とすることができる。側壁２０は、例えば、機能素子６０に接続された配線６５を通すための隙間を有してもよい。側壁２０は、周囲の部材と電気的に接続されていてもよいし、接地電位とされてもよい。図２に示す例では、側壁２０は、機能素子６０を避けて形成されている。側壁２０の材質としては、例えば、多結晶シリコン（Poly-Silicon）や、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）などの金属やその合金が挙げられる。
第１層３０は、側壁２０上に配置され、空洞１を覆うように形成される。第１層３０は、図１に示すように、空洞１の上方に形成されている。第１層３０は、貫通孔３１を有することができる。図１及び図２に示す例では、貫通孔３１の数は、１２だが、その数は限定されない。第１層３０は、側壁２０の一部又は全部と一体的に形成されてもよい。第１層３０は、例えば、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物で形成されることができる。また、第１層３０は、例えば、Ｔｉ層、ＴｉＮ層、Ａｌ−Ｃｕ合金層、ＴｉＮ層が積層された積層構造であってもよい。
空洞１は、機能素子６０を収容するための空間である。空洞１は、図示の例では、下地層１２、側壁２０、第１層３０によって画成されている。空洞１内は、例えば、減圧状態にすることができ、これにより機能素子６０の動作精度の向上を図ることができる。
側壁２０及び第１層３０には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、側壁２０及び第１層３０を、電磁シールドとして機能させることができる。そのため、機能素子６０を、空洞１の外部の電界や磁界から遮蔽することができ、機能素子６０の特性等をより安定させることができる。
機能素子６０は、空洞１に配置される。機能素子６０は、空洞１に収容されうる限り任意であり特に限定されない。機能素子６０としては、例えば、振動子、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどを例示することができる。機能素子６０の具体例としては、図示のような下地層１２上に形成された固定電極６２と、固定電極６２と一定間隔を空けて形成された可動電極６４と、を有する振動子を挙げることができる。固定電極６２及び可動電極６４の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
第２層４０は、第１層３０上に形成され、平面視における第１層３０の輪郭よりも外側に配置された領域Ｂ１を有する。第１層３０の平面視とは、図２に示すように基板１０の板面と直交する方向から第１層３０を見た場合をいう。第２層４０は、第１層３０上及び絶縁層５０上に形成されている。第２層４０は、貫通孔４１を有することができる。図１及び図２に示す例では、貫通孔４１の数は、１２だが、その数は限定されない。第２層４０は、例えば、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物で形成されることができる。
絶縁層５０は、第２層４０の平面視における第１層３０の輪郭よりも外側に配置された領域Ｂ１の下に配置される。絶縁層５０は、例えば、層間絶縁層８０上及び第１層３０上に形成される。絶縁層５０の材質としては、酸化シリコン、窒化シリコン等が挙げられる
。絶縁層５０の構造としては、酸化シリコン、窒化シリコン等の単層構造、酸化シリコン、窒化シリコン等の積層構造が挙げられる。
本実施形態の電子装置１００では、第２層４０が、第１層３０の輪郭よりも外側に配置された領域Ｂ１を有し、かつ、第２層４０の平面視における第１層３０の輪郭よりも外側に配置された領域Ｂ１の下に絶縁層５０が配置される。そのため、第１層３０及び第２層４０が空洞１の蓋として機能すると共に、当該蓋が、第１層３０だけでなく第２層４０の領域Ｂ１において支持されるため、空洞１の変形等に対する機械的な強度を高めることができる。電子装置１００によれば、特に空洞１が潰れるように作用する外力等に抗する機械的な強度を高めることができる。そのため、本実施形態の電子装置１００によれば、機能素子６０が小型でかつ堅牢な空洞１内に配置されることになり、高い信頼性を確保することができる。
２．電子装置の変形等の説明
本実施形態の電子装置１００は、各種の変形実施が可能である。以下に変形形態を述べるが、上述の実施形態と同様の作用機能を有する部材には同様の符号を付して詳細な説明は省略する。
上述の第１層３０の材質は、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物である場合には、第１層３０の機械的強度を高めることができるとともに第２層４０との密着性を高めることができるので、空洞１を保持する機械的強度をさらに向上させることができる。また、第１層３０は、図示の例では単層構造となっているが、複数の層の積層構造であってもよい。第１層３０を積層構造とすれば、第１層３０の機械的強度及び導電性の両者を効果的に高めることができる場合がある。例えば、第１層３０が３層以上の積層構造である場合には、積層構造の最上層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、及びＰｔよりなる群から選ばれた１種又は２種以上の合金からなる層とし、積層構造の最下層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、及びＰｔよりなる群から選ばれた１種又は２種以上の合金からなる層とし、積層構造のうち少なくとも一の層を、Ａｌ−Ｃｕ合金からなる層とすることができる。
上述の第２層４０の材質を、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物とすると、第２層４０の機械的強度を高めることができるとともに第２層４０及び第１層３０の間の密着性を高めることができるので、空洞１を保持する機械的強度をさらに向上させることができる。また、第２層４０は、図示の例では単層構造となっているが、複数の層を積層した構造であってもよく、例えば、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物からなる層を含んで構成されてもよい。
また、図１及び図２に示すように、第２層４０の貫通孔４１と、第１層３０の貫通孔３１とが連通し、空洞１に貫通する共通の貫通孔となっていてもよい。このようにすれば、第１層３０及び第２層４０が形成された状態で空洞１内をエッチングできるため、例えば、エッチング時における空洞１の堅牢性をも確保することができる。そのため、例えば製造歩留まりを向上させることができ、生産性を向上することができる。
さらに、第２層４０の平面視における第１層３０の輪郭よりも外側に配置された領域Ｂ１は、その存在により、空洞１を保持する機械的な強度を高めることができるが、図１及び図２に示したように、当該領域Ｂ１は、平面視において空洞１を周回して存在していてもよい。このようにすれば、より確実に空洞１を形成することができ、かつ、さらに堅牢な空洞１を形成することができる。
さらに、第１層３０の平面視における空洞１の輪郭よりも外側に配置された領域Ｂ２と、第２層４０との間に、絶縁層５０が存在してもよい。図１及び図２の例では、第１層３０の平面視における空洞１の輪郭よりも外側に配置された領域Ｂ２と、第２層４０との間に、絶縁層５０が存在している。そのため、電子装置１００によれば、第１層３０と第２層４０とによって絶縁層５０を挟み込む態様となっている。これにより、空洞１を形成する第１層３０及び第２層４０からなる蓋を保持する機械的強度をさらに向上させることができる。すなわち、当該蓋が、第１層３０だけでなく第２層４０の領域Ｂ１において支持され、かつ、第１層３０が絶縁層５０によって機械的に押さえ込まれる状態となっている。そのため、空洞１の変形等に対する機械的な強度をさらに高めることができる。したがって、電子装置１００によれば、空洞が潰れるように作用する外力等に抗するのみならず、空洞が開放するように作用する外力等に対しても抗する機械的な強度を高めることができる。そのため、例示した電子装置１００によれば、機能素子６０が小型でかつ堅牢な空洞１内に配置されることになり、非常に高い信頼性を確保することができる。
３．その他の構成等
電子装置１００は、回路部７０と、層間絶縁層８０と、配線２６と、ビア２８と、パッド３２と、第３層９０とを含んでもよい。
基板１０には、図１に示すように、機能素子６０を駆動させるための回路部７０が形成されていてもよい。回路部７０は、トランジスター７２やキャパシター（図示せず）などで構成されることができる。回路部７０は、例えば、トランジスター７２を含む。トランジスター７２は、基板１０に形成されている。トランジスター７２は、例えば、ゲート絶縁膜７４と、ゲート電極７５と、ソース又はドレイン領域７８と、サイドウォール７６と、を有するＭＯＳトランジスターである。また、図示の例において、基板１０の第２領域Ａ２には、配線２６、ビア２８が形成されている。配線２６、ビア２８は、例えば、トランジスター７２と回路部７０を構成するその他の素子（図示せず）とを電気的に接続していてもよい。
トランジスター７２のゲート絶縁膜７４は、基板１０上に形成されている。ゲート絶縁膜７４は、例えば、酸化シリコン層からなる。ゲート絶縁膜７４は、基板１０とゲート電極７５とに挟まれている。ゲート電極７５の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。ソース又はドレイン領域７８は、基板１０に形成されている。ソース又はドレイン領域７８は、基板１０に所定の不純物をドーピングすることにより形成される。サイドウォール７６は、ゲート電極７５の側方に形成されている。サイドウォール７６の材質は、例えば、窒化シリコン（Ｓｉ３Ｎ４）、又は、酸窒化シリコン（ＳｉＯＮ）である。
図示の例では、層間絶縁層８０は、基板１０の上方に形成されている。図１に示す例では、電子装置１００の層間絶縁層８０は連続して描かれているが、層間絶縁層８０は、複数の層の積層体であってもよい。層間絶縁層８０の材質としては、例えば、酸化シリコン（ＳｉＯ２）が挙げられる。なお、空洞１は、層間絶縁層８０が除去された領域に相当する。
パッド３２は、ビア２８上に形成されている。パッド３２の材質は、例えば、第１層３０と同じ材質である。図示の例では、パッド３２は、配線２６、ビア２８を含んで配線を構成している。配線２６、ビア２８の材質は、例えば、側壁２０の配線部２２、壁部２４と同じ材質である。
電子装置１００は、第３層９０を有してもよい。第３層９０は、第２層４０上に形成さ
れている。第３層９０は、第１層３０の貫通孔３１や第２層４０の貫通孔４１を塞ぐことができる。第３層９０の材質としては、例えば、Ａｌ、Ｃｕ、Ｔｉ、Ｗが挙げられる。第３層９０の材質は、Ａｌ、Ｗ及びＣｕよりなる群から選ばれた１種又は２種以上の合金である場合には、空洞１を保持する機械的強度をさらに向上させることができる。第３層９０は、図示の例では単層構造となっているが、複数の層が積層した構造であってもよく、例えば、Ａｌ、Ｗ及びＣｕよりなる群から選ばれた１種又は２種以上の合金からなる層を含んで構成されてもよい。
第３層９０の膜厚は、例えば、１μｍ以上５μｍ以下である。第１層３０、第２層４０及び第３層９０は、空洞１を上方から覆って、空洞１を封止する封止部材として機能することができる。電子装置１００が第３層９０を有することにより、空洞１を保持する機械的強度はさらに向上することができる。
電子装置１００は、さらに、図示せぬ樹脂層、パッド、外部端子、配線層、レジスト層等を有してもよい。また、電子装置１００は、ＷＣＳＰ構造であってもよい。
４．電子装置の製造方法
次に、電子装置１００の製造方法について、図面を参照しながら説明する。図３〜図１６は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。
本実施形態の電子装置の製造方法は、基板１０の第１領域Ａ１に機能素子６０を形成する工程と、基板１０の第２領域Ａ２に、トランジスター７２を形成する工程と、トランジスター７２及び機能素子６０を覆う層間絶縁層８０を形成する工程と、層間絶縁層８０に、機能素子６０を囲む側壁２０を形成する工程と、層間絶縁層８０を覆い、側壁２０と接続する第１層３０を形成する工程と、第１層３０を覆う絶縁層５０を形成する工程と、絶縁層５０の側壁２０の内側の領域を除去する工程と、第１層３０上及び絶縁層５０上に、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物からなる第２層４０を形成する工程と、第１領域Ａ１の第１層３０及び第２層４０に貫通孔３１，４１を形成する工程と、貫通孔３１，４１を通じて、側壁２０に囲まれた層間絶縁層８０をエッチングして除去し、機能素子６０が収容された空洞１を形成する工程と、を含む。そして、第２層４０は、平面視における第１層３０の輪郭よりも外側に配置された領域Ｂ１を有して形成され、絶縁層５０は、第２層４０の平面視における第１層３０の輪郭よりも外側に配置された領域Ｂ１の下に配置されている。
本実施形態では、図３に示すように、基板１０上に下地層１２を形成する。下地層１２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法により成膜された後、フォトリソグラフィー技術及びエッチング技術によってパターニングされることにより形成される。
次に、図４に示すように、下地層１２上に固定電極６２を形成する。具体的には、例えば、多結晶シリコン等の半導体層（図示せず）をＣＶＤ法やスパッタ法などにより成膜した後、フォトリソフラフィー技術及びエッチング技術などによりパターニングする。そして、パターニングされた半導体層に、リン（Ｐ）やボロン（Ｂ）等の不純物を注入して固定電極６２を形成する。
次いで，図５に示すように、固定電極６２を覆う被覆層（犠牲層）６６及びゲート絶縁膜７４を形成する。被覆層６６及びゲート絶縁膜７４は、例えば、酸化シリコン層である。被覆層６６は、例えば、固定電極６２が熱酸化されることにより形成される。ゲート絶縁膜７４は、基板１０が熱酸化されることにより形成される。固定電極６２及びゲート絶
縁膜７４の熱酸化処理は、例えば、８００℃以上１１００℃以下の温度で行われる。本工程において、被覆層６６及びゲート絶縁膜７４を同一工程で形成することができる。被覆層６６の膜厚とゲート絶縁膜７４の膜厚の関係は、固定電極６２と基板１０の結晶性や不純物濃度の関係を調整することにより、制御することができる。なお、被覆層６６及びゲート絶縁膜７４は、ＣＶＤ法やスパッタ法を用いて形成してもよい。その後、被覆層６６上に可動電極６４、及びゲート絶縁膜７４上にゲート電極７５を形成する。可動電極６４及びゲート電極７５の形成は、例えば、ＣＶＤ法、スパッタ法、及びフォトリソフラフィー技術及びエッチング技術などのパターニングにより行われる。可動電極６４及びゲート電極７５の形成は、同時に行ってもよいし別工程としてもよい。また、可動電極６４及びゲート電極７５の形成と同時に、側壁２０の配線部２２を形成してもよく、この例では可動電極６４及びゲート電極７５の形成と同時に、側壁２０の配線部２２を形成している。
次に、可動電極６４及びゲート電極７５に不純物を注入する。これにより、可動電極６４及びゲート電極７５に対して導電性を付与することができる。注入される不純物としては、例えば、リン（Ｐ）やボロン（Ｂ）が挙げられる。また、不純物を活性化するための熱処理を行ってもよい。なお、可動電極６４及びゲート電極７５に不純物を注入する工程は、パターニングする工程の前に行ってもよい。
次に、基板１０の第２領域Ａ２に所定の不純物を注入して、ソース又はドレイン領域７８の一部を形成する。次いでＣＶＤ法、ドライエッチング法などによって、サイドウォール７６を形成する。次に、サイドウォール７６をマスクとして、所定の不純物を注入して、ソース又はドレイン領域７８を形成する。これらの工程により、基板１０の第２領域Ａ２にトランジスター７２が形成される。この例では、ＬＤＤ（Ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を形成しているが、他の構造のトランジスター７２を形成してもよい。
次に、図６に示すように、層間絶縁層８０を形成する。層間絶縁層８０は、例えば、ＣＶＤ法や塗布（スピンコート）法等により形成される。層間絶縁層８０を形成した後に、層間絶縁層８０の表面を平坦化する処理を行ってもよい。
次に、図７に示すように、側壁２０の配線部２２上に壁部２４を形成する。壁部２４は、例えば、層間絶縁層８０をパターニングして層間絶縁層８０を貫通する溝を形成し、その溝にＡｌ、Ｗなどの金属を埋め込むことによって形成される。次に、層間絶縁層８０、回路部７０の配線２６、側壁２０の配線部２２を形成する。この例では、配線部２２を形成しているが、これは必須の工程ではなく、例えば、次の工程で形成する壁部２４を、前の工程で形成した壁部２４や配線部２２に連続させるように形成してもよい。層間絶縁層８０は、上述と同様の工程で形成され、図には、層間絶縁層８０及び側壁２０は一体化して描いてある。そして、再度同様にして、図８に示すように、側壁２０の配線部２２上に壁部２４、回路部７０のビア２８を形成する。層間絶縁層８０を形成した後に、層間絶縁層８０の表面を平坦化する処理を行ってもよい。
次に、第１層３０及び回路部７０のパッド３２を形成する。第１層３０及びパッド３２は、上述の配線２６と同様にして形成される。なお、第１層３０及びパッド３２は、同一工程で形成されてもよいし、別工程で形成されてもよい。また、第１層３０及び側壁２０の壁部２４は、一体的に形成されてもよい。また、配線２６、ビア２８、及びパッド３２は、側壁２０の配線部２２、壁部２４及び第１層３０を形成する工程と同一工程で形成すると、製造工程の共通化により、製造工程の簡略化を図ることができる。図９及び図１０では、パッド３２と第１層３０とを同一工程で形成する例を示しており、図９に示すように、ＣＶＤ法又はスパッタ法により第１層３０ａを形成した後、図１０において、マスクＭ１をマスクとしてパターニングすることによりパッド３２と第１層３０とが形成される
様子を示している。
次に、図１１に示すように、層間絶縁層８０上及びパッド３２上に、第１層３０の平面視における空洞１に対応する領域を避けて絶縁層５０を形成する。このとき、絶縁層５０は、第１層３０の上に形成されることは必須ではないが、第１層３０の上に形成されるようにすると、第１層３０の平面視における空洞１の輪郭よりも外側に配置された領域Ｂ２と、第２層４０との間に、絶縁層５０を配置することができ、上述のように、空洞１を形成する第１層３０及び第２層４０からなる蓋を保持する機械的強度がさらに向上した電子装置１００を製造することができる。絶縁層５０は、例えば、スパッタ法やＣＶＤ法などにより成膜した後、フォトリソグラフィー技術及びエッチング技術によるパターニングによって形成される。必要に応じて、シンターなどの熱処理を行ってもよい。本実施形態では、図１１に示すように、絶縁層５０は、第１層３０の上に形成され、第１層３０の平面視における空洞１の輪郭よりも外側に配置された領域Ｂ２と、後に形成される第２層４０との間に、絶縁層５０が配置される。
次に、図１２に示すように全面に、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物からなる第２層４０ａを形成する。第２層４０ａは、ＣＶＤ法、スパッタ法等により成膜されることができる。次いで、図１３に示すように、フォトリソグラフィー技術及びエッチング技術によって、マスクＭ２を用いてパターニングし、図１４に示すように空洞１に連通する貫通孔４１，３１を形成する。貫通孔３１，４１は、第１層３０及び第２層４０ａが同一のエッチャントでエッチングできるように選択すれば、同一工程で第１層３０にも貫通孔３１を形成することができる。なお、貫通孔３１は、異なる工程で形成されてもよい。
次いで、図１５に示すように、貫通孔３１及び貫通孔４１にエッチング液又はエッチングガスを通して、空洞１となる領域に存在する層間絶縁層８０及び被覆層６６を除去し、空洞１を形成する（本明細書ではこの工程をリリース工程ということがある。）。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムの混合液）などを用いたウェットエッチング、フッ化水素系のガスなどを用いたドライエッチングなどにより行うことができる。側壁２０及び第１層３０は、リリース工程においてエッチングされない材料で形成されることにより、空洞１が側壁２０の外側へ拡がることを防止することができる。また、下地層１２は、エッチングストッパー層として機能することができる。この工程を経ることにより、基板１０の第１領域Ａ１に機能素子６０が形成される。
また、当該リリース工程においては、回路部７０は、第２層４０ａによってマスクされている。そのため、例えば絶縁層５０がリリース工程においてエッチングされることが抑制され、リリース工程に費やす時間を長くすることができる。また、第２層４０ａをマスクとしてリリース工程を行うため、有機系材料のフォトレジスト等によるマスクを利用する場合に比較して、マスクを除去する必要がない点、及び次の洗浄工程において有機溶剤を使用しやすい点において有利である。
次に、空洞１を洗浄する。洗浄は、例えば、イソプロピルアルコール（ＩＰＡ）や水によって行うことができる。洗浄工程をＩＰＡ等の低表面張力溶剤を用いて行うことにより、例えば機能素子６０に微細な構造が存在する場合に、部材同士が接着するいわゆるスティッキングを抑制することができる。
そして、図１６に示すように、第２層４０ａ上に第３層９０ａを形成する。第３層９０ａは、第２層４０ａ上に、例えば、スパッタ法、ＣＶＤ法などの気相成長法により形成される。第３層９０ａは、気相成長法により形成されることにより、貫通孔３１、４１を封
止することができる。また、気相成長法により形成されることにより、空洞１内を減圧状態のまま封止することもできる。
そして、図１７に示すように、フォトリソグラフィー技術及びエッチング技術によって、マスクＭ３を用いてパターニングされ、第２領域Ａ２の第２層４０ａ及び第３層９０ａを除去し、図１に示すような形状の第２層４０及び第３層９０を形成することができる。
その後、必要に応じて第２領域Ａ２のパッド３２等との電気的接続をするために、図１８に示すように、マスクＭ４を用いて絶縁層５０をエッチングする工程などを行ってもよい。
以上例示した工程により、電子装置１００を製造することができる。
本実施形態の電子装置の製造方法によれば、第２層４０が、第１層３０の輪郭よりも外側に配置された領域Ｂ１を有し、かつ、第２層４０の平面視における第１層３０の輪郭よりも外側に配置された領域Ｂ１の下に絶縁層５０が配置されるため、空洞１を形成する部材の機械的な強度の高い電子装置１００を製造することができる。また、本実施形態の電子装置の製造方法によれば、側壁２０に囲まれた層間絶縁層８０をエッチングして除去し、機能素子６０が収容された空洞１を形成する工程（リリースエッチング工程）において、第２層４０によって、第２領域Ａ２が保護されるため、長時間のエッチング処理を行うことができる。また、レジストマスクを用いることなくリリースエッチング工程を行うことができるので、洗浄工程において有機溶剤を使用することができ、例えば、スティッキング等を抑制することができる。さらに、レジストマスクを用いないので、レジストマスクを除去する工程が不要で、コンタミネーション等の不具合を低減することができる。
なお、本発明において、特定の部材Ａの上（または下）に特定の部材Ｂを配置する（または形成する）というとき、部材Ａの上（または下）に直接部材Ｂが配置される（または形成される）態様に限定されず、本発明の作用効果を阻害しない範囲で、部材Ａの上（または下）に、他の部材を介して部材Ｂが配置される（または形成される）態様を含む。
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
１…空洞、１０…基板、１２…下地層、２０…側壁、２２…配線部、２４…壁部、２６…配線、２８…ビア、３０，３１ａ…第１層、３１…貫通孔、３２…パッド、４０，４０ａ…第２層、４１…貫通孔、５０…絶縁層、６０…機能素子、６２…固定電極、６４…可動電極、６５…配線、６６…被覆層、７０…回路部、７２…トランジスター、７４…ゲート絶縁膜、７５…ゲート電極、７６…サイドウォール、７８…ソース又はドレイン領域、８０…層間絶縁層、９０，９０ａ…第３層、１００…電子装置、Ａ１…第１領域、Ａ２…第２領域、Ｂ１，Ｂ２…領域、Ｍ１，Ｍ２，Ｍ３，Ｍ４…マスク

Claims (10)

  1. 基板と、
    前記基板上に配置され、空洞を形成する側壁と、
    前記側壁上に配置され、前記空洞を覆う第１層と、
    前記第１層上に形成され、平面視における前記第１層の輪郭よりも外側に配置された領域を有する第２層と、
    前記第２層の前記平面視における前記第１層の輪郭よりも外側に配置された領域の下に配置された絶縁層と、
    前記空洞内に配置された機能素子と、
    を含む、電子装置。
  2. 請求項１において、
    前記第２層の前記平面視における前記第１層の輪郭よりも外側に配置された領域は、平面視において前記空洞を周回している、電子装置。
  3. 請求項１又は請求項２において、
    前記第１層の平面視における前記空洞の輪郭よりも外側に配置された領域と、前記第２層との間に、前記絶縁層が存在する、電子装置。
  4. 請求項１ないし請求項３のいずれか１項において、
    前記第１層及び前記第２層は、前記空洞に貫通する共通の貫通孔を有する、電子装置。
  5. 請求項４において、
    前記第２層上に形成された第３層を有し、
    前記第３層は、前記貫通孔を封止している、電子装置。
  6. 請求項５において、
    前記第３層は、Ａｌ、Ｗ及びＣｕよりなる群から選ばれた１種又は２種以上の合金からなる層を含む、電子装置。
  7. 請求項１ないし請求項６のいずれか１項において、
    前記第２層は、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物からなる層を含む、電子装置。
  8. 請求項１ないし請求項７のいずれか１項において、
    前記第１層は、３層以上の積層構造を含み、
    前記積層構造の最上層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、及びＰｔよりなる群から選ばれた１種又は２種以上の合金からなる層であり、
    前記積層構造の最下層は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、及びＰｔよりなる群から選ばれた１種又は２種以上の合金からなる層であり、
    前記積層構造のうち少なくとも一の層は、Ａｌ−Ｃｕ合金からなる、電子装置。
  9. 基板の第１領域に機能素子を形成する工程と、
    前記基板の第２領域に、トランジスターを形成する工程と、
    前記トランジスター及び前記機能素子を覆う層間絶縁層を形成する工程と、
    前記層間絶縁層に、前記機能素子を囲む側壁を形成する工程と、
    前記層間絶縁層を覆い、前記側壁と接続する第１層を形成する工程と、
    前記第１層を覆う絶縁層を形成する工程と、
    前記絶縁層の平面視における前記側壁の内側の領域を除去する工程と、
    前記第１層上及び前記絶縁層上に、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａ、Ｗ、Ａｕ、Ｐｔ、Ｃｏ及びＮｉよりなる群から選ばれた１種又は２種以上の合金若しくは複合窒化物からなる第２層を形成する工程と、
    前記第１領域の前記第１層及び前記第２層に貫通孔を形成する工程と、
    前記貫通孔を通じて、前記側壁に囲まれた前記層間絶縁層をエッチングして除去し、前記機能素子が収容された空洞を形成する工程と、
    を含み、
    前記第２層は、平面視における前記第１層の輪郭よりも外側に配置された領域を有して形成され、前記絶縁層は、前記第２層の前記平面視における前記第１層の輪郭よりも外側に配置された領域の下に配置されている、電子装置の製造方法。
  10. 請求項９において、
    前記第２層上に前記貫通孔を封止する第３層を形成する工程と、
    前記第２層及び前記第３層をパターニングして、前記第２領域の前記第２層及び前記第３層を除去する工程と、
    前記第２領域の前記絶縁層をエッチングする工程と、
    をさらに含む、電子装置の製造方法。
JP2012231846A 2012-10-19 2012-10-19 電子装置及びその製造方法 Ceased JP2014086447A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012231846A JP2014086447A (ja) 2012-10-19 2012-10-19 電子装置及びその製造方法
US14/046,423 US8952467B2 (en) 2012-10-19 2013-10-04 Electronic device and its manufacturing method
CN201310493344.6A CN103771332A (zh) 2012-10-19 2013-10-18 电子装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012231846A JP2014086447A (ja) 2012-10-19 2012-10-19 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014086447A true JP2014086447A (ja) 2014-05-12
JP2014086447A5 JP2014086447A5 (ja) 2015-11-12

Family

ID=50484595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012231846A Ceased JP2014086447A (ja) 2012-10-19 2012-10-19 電子装置及びその製造方法

Country Status (3)

Country Link
US (1) US8952467B2 (ja)
JP (1) JP2014086447A (ja)
CN (1) CN103771332A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016099114A (ja) * 2014-11-18 2016-05-30 セイコーエプソン株式会社 電子デバイス、物理量センサー、圧力センサー、高度計、電子機器および移動体
US9997370B2 (en) 2015-07-29 2018-06-12 Seiko Epson Corporation Electronic apparatus, manufacturing method thereof, oscillator, electronic appliance, and mobile unit
JP7452492B2 (ja) 2021-05-21 2024-03-19 株式会社デンソー 慣性センサおよびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10081535B2 (en) * 2013-06-25 2018-09-25 Analog Devices, Inc. Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry
US9382111B2 (en) * 2014-06-26 2016-07-05 Infineon Technologies Dresden Gmbh Micromechanical system and method for manufacturing a micromechanical system
US9376314B2 (en) * 2014-06-26 2016-06-28 Infineon Technologies Dresden Gmbh Method for manufacturing a micromechanical system
US10155660B2 (en) * 2015-01-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for protecting FEOL element and BEOL element
CN105621341A (zh) * 2015-12-29 2016-06-01 苏州工业园区纳米产业技术研究院有限公司 一种mems锚区结构及其制备方法
US11009538B2 (en) * 2018-02-27 2021-05-18 Applied Materials, Inc. Micro resonator array system
US11262262B2 (en) * 2019-01-28 2022-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Pressure sensor and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007222957A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Ｍｅｍｓデバイスおよびｍｅｍｓデバイスの製造方法
JP2008221435A (ja) * 2007-03-15 2008-09-25 Seiko Epson Corp 電子装置及びその製造方法
JP2011182210A (ja) * 2010-03-02 2011-09-15 Seiko Epson Corp 電子装置
JP2012096316A (ja) * 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法
JP2012119821A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
JP2013031907A (ja) * 2011-08-03 2013-02-14 Seiko Epson Corp 電子装置およびその製造方法、並びに発振器
JP2013123779A (ja) * 2011-12-15 2013-06-24 Seiko Epson Corp 電子装置および発振器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778128B2 (ja) 2002-05-14 2006-05-24 株式会社デンソー メンブレンを有する半導体装置の製造方法
JP4544880B2 (ja) 2003-09-25 2010-09-15 京セラ株式会社 微小電気機械式装置の封止方法
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
KR100575363B1 (ko) 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
CN101086956B (zh) 2006-06-09 2011-04-13 松下电器产业株式会社 半导体装置的制造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP2008114354A (ja) * 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法
US7994594B2 (en) 2007-03-15 2011-08-09 Seiko Epson Corporation Electronic device, resonator, oscillator and method for manufacturing electronic device
DE102007031128A1 (de) * 2007-06-29 2009-01-02 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik MEMS-Mikroviskosimeter und Verfahren zu seiner Herstellung
JP5412031B2 (ja) 2007-07-24 2014-02-12 ローム株式会社 Ｍｅｍｓセンサ
JP4726927B2 (ja) 2008-06-19 2011-07-20 株式会社日立製作所 集積化マイクロエレクトロメカニカルシステムおよびその製造方法
JP5121765B2 (ja) 2009-03-25 2013-01-16 株式会社東芝 Ｍｅｍｓデバイスおよびその製造方法
JP2011143486A (ja) 2010-01-13 2011-07-28 Seiko Epson Corp 電子装置
CN102223591B (zh) * 2010-04-19 2015-04-01 联华电子股份有限公司 微机电系统麦克风的晶片级封装结构及其制造方法
CN102303844B (zh) * 2011-08-15 2014-07-09 上海先进半导体制造股份有限公司 Mems器件及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007222957A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法
JP2007222956A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp Ｍｅｍｓデバイスおよびｍｅｍｓデバイスの製造方法
JP2008221435A (ja) * 2007-03-15 2008-09-25 Seiko Epson Corp 電子装置及びその製造方法
JP2011182210A (ja) * 2010-03-02 2011-09-15 Seiko Epson Corp 電子装置
JP2012096316A (ja) * 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法
JP2012119821A (ja) * 2010-11-30 2012-06-21 Seiko Epson Corp 電子装置、電子機器及び電子装置の製造方法
JP2013031907A (ja) * 2011-08-03 2013-02-14 Seiko Epson Corp 電子装置およびその製造方法、並びに発振器
JP2013123779A (ja) * 2011-12-15 2013-06-24 Seiko Epson Corp 電子装置および発振器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016099114A (ja) * 2014-11-18 2016-05-30 セイコーエプソン株式会社 電子デバイス、物理量センサー、圧力センサー、高度計、電子機器および移動体
US9682858B2 (en) 2014-11-18 2017-06-20 Seiko Epson Corporation Electronic device, physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object
US9997370B2 (en) 2015-07-29 2018-06-12 Seiko Epson Corporation Electronic apparatus, manufacturing method thereof, oscillator, electronic appliance, and mobile unit
JP7452492B2 (ja) 2021-05-21 2024-03-19 株式会社デンソー 慣性センサおよびその製造方法

Also Published As

Publication number Publication date
CN103771332A (zh) 2014-05-07
US8952467B2 (en) 2015-02-10
US20140110799A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
JP2014086447A (ja) 電子装置及びその製造方法
JP4908202B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
US8629517B2 (en) Wafer level packaging
US9731962B2 (en) MEMS device and fabrication method
US8129804B2 (en) Electronic device, resonator, oscillator and method for manufacturing electronic device
US10118820B2 (en) Membrane transducer structures and methods of manufacturing same using thin-film encapsulation
US8796845B2 (en) Electronic device covered by multiple layers and method for manufacturing electronic device
JP4386086B2 (ja) 電子装置及びその製造方法
US9190954B2 (en) Electronic device, method for producing the same, and oscillator
JP2011218463A (ja) 電子装置の製造方法
WO2011082250A2 (en) Microphone integrated with integrated circuit
US10494252B2 (en) MEMS devices and methods of manufacturing the same
JP2011177824A (ja) 電子装置の製造方法
JP2014192798A (ja) 電子装置及びその製造方法、並びに発振器
JP2014120598A (ja) 電子装置及びその製造方法
JP2008093812A (ja) Ｍｅｍｓ・半導体複合回路及びｍｅｍｓ素子
JP2014073551A (ja) 電子装置および電子装置の製造方法
JP2009160686A (ja) 機能デバイスの製造方法
JP2015159455A (ja) 電子装置の製造方法
JP2008307686A (ja) Ｍｅｍｓ・半導体複合回路及びｍｅｍｓ素子
JP2016022550A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170111

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170531