JP5412031B2

JP5412031B2 - Ｍｅｍｓセンサ

Info

Publication number: JP5412031B2
Application number: JP2007192202A
Authority: JP
Inventors: 吾郎仲谷
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-07-24
Filing date: 2007-07-24
Publication date: 2014-02-12
Anticipated expiration: 2027-07-24
Also published as: CN101353153A; US20110104845A1; US20090045474A1; CN101353153B; JP2009028806A; US7880367B2

Description

この発明は、ＭＥＭＳセンサに関する。

最近、携帯電話機などに搭載されるマイクとして、ＭＥＭＳ（Micro Electro Mechanical Systems）技術により製造される、Ｓｉ（シリコン）マイクなどのＭＥＭＳセンサが用いられている。
図３Ａ〜図３Ｋは、従来のＳｉマイクの製造方法を工程順に示す模式的な断面図である。図３Ａ〜図３Ｋを参照して、従来のＳｉマイクの製造方法を説明するとともに、その構造を説明する。

従来のＳｉマイク１０１の製造に際しては、まず、図３Ａに示すように、熱酸化処理によって、ＳｉウエハＷ２の全面に、ＳｉＯ_２（酸化シリコン）が堆積される。これにより、ＳｉウエハＷ２の上面には、ＳｉＯ_２からなる下部犠牲層１１１が形成される。また、ＳｉウエハＷ２の下面には、ＳｉＯ_２膜１１９が形成される。
次いで、図３Ｂに示すように、下部犠牲層１１１の上面に、所定パターンの孔１２１を有するフォトレジスト１２０が形成される。そして、このフォトレジスト１２０をマスクとして下部犠牲層１１１がエッチングされることにより、図３Ｃに示すように、下部犠牲層１１１の上面に、複数（図３では４つ）の凹部１１２が形成される。凹部１１２形成後は、フォトレジスト１２０が除去される。

次に、ＬＰＣＶＤ法（Low Pressure Chemical Vapor Deposition：減圧化学気相成長法）により、下部犠牲層１１１およびＳｉＯ_２膜１１９の全面に、ポリシリコンが堆積される。下部犠牲層１１１の上面全域を覆うポリシリコンは、リンドープの後、公知のフォトリソグラフィ技術およびエッチング技術によって、複数の凹部１１２を含む所定領域上に存在する部分を除いて除去される。これにより、下部犠牲層１１１の所定領域上には、図３Ｄに示すように、薄膜状のポリシリコンプレート１０４が形成される。また、ＳｉＯ_２膜１１９上には、ポリシリコン膜１１３が形成される。

続いて、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）により、下部犠牲層１１１およびポリシリコンプレート１０４の全面に、ＳｉＯ_２が堆積される。そして、このＳｉＯ_２の不要部分が、公知のフォトリソグラフィ技術およびエッチング技術によって除去される。これにより、図３Ｅに示すように、ポリシリコンプレート１０４およびその周辺の領域上に、ＳｉＯ_２からなる上部犠牲層１１４が形成される。

次いで、ＬＰＣＶＤ法（Low Pressure Chemical Vapor Deposition：減圧化学気相成長法）により、下部犠牲層１１１、上部犠牲層１１４およびポリシリコン膜１１３上に、ポリシリコンが堆積される。これにより、図３Ｆに示すように、ポリシリコン膜１１３上に堆積されたポリシリコンとポリシリコン膜１１３とが一体化して、ポリシリコン膜１１５となる。一方、下部犠牲層１１１および上部犠牲層１１４上に堆積されたポリシリコンは、リンドープの後、公知のフォトリソグラフィ技術およびエッチング技術によってパターニングされる。これにより、図３Ｆに示すように、上部犠牲層１１４上に、多数の孔１０６を有するバックプレート１０５が形成される。

次に、図３Ｇに示すように、バックプレート１０５を含む上部犠牲層１１４上の全領域に、所定パターンの孔１２３を有するフォトレジスト１２２が形成される。そして、このフォトレジスト１２２をマスクとして上部犠牲層１１４がエッチングされる。これにより、図３Ｈに示すように、上部犠牲層１１４の上面に、複数（図３では４つ）の凹部１１７が形成されるとともに、下部犠牲層１１１の不要部分（上部犠牲層１１４と対向する部分以外の部分）が除去される。凹部１１７形成後は、フォトレジスト１２２が除去される。

次いで、ポリシリコン膜１１５が除去され、その後、図３Ｉに示すように、ＰＥＣＶＤ法により、ＳｉウエハＷ２の上面側の領域上に、ＳｉＮ（窒化シリコン）膜１０７が形成される。
次いで、図３Ｊに示すように、公知のフォトリソグラフィ技術およびエッチング技術により、ＳｉＮ膜１０７に、バックプレート１０５の各孔１０６に連通する孔１１８が形成される。これにより、上部犠牲層１１４が孔１０６，１１８を介して部分的に露出する。また、公知のフォトリソグラフィ技術およびエッチング技術により、ＳｉＯ_２膜１１９におけるポリシリコンプレート１０４に対向する部分に開口が形成される。そして、この開口を介してＳｉウエハＷ２がエッチングされることにより、ＳｉウエハＷ２に貫通孔１０３が形成される。その結果、下部犠牲層１１１が貫通孔１０３を介して部分的に露出する。

次いで、貫通孔１０３および孔１０６，１１８から、ＳｉＯ_２をエッチング可能なエッチング液が供給されることにより、上部犠牲層１１４および下部犠牲層１１１がウェットエッチングされる。これにより、図３Ｋに示すように、ポリシリコンプレート１０４がＳｉウエハＷ２の上面から浮いた状態になるとともに、ポリシリコンプレート１０４とバックプレート１０５との間に、微小な間隔の空洞１１０が形成される。

その後、ＳｉウエハＷ２が各素子サイズのＳｉ基板１０２に分割されることにより、ポリシリコンプレート１０４とバックプレート１０５とが空洞１１０を介して対向する、Ｓｉマイク１０１が得られる。ＳｉＮ膜１０７における上部犠牲層１１４の各凹部１１７に入り込んでいた部分は、ポリシリコンプレート１０４に向けて突出する凸部１０９となり、ポリシリコンプレート１０４とバックプレート１０５との密着および短絡を防止するためのストッパとして機能する。また、ポリシリコンプレート１０４における下部犠牲層１１１の各凹部１１２に入り込んでいた部分は、ＳｉウエハＷ２の上面に向けて突出する凸部１０８となり、Ｓｉ基板１０２とポリシリコンプレート１０４との密着を防止するためのストッパとして機能する。なお、ポリシリコンプレート１０４およびバックプレート１０５は、図示しない配線で支持されている。

ポリシリコンプレート１０４とバックプレート１０５とは、空洞１１０を挟んで対向するコンデンサを形成している。そして、Ｓｉマイク１０１では、バックプレート１０５の上方から音圧（音波）が入力されると、その音圧によりポリシリコンプレート１０４が振動し、このポリシリコンプレート１０４の振動により生じるコンデンサの静電容量の変化に応じた電気信号が出力される。

薄膜状のポリシリコンプレート１０４が振動し、または、静電気力によってＳｉ基板１０２へと引き付けられ、ポリシリコンプレート１０４がＳｉ基板１０２に広い接触面積で接触すると、ポリシリコンプレート１０４とＳｉ基板１０２とが密着するおそれがある。そのため、ポリシリコンプレート１０４に、複数の凸部１０８が形成されている。これにより、ポリシリコンプレート１０４がＳｉ基板１０２側に寄ったときに、凸部１０８がＳｉ基板１０２に当接し、ポリシリコンプレート１０４とＳｉ基板１０２との密着を防止することができる。
特表２００１−５１８２４６号公報

しかし、凸部１０８を形成するためには、下部犠牲層１１１の上面に、孔１２１を有するフォトレジスト１２０を形成する工程（図３Ｂ参照）と、フォトレジスト１２０をマスクとするエッチングにより、下部犠牲層１１１の上面に凹部１１２を形成する工程（図３Ｃ参照）とを必要とし、凸部１０８の形成に時間および手間がかかってしまう。
そこで、この発明の目的は、基板と下薄膜との接触を防止するための凸部を形成するための時間および手間を軽減することができるＭＥＭＳセンサを提供することにある。

上記目的を達成するための請求項１記載の発明は、基板と、前記基板の一方面に対して間隔を空けて対向配置され、複数の下貫通孔がその厚さ方向に貫通して形成された下薄膜と、前記下薄膜に対して前記基板と反対側に間隔を空けて対向配置され、複数の上貫通孔がその厚さ方向に貫通して形成された上薄膜と、前記基板の前記一方面における前記下薄膜との対向領域に不規則に設けられた複数の凸部と、前記上薄膜から前記基板へ向かって突出し、前記下薄膜に対向するように形成された複数の凸部とを含み、前記上薄膜に形成された各前記凸部は、当該凸部の先端に設けられ、前記下薄膜の前記下貫通孔に対向する第１凸部と、前記第１凸部よりも幅が広い第２凸部との二段構造を有しており、前記第１凸部の幅は、前記下貫通孔の幅よりも広い、ＭＥＭＳセンサである。

請求項１記載のＭＥＭＳセンサは、たとえば、基板の一方面上に、エッチング選択比を有する複数種の材料の混合物からなる第１犠牲層を形成する工程と、前記第１犠牲層上に、それぞれ厚さ方向に延びる複数の下貫通孔を有する下薄膜を形成する工程と、前記下薄膜上に第２犠牲層を形成する工程と、前記第２犠牲層上に、それぞれ厚さ方向に延びる複数の上貫通孔を有する上薄膜を形成する工程と、エッチングにより、前記上貫通孔を介して、前記第２犠牲層を除去する工程と、エッチングにより、前記上貫通孔および前記下貫通孔を介して、前記第１犠牲層中の所定の材料を除去する工程と、を含む、ＭＥＭＳセンサの製造方法により作製することができる。
この製造方法では、基板の一方面上に、エッチング選択比を有する複数種の材料の混合物からなる第１犠牲層が形成される。この第１犠牲層上には、それぞれ厚さ方向に延びる複数の下貫通孔を有する下薄膜が形成される。下薄膜上には、第２犠牲層が形成される。この第２犠牲層上には、それぞれ厚さ方向に延びる複数の上貫通孔を有する上薄膜が形成される。そして、第２犠牲層は、エッチングにより、上貫通孔を介して除去される。第１犠牲層中の所定の材料は、第２犠牲層の除去後、エッチングにより、上貫通孔および下貫通孔を介して除去される。

第１犠牲層が、エッチング選択比を有する複数種の材料の混合物からなるので、第１犠牲層中の所定の材料が除去されることにより、基板と下薄膜との間に空洞が形成され、第１犠牲層中の所定の材料以外の材料は、基板の一方面に残存する。これにより、基板の一方面における下薄膜との対向領域に、複数の凸部が形成される。そして、この凸部は、静電気力により下薄膜が基板に引き付けられたときなどに、下薄膜に当接し、下薄膜と基板との密着を防止するためのストッパとして機能する。

このように、この製造方法では、第１犠牲層上に複数の孔を有するフォトレジストを形成する工程と、このフォトレジストをマスクとしたエッチングにより、第１犠牲層に凹部を形成する工程とを行なわなくても、基板と下薄膜との密着を防止するための凸部を形成することができる。すなわち、凸部の形成に要する時間および手間の軽減を図ることができる。

なお、この製造方法では、前記第２犠牲層は、前記第１犠牲層中の前記所定の材料からなることが好ましい。
第２犠牲層と第１犠牲層中の所定の材料とが同一の材料であれば、同一のエッチング液またはエッチングガスを用いて、一連の工程で、第２犠牲層の除去に引き続いて、第１犠牲層中の所定の材料を除去することができる。その結果、ＭＥＭＳセンサの製造に要する時間および手間を一層軽減することができる。
請求項２記載のＭＥＭＳセンサは、前記基板の前記一方面上に不規則に設けられた複数の凸部は、当該一方面が選択的に露出するように、それぞれが粒状に形成されている、請求項１に記載のＭＥＭＳセンサである。
請求項３記載のＭＥＭＳセンサは、前記基板の前記一方面上に不規則に設けられた複数の凸部は、Ｓｉからなる、請求項１または２に記載のＭＥＭＳセンサである。
請求項４記載のＭＥＭＳセンサは、前記下薄膜に、全体としてｍ×ｎ（ｍ，ｎは自然数）の行列状に形成された複数の凹部をさらに含み、前記複数の下貫通孔は、各前記凹部の底面から前記下薄膜を貫通するように一つずつ形成されている、請求項１〜３のいずれか一項に記載のＭＥＭＳセンサである。
請求項５記載のＭＥＭＳセンサは、前記下薄膜は、前記複数の下貫通孔によって平面視メッシュ状に形成されている、請求項１〜４のいずれか一項に記載のＭＥＭＳセンサである。
請求項６記載のＭＥＭＳセンサは、前記上薄膜は、前記複数の上貫通孔によって平面視メッシュ状に形成されている、請求項１〜５のいずれか一項に記載のＭＥＭＳセンサである。
請求項７記載のＭＥＭＳセンサは、前記ＭＥＭＳセンサは、前記下薄膜および前記上薄膜が配置されたセンサ部と、前記センサ部から出力される電気信号を外部の配線へと出力するパッド部とを含み、前記パッド部は、前記上薄膜および／または前記下薄膜の振動により生じるコンデンサの静電容量の変化量に応じた電気信号が入力される配線を有している、請求項１〜６のいずれか一項に記載のＭＥＭＳセンサである。
請求項８記載のＭＥＭＳセンサは、前記配線の一部は、ボンディングパッドとして露出している、請求項７に記載のＭＥＭＳセンサである。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係るＳｉマイクの構造を説明するための模式的な断面図である。
Ｓｉマイク１は、静電容量の変化量を検知して動作する静電容量型センサ（ＭＥＭＳセンサ）である。このＳｉマイク１は、Ｓｉ基板２上に、センサ部３と、パッド部４と、を有している。

センサ部３は、Ｓｉマイク１において、入力された音圧を感知し、その音圧の大きさに応じた静電容量の変化量を電気信号として配線２２（後述）へと出力する部分である。
センサ部３は、Ｓｉ基板２の一方面（以下、この面を上面２９とする。）に対して間隔を空けて対向配置された下薄膜５と、この下薄膜５の上方に、下薄膜５に対して間隔を空けて対向配置された上薄膜６と、を備えている。

下薄膜５は、下薄膜絶縁層７と、この下薄膜絶縁層７に被覆された下部電極８と、を備えている。
下薄膜絶縁層７は、下薄膜絶縁層７の下層をなす第１絶縁層９と、この第１絶縁層９上に形成され、下薄膜絶縁層７の上層をなす第２絶縁層１０と、を備えている。
第１絶縁層９は、パッド部４の第１絶縁層２１（後述）と一体的に形成されている。

第２絶縁層１０は、パッド部４の第２絶縁層２３（後述）と一体的に形成されている。また、第２絶縁層１０には、複数の凹部１１が形成されている。複数の凹部１１は、たとえば、全体としてｍ×ｎ（ｍ，ｎは自然数）の行列状に配置されている。
そして、下薄膜絶縁層７には、各凹部１１の底面から、下薄膜絶縁層７の厚さ方向に下薄膜絶縁層７を貫通する、下貫通孔１２が形成されている。これにより、下薄膜絶縁層７は、平面視において行列状の下貫通孔１２が形成された平面視矩形メッシュ状に形成されている。

下部電極８は、たとえば、Ａｕ、Ａｌなどの導電性材料からなり、この実施形態では、Ａｌが適用されている。下部電極８は、平面視矩形メッシュ状に形成されている。下部電極８は、第１絶縁層９の上面に配置されている。また、下部電極８の側面および上面は、第２絶縁層１０で覆われている。すなわち、下薄膜５において、下部電極８は、下層の第１絶縁層９と上層の第２絶縁層１０とで挟まれることにより、その全表面が下薄膜絶縁層７で被覆されている。第２絶縁層１０がメッシュ状の下部電極８上に形成されることにより、第２絶縁層１０の表面は、下部電極８に対向する部分で盛り上がり、下部電極８と対向しない部分に凹部１１を有する。また、下部電極８は、Ｓｉ基板２の上面２９と所定の間隔を隔てた状態で、図示しない位置において配線２２（後述）により支持されている。これにより、下部電極８を下薄膜絶縁層７で被覆してなる下薄膜５は、Ｓｉ基板２に対して、微小な間隔Ｌ１（たとえば、Ｓｉ基板２の上面２９と下薄膜絶縁層７（第１絶縁層９）の下面９２との距離が１μｍ）の空洞１９を隔てて対向配置されている。

Ｓｉ基板２の上面２９における空洞１９に臨む部分には、複数（図１では、９つ）の凸部３９が設けられている。凸部３９は、たとえば、Ｓｉからなり、Ｓｉ基板２の上面２９における下薄膜５と対向する対向領域４１に不規則に配置されている。
上薄膜６は、上薄膜絶縁層１３と、この上薄膜絶縁層１３に被覆された上部電極１４と、を備えている。

上薄膜絶縁層１３は、上薄膜絶縁層１３の下層をなす第３絶縁層１５と、この第３絶縁層１５上に形成され、上薄膜絶縁層１３の上層をなす第４絶縁層１６と、を備えている。
第３絶縁層１５は、パッド部４の第３絶縁層２４（後述）と一体的に形成されている。また、第３絶縁層１５には、下薄膜５と対向する下面９４における各凹部１１（下貫通孔１２）と対向する部分に、凹部１１（下貫通孔１２）に向けて突出する、凸部１７が形成されている。

第４絶縁層１６は、パッド部４の第４絶縁層２６（後述）と一体的に形成されている。
そして、上薄膜絶縁層１３には、その厚さ方向に上薄膜絶縁層１３を貫通する複数の上貫通孔１８が形成されている。
各上貫通孔１８は、各下貫通孔１２とずれた位置（たとえば、平面視において、隣接する下貫通孔１２の間）に配置されている。

上部電極１４は、たとえば、Ａｕ、Ａｌなどの導電性材料からなり、この実施形態では、Ａｌが適用されている。上部電極１４は、平面視矩形メッシュ状に形成されている。上部電極１４は、第３絶縁層１５上に配置されている。また、上部電極１４の側面および上面は、第４絶縁層１６で覆われている。すなわち、上薄膜６において、上部電極１４は、下層の第３絶縁層１５と上層の第４絶縁層１６とで挟まれることにより、その全表面が上薄膜絶縁層１３で被覆されている。また、上部電極１４は、下薄膜５の上面（第２絶縁層１０の上面９１）と所定の間隔を隔てた状態で、配線２５（後述）により支持されている。これにより、上部電極１４を上薄膜絶縁層１３で被覆してなる上薄膜６は、下薄膜５に対して、微小な間隔Ｌ２（たとえば、第２絶縁層１０の上面９１と上薄膜絶縁層１３（第３絶縁層１５）の下面９４との距離が４μｍ）の空洞２０を隔てて対向配置されている。

そして、上薄膜６は、下薄膜５に対して微小な間隔Ｌ２の空洞２０を介して対向し、下薄膜５とともに、振動によって静電容量が変化するコンデンサを形成している。すなわち、センサ部３では、音圧（音波）が入力されると、その音圧により上薄膜６および／または下薄膜５が振動し、この上薄膜６および／または下薄膜５の振動により生じるコンデンサの静電容量の変化量に応じた電気信号が配線２２（後述）へと出力される。

パッド部４は、センサ部３から出力される電気信号を外部の配線へと出力する部分である。
パッド部４は、第１絶縁層２１と、配線２２と、第２絶縁層２３と、第３絶縁層２４と、配線２５と、第４絶縁層２６と、を備えている。
第１絶縁層２１は、Ｓｉ基板２の上面２９に形成されている。

配線２２は、第１絶縁層２１上に所定のパターンで形成されている。また、配線２２は、図示しない位置において、下部電極８と一体的に形成されているとともに、配線２５と電気的に接続されている。
第２絶縁層２３は、第１絶縁層２１上に形成され、第１絶縁層２１とともに配線２２を被覆している。

第３絶縁層２４は、第２絶縁層２３上に形成されている。
配線２５は、第３絶縁層２４上に所定のパターンで形成されている。また、配線２５は、上部電極１４と一体的に形成されているとともに、図示しない位置において配線２２と電気的に接続されている。
そして、第２絶縁層２３および第３絶縁層２４には、これらの厚さ方向にこれらの層を貫通する開口部２７が形成されている。開口部２７は、配線２２の一部をボンディングパッドとして露出させるためのものである。

開口部２７上には、開口部２７から露出する配線２２を覆う金属薄膜２８が形成されている。金属薄膜２８は、たとえば、Ａｕ、Ａｌなどの導電性材料からなり、この実施形態では、Ａｌが適用されている。また、この金属薄膜２８には、たとえば、電気信号を処理する外部のＩＣチップ（図示せず）とＳｉマイク１とを電気接続するための電気配線（図示せず）が接続される。

第４絶縁層２６は、第３絶縁層２４上に形成されている。また、第４絶縁層２６には、金属薄膜２８を部分的に露出させる開口３８が形成されている。
図２Ａ〜図２Ｈは、図１のＳｉマイクの製造方法を工程順に示す模式的な断面図である。
このＳｉマイク１の製造に際しては、たとえば、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）により、Ｓｉ基板２の母体をなす円盤状のＳｉウエハＷ１の一方面（上面２９）上に、第１犠牲層材料が堆積される。この第１犠牲層材料は、エッチング選択比を有する複数種の材料の混合物からなり、たとえば、Ａｌ−Ｓｉ（ＡｌとＳｉとの混合物）、Ａｌ−Ｓｉ−Ｃｕ（ＡｌとＳｉとＣｕと混合物）、有機溶剤に粒状の異物を混入させた混合物などからなる。なお、この実施形態では、Ａｌに対するＳｉの混合比（体積比）が１％のＡｌ−Ｓｉが用いられる。

続いて、公知のフォトリソグラフィ技術およびエッチング技術により、このＡｌ−Ｓｉがパターニングされて、図２Ａに示すように、Ａｌ−Ｓｉからなる下部犠牲層３０が形成される（第１犠牲層を形成する工程）。
次に、たとえば、ＰＥＣＶＤ法により、下部犠牲層３０を含むＳｉウエハＷ１上の全領域に、ＳｉＯ_２からなる第１絶縁層３１が形成される。続いて、たとえば、スパッタ法により、第１絶縁層３１上の全領域に、Ａｌ膜が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、このＡｌ膜がパターニングされる。これにより、図２Ｂに示すように、第１絶縁層３１の上面において下部犠牲層３０を挟んでＳｉウエハＷ１と対向する位置に、平面視メッシュ状の下部電極８が形成される。一方、第１絶縁層３１において、ＳｉウエハＷ１の上面２９に直接形成された部分に、所定パターンの配線２２が形成される。

続いて、たとえば、ＰＥＣＶＤ法により、配線２２および下部電極８を含む第１絶縁層３１上の全領域に、第２絶縁層３２が形成される。このとき、この第２絶縁層３２（第２絶縁層１０）には、その下部電極８上の部分が下部電極８の厚み分突出することにより、隣接する突出部分の間に凹部１１が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、第２絶縁層３２および第１絶縁層３１がパターニングされ、凹部１１の底面から厚さ方向に下部犠牲層３０に延びる下貫通孔１２が形成される。これにより、第１絶縁層３１における下部犠牲層３０上の部分が第１絶縁層９となり、第２絶縁層３２における第１絶縁層９上の部分が第２絶縁層１０となる。こうして、図２Ｃに示すように、下部犠牲層３０上に、第１絶縁層９および第２絶縁層１０からなる下薄膜絶縁層７で下部電極８を被覆した構成の下薄膜５が形成される（下薄膜を形成する工程）。

一方、第１絶縁層３１においてＳｉウエハＷ１の上面２９に直接形成された部分は、第１絶縁層２１となり、第２絶縁層３２における第１絶縁層２１上の部分は、第１絶縁層２１とともに配線２２を被覆する第２絶縁層２３となる。
次に、たとえば、ＰＥＣＶＤ法により、ＳｉウエハＷ１上の全領域に、Ａｌが堆積される。このＡｌは、下貫通孔１２および下薄膜絶縁層７と第２絶縁層２３との間の隙間３３を埋め尽くし、下薄膜５を覆い尽くす高さまで堆積される。続いて、公知のフォトリソグラフィ技術およびエッチング技術により、このＡｌがパターニングされる。これにより、図２Ｄに示すように、Ａｌからなる上部犠牲層３４が形成される（第２犠牲層を形成する工程）。このとき、上部犠牲層３４には、下薄膜５の第２絶縁層１０に凹部１１が形成されていることにより、凹部１１に対向する位置において凹部３５が形成される。また、上部犠牲層３４には、下薄膜絶縁層７に下貫通孔１２が形成されていることにより、凹部３５の底面からさらに一段凹んだ凹部４０が形成される。

上部犠牲層３４が形成された後には、たとえば、ＰＥＣＶＤ法により、この上部犠牲層３４を含むＳｉウエハＷ１上の全領域に、ＳｉＯ_２が堆積される。このＳｉＯ_２は、凹部４０および凹部３５に入り込み、上部犠牲層３４を覆い尽くす高さまで堆積される。これにより、図２Ｅに示すように、上部犠牲層３４上の第３絶縁層１５と第２絶縁層２３上の第３絶縁層２４とからなる第３絶縁層３６が形成される。その後は、公知のフォトリソグラフィ技術およびエッチング技術により、第３絶縁層２４および第２絶縁層２３の一部が除去されて、配線２２の一部をボンディングパッドとして露出させる開口部２７が形成される。

次いで、たとえば、スパッタ法により、第３絶縁層３６上の全領域に、Ａｌ膜が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、このＡｌ膜がパターニングされる。これにより、図２Ｆに示すように、第３絶縁層１５の上面において上部犠牲層３４を挟んで下薄膜５と対向する位置に、平面視メッシュ状の上部電極１４が形成される。一方、第３絶縁層２４の上面には、所定パターンの配線２５が形成される。さらに、開口部２７上には、開口部２７から露出する配線２２を覆う金属薄膜２８が形成される。

続いて、たとえば、ＰＥＣＶＤ法により、上部電極１４、配線２５および金属薄膜２８を含む第３絶縁層３６上の全領域に、ＳｉＯ_２が堆積される。これにより、第３絶縁層１５上の第４絶縁層１６と第３絶縁層２４上の第４絶縁層２６とからなる第４絶縁層３７が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、第４絶縁層３７および第３絶縁層３６がパターニングされる。これにより、図２Ｇに示すように、第４絶縁層１６および第３絶縁層１５に、これらの厚さ方向に上部犠牲層３４に延び、下貫通孔１２とずれた位置に配置される上貫通孔１８が形成される。こうして、下薄膜５上に、第３絶縁層１５および第４絶縁層１６からなる上薄膜絶縁層１３で上部電極１４を被覆した構成の上薄膜６が形成される（上薄膜を形成する工程）。また、第４絶縁層２６には、金属薄膜２８を露出させる開口３８が形成される。

その後、上貫通孔１８を介して上部犠牲層３４にエッチングガス（たとえば、ＢＣｌ_３（三塩化ホウ素）などの塩素系ガス）が供給され、上部犠牲層３４がドライエッチングされる（第２犠牲層を除去する工程）。これにより、図２Ｈに示すように、上部犠牲層３４が除去されて、下薄膜５と上薄膜６との間に空洞２０が形成される。
続いて、上貫通孔１８、空洞２０および下貫通孔１２を介して下部犠牲層３０にエッチングガス（たとえば、ＢＣｌ_３（三塩化ホウ素）などの塩素系ガス）が供給される。ＢＣｌ_３（三塩化ホウ素）などの塩素系ガスは、下部犠牲層３０を形成するＡｌ−Ｓｉのうち、Ａｌ成分と化学的反応を起こし易い。そのため、エッチングガスが供給された下部犠牲層３０においては、Ａｌが優先的にエッチングされる。そして、エッチングガスが所定の時間（たとえば、下部犠牲層３０中のＡｌ成分を全て除去するのに必要な時間）供給された後、エッチングガスの供給が止められる。これにより、図２Ｈに示すように、下部犠牲層３０中のＡｌ成分が除去され、ＳｉウエハＷ１と下薄膜５との間に空洞１９が形成されるとともに、Ｓｉ基板２の上面２９における対向領域４１に、下部犠牲層３０の材料中のＡｌ以外の材料（Ａｌ成分以外の成分。この実施形態では、Ｓｉ）が複数の凸部３９となって残存する（第１犠牲層中の所定の材料を除去する工程）。

そして、ＳｉウエハＷ１がＳｉ基板２のサイズに分割されることにより、図１に示すＳｉマイク１が得られる。第３絶縁層１５における上部犠牲層３４の各凹部３５，４０に入り込んでいた部分は、凹部１１（下貫通孔１２）に向けて突出する凸部１７となり、上薄膜６と下薄膜５との密着を防止するためのストッパとして機能する。
以上のように、この実施形態では、ＳｉウエハＷ１の上面２９上に、Ａｌ−Ｓｉからなる下部犠牲層３０が形成される。この下部犠牲層３０の上には、行列状の複数の凹部１１および下貫通孔１２を有する下薄膜５が形成される。また、下薄膜５の上に上部犠牲層３４が形成され、この上部犠牲層３４の上に、下貫通孔１２に連通する行列状の複数の上貫通孔１８を有する上薄膜６が形成される。そして、上部犠牲層３４は、上貫通孔１８を介するドライエッチングにより除去される。また、下部犠牲層３０を形成するＡｌ−Ｓｉのうち、Ａｌ成分は、上部犠牲層３４の除去後、上貫通孔１８および下貫通孔１２を介するドライエッチングにより除去される。

下部犠牲層３０が、Ａｌ−Ｓｉからなるので、下部犠牲層３０中のＡｌ成分が除去されることにより、ＳｉウエハＷ１と下薄膜５との間に空洞１９が形成されるとともに、Ｓｉ基板２の上面２９における対向領域４１には、Ｓｉからなる複数の凸部３９が残存する。Ｓｉ基板２の上面２９に残存した凸部３９は、下薄膜５がＳｉ基板２側に寄ったときに、下薄膜５の下面に当接し、下薄膜５とＳｉ基板２との密着を防止するストッパとして機能する。

このように、この実施形態では、下部犠牲層３０上に複数の孔を有するフォトレジストを形成する工程と、このフォトレジストをマスクとしたエッチングにより、下部犠牲層３０に凹部を形成する工程とを行なわなくても、Ｓｉ基板２と下薄膜５との接触の維持（密着）を防止するための凸部３９を形成することができる。すなわち、凸部３９の形成に要する時間および手間の軽減を図ることができる。

さらに、上部犠牲層３４の材料として、下部犠牲層３０においてエッチングにより除去される成分（除去成分）であるＡｌが採用されている。
上部犠牲層３４と下部犠牲層３０中の除去成分とが同一の材料（この実施形態では、Ａｌ）であれば、同一のエッチングガス（この実施形態では、ＢＣｌ_３（三塩化ホウ素）などの塩素系ガス）を用いて、一連の工程で、上部犠牲層３４の除去に引き続いて、下部犠牲層３０中のＡｌ成分を除去することができる。その結果、Ｓｉマイク１の製造に要する時間および手間を一層軽減することができる。

以上、この発明の一実施形態について説明したが、この発明は、他の実施形態で実施することもできる。
たとえば、前述の実施形態では、上部犠牲層３４は、Ａｌを用いて形成されるとしたが、上部犠牲層３４は、エッチング可能な物質であり、かつ、下薄膜絶縁層７および上薄膜絶縁層１３とエッチング選択比を有する物質であれば、たとえば、ＳｉＮ（窒化シリコン）を用いて形成されてもよい。

また、前述の実施形態では、下薄膜絶縁層７および上薄膜絶縁層１３は、ＳｉＯ_２を用いて形成されるとしたが、絶縁性材料であれば、たとえば、ＳｉＮなどを用いて形成されてもよい。下薄膜絶縁層７および上薄膜絶縁層１３が、ＳｉＯ_２以外の材料を用いて形成される場合には、上部犠牲層３４は、ＳｉＯ_２を用いて形成されてもよい。
また、前述の実施形態では、静電容量型センサの一例として、Ｓｉマイク１を例にとったが、これに限らず、静電容量の変化量を検知して動作する圧力センサや加速度センサなどに、この発明が適用されてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

この発明の一実施形態に係るＳｉマイクの構造を説明するための模式的な断面図である。図１のＳｉマイクの製造方法を工程順に示す模式的な断面図である。図２Ａの次の工程を示す模式的な断面図である。図２Ｂの次の工程を示す模式的な断面図である。図２Ｃの次の工程を示す模式的な断面図である。図２Ｄの次の工程を示す模式的な断面図である。図２Ｅの次の工程を示す模式的な断面図である。図２Ｆの次の工程を示す模式的な断面図である。図２Ｇの次の工程を示す模式的な断面図である。従来のＳｉマイクの製造方法を工程順に示す模式的な断面図である。図３Ａの次の工程を示す模式的な断面図である。図３Ｂの次の工程を示す模式的な断面図である。図３Ｃの次の工程を示す模式的な断面図である。図３Ｄの次の工程を示す模式的な断面図である。図３Ｅの次の工程を示す模式的な断面図である。図３Ｆの次の工程を示す模式的な断面図である。図３Ｇの次の工程を示す模式的な断面図である。図３Ｈの次の工程を示す模式的な断面図である。図３Ｉの次の工程を示す模式的な断面図である。図３Ｊの次の工程を示す模式的な断面図である。

符号の説明

１Ｓｉマイク
２Ｓｉ基板
３センサ部
４パッド部
５下薄膜
６上薄膜
７下薄膜絶縁層
８下部電極
１２下貫通孔
１３上薄膜絶縁層
１４上部電極
１７凸部
１８上貫通孔
１９空洞
２０空洞
２９上面
３０下部犠牲層
３４上部犠牲層
３９凸部
４１対向領域
９１上面
９２下面
９４下面
Ｌ１間隔
Ｌ２間隔
Ｗ１Ｓｉウエハ

Claims

基板と、
前記基板の一方面に対して間隔を空けて対向配置され、複数の下貫通孔がその厚さ方向に貫通して形成された下薄膜と、
前記下薄膜に対して前記基板と反対側に間隔を空けて対向配置され、複数の上貫通孔がその厚さ方向に貫通して形成された上薄膜と、
前記基板の前記一方面における前記下薄膜との対向領域に不規則に設けられた複数の凸部と、
前記上薄膜から前記基板へ向かって突出し、前記下薄膜に対向するように形成された複数の凸部とを含み、
前記上薄膜に形成された各前記凸部は、当該凸部の先端に設けられ、前記下薄膜の前記下貫通孔に対向する第１凸部と、前記第１凸部よりも幅が広い第２凸部との二段構造を有しており、
前記第１凸部の幅は、前記下貫通孔の幅よりも広い、ＭＥＭＳセンサ。
前記基板の前記一方面上に不規則に設けられた複数の凸部は、当該一方面が選択的に露出するように、それぞれが粒状に形成されている、請求項１に記載のＭＥＭＳセンサ。
前記基板の前記一方面上に不規則に設けられた複数の凸部は、Ｓｉからなる、請求項１または２に記載のＭＥＭＳセンサ。
前記下薄膜に、全体としてｍ×ｎ（ｍ，ｎは自然数）の行列状に形成された複数の凹部をさらに含み、
前記複数の下貫通孔は、各前記凹部の底面から前記下薄膜を貫通するように一つずつ形成されている、請求項１〜３のいずれか一項に記載のＭＥＭＳセンサ。
前記下薄膜は、前記複数の下貫通孔によって平面視メッシュ状に形成されている、請求項１〜４のいずれか一項に記載のＭＥＭＳセンサ。
前記上薄膜は、前記複数の上貫通孔によって平面視メッシュ状に形成されている、請求項１〜５のいずれか一項に記載のＭＥＭＳセンサ。
前記ＭＥＭＳセンサは、前記下薄膜および前記上薄膜が配置されたセンサ部と、前記センサ部から出力される電気信号を外部の配線へと出力するパッド部とを含み、
前記パッド部は、前記上薄膜および／または前記下薄膜の振動により生じるコンデンサの静電容量の変化量に応じた電気信号が入力される配線を有している、請求項１〜６のいずれか一項に記載のＭＥＭＳセンサ。
前記配線の一部は、ボンディングパッドとして露出している、請求項７に記載のＭＥＭＳセンサ。