JP2009081624A - 半導体センサ装置 - Google Patents

Abstract

【課題】実装面積を低減しながら、信頼性の低下を抑制することが可能な半導体センサ装置を提供する。
【解決手段】このシリコンマイクロホン（半導体センサ装置）は、シリコンからなる収音素子部２０と、収音素子部２０の上部を覆う保護カバー３０とを備えている。また、収音素子部２０は、シリコンからなる半導体基板１と、半導体基板１上に振動可能に設けられた振動膜１１と、振動膜１１から所定の間隔を隔てて対向配置された背面電極板１２と、半導体基板１の厚み方向に半導体基板１を貫通する収音用の開口部１ａとを含んでいる。また、半導体基板１には、上面から下面まで厚み方向に貫通する貫通電極４０が複数形成されている。これにより、シリコンマイクロホンは、ＷＬＣＳＰ型のパッケージ形態に構成されている。
【選択図】図１

Description

この発明は、半導体センサ装置に関し、特に、収音機能を有する半導体センサ装置に関する。

従来、マイクロホンチップを備え、外部からの音声を収音して電気信号に変換する半導体センサ装置が知られている（たとえば、特許文献１参照）。

上記特許文献１には、印刷回路基板とケーシングとによって構成されるパッケージの内側（内部）に、半導体プロセス技術を利用して形成されたシリコンマイクロホンチップが収納されたシリコンマイクロホンパッケージ（半導体センサ装置）が記載されている。このシリコンマイクロホンパッケージでは、パッケージを構成するケーシングに受音用の開口部が形成されている。このため、この開口部を介して外部からの音声（音圧）がケーシングの内側に取り込まれるので、シリコンマイクロホンパッケージの外部の音声をケーシングの内側に収納されているシリコンマイクロホンチップで効率よく収音することが可能となる。なお、シリコンマイクロホンチップは、ボンディングワイヤを介して、パッケージを構成する印刷回路基板に電気的に接続されている。

特開２００７−６０２８５号公報

しかしながら、上記特許文献１に記載のシリコンマイクロホンパッケージ（半導体センサ装置）では、パッケージの内側（内部）にシリコンマイクロホンチップが収納されるとともに、ボンディングワイヤを介して、シリコンマイクロホンチップと印刷回路基板とが互いに電気的に接続されるため、パッケージの内側に一定の容積を有する空間を確保する必要がある。このため、上記した従来の構成では、パッケージサイズを小さくすることが困難であるという不都合がある。これにより、実装基板などに実装する際に、実装面積の低減を図ることが困難になるという問題点がある。

また、上記特許文献１に記載のシリコンマイクロホンパッケージ（半導体センサ装置）では、ケーシングに受音用の開口部を形成することによって、この開口部を介してパッケージの内側（内部）に異物や塵芥などが侵入するという不都合がある。このため、パッケージの内側（内部）に侵入した異物や塵芥などによって、マイクロホンチップが破損し易くなるという不都合がある。これにより、製品の信頼性が低下するという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、実装面積を低減しながら、信頼性の低下を抑制することが可能な半導体センサ装置を提供することである。

上記目的を達成するために、この発明の一の局面による半導体センサ装置は、シリコンからなる収音素子部と、収音素子部の上部を覆うカバー部材とを備えている。そして、収音素子部は、基板と、基板上に振動可能に設けられた振動電極部と、振動電極部から所定の間隔を隔てて対向配置された背面電極部と、基板の厚み方向に基板を貫通する収音用の開口部とを含み、少なくとも基板には、上面から下面まで厚み方向に貫通する導電性の第１貫通電極部が複数形成されている。

この一の局面による半導体センサ装置では、上記のように、収音素子部を構成する基板に複数の第１貫通電極部を形成することによって、基板の上面側と下面側とを電気的に接続することが可能となるので、収音素子部（基板）の下面（裏面）側を実装基板の実装面と対向するようにして、半導体センサ装置を実装基板に実装することができる。このため、半導体センサ装置を実装基板に実装することによって、収音用の開口部を実装基板で覆われた状態にすることができるので、異物や塵芥などを半導体センサ装置の内部に侵入し難くすることができる。これにより、異物や塵芥などが半導体センサ装置の内部に侵入することに起因して、収音素子部の振動電極部や背面電極部などが破損するという不都合が生じるのを抑制することができる。その結果、信頼性の低下を抑制することができる。

また、一の局面による半導体センサ装置では、上記のように構成することによって、半導体センサ装置を、ＷＬＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）型のパッケージ形態に構成することができる。これにより、容易に、パッケージサイズを小さくすることができるので、容易に、実装面積の低減を図ることができる。

なお、上記した構成では、収音素子部はシリコンから構成されているので、半導体プロセス技術を利用した微細加工技術（ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術）を用いて耐熱性の優れた収音素子部を容易に形成することができる。このため、実装基板にリフロー実装した場合でも感度変化が小さい半導体センサ装置を得ることができる。すなわち、信頼性の高い半導体センサ装置を得ることができる。

上記一の局面による半導体センサ装置において、複数の第１貫通電極部のうちの少なくとも１つは、振動電極部と電気的に接続されており、複数の第１貫通電極部のうちの少なくとも他の１つは、背面電極部と電気的に接続されているのが好ましい。

上記一の局面による半導体センサ装置において、好ましくは、基板の下面上には、開口部を覆う板状部材が設けられている。このように構成すれば、開口部を介して、異物や塵芥などが半導体センサ装置の内部に侵入するのを容易に抑制することができる。

この場合において、好ましくは、板状部材の開口部に対応する領域には、格子状に形成された複数の貫通孔部が設けられている。このように構成すれば、複数の貫通孔部を介して、外部からの音声（音圧）を内部に取り込むことができる一方、異物や塵芥などが内部に侵入するのを抑制することができる。これにより、信頼性の低下を抑制しながら、収音素子部による集音効率の低下を抑制することができる。

上記板状部材を備えた構成において、好ましくは、板状部材は、シリコンから構成されている。このように構成すれば、半導体プロセス技術を利用した微細加工技術（ＭＥＭＳ技術）を用いて、異物や塵芥などが内部に侵入するのを抑制することが可能な貫通孔部を、容易に、板状部材に形成することができる。

上記一の局面による半導体センサ装置において、好ましくは、カバー部材の上面上には、圧電振動素子が設けられているとともに、カバー部材の外周部の領域には、カバー部材の上面から下面まで厚み方向に貫通する第２貫通電極部が形成されており、第２貫通電極部の一方端部は、圧電振動素子と電気的に接続されているとともに、第２貫通電極部の他方端部は、第１貫通電極部と電気的に接続されている。このように構成すれば、半導体センサ装置の内部に異物や塵芥などが侵入した場合でも、圧電振動素子を振動させることによって、内部に侵入した異物や塵芥などを取り除くことができるので、容易に、異物や塵芥などに起因する収音素子部の破線を抑制することができる。

この場合において、好ましくは、カバー部材は、シリコンから構成されている。このように構成すれば、容易に、カバー部材に第２貫通電極部を形成することができる。

上記一の局面による半導体センサ装置において、好ましくは、収音素子部の下面上に、第１貫通電極部と電気的に接続された導電性ペースト層をさらに備える。このように構成すれば、導電性ペースト層は半田ボールなどと比べて弾力性を有することから、導電性ペースト層で半導体センサ装置を実装基板に実装することによって、外部から衝撃が加わった場合（たとえば、半導体センサ装置が内蔵された電子機器などを落下させた場合）でも、その衝撃を導電性ペースト層で緩和することができる。このため、収音素子部に直接加わる衝撃を軽減することができるので、これによっても、収音素子部の振動電極部や背面電極部などが破損するという不都合が生じるのを抑制することができる。

この場合において、導電性ペースト層は、Ａｇペーストから構成することができる。

上記一の局面による半導体センサ装置において、収音素子部の下面上に、複数の第１貫通電極部の各々と電気的に接続された突起電極部を備えていてもよい。

以上のように、本発明によれば、実装面積を低減しながら、信頼性の低下を抑制することが可能な半導体センサ装置を容易に得ることができる。

以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。なお、以下の説明では、半導体センサ装置の一例であるシリコンマイクロホン（音響センサ）に本発明を適用した場合について説明する。

（第１実施形態）
図１は、本発明の第１実施形態によるシリコンマイクロホンの断面図である。図２は、本発明の第１実施形態によるシリコンマイクロホンの裏面側から見た平面図である。図３は、本発明の第１実施形態によるシリコンマイクロホンの振動膜の平面図である。なお、図１は、図２の１００−１００線に沿った断面を示している。まず、図１〜図３を参照して、本発明の第１実施形態によるシリコンマイクロホンの構造について説明する。

第１実施形態によるシリコンマイクロホンは、図１に示すように、ＷＬＣＳＰ型のパッケージ形態に構成されている。具体的には、シリコンマイクロホンは、外部からの音声を収音して電気信号に変換する収音素子部２０と、収音素子部２０を保護するために上部を覆う保護カバー３０とを備えており、収音素子部２０の所定部分には、複数の貫通電極４０が形成されている。また、収音素子部２０の下面側には、複数の貫通電極４０の各々と電気的に接続された複数の半田ボール６０が設けられている。なお、貫通電極４０は、本発明の「第１貫通電極部」の一例であり、半田ボール６０は、本発明の「突起電極」の一例である。

収音素子部２０は、カンチレバー型のコンデンサマクロホンから構成されており、半導体プロセス技術を利用した微細加工技術（ＭＥＭＳ技術）によって形成されている。この収音素子部２０は、半導体基板１と、半導体基板１上に振動可能に設けられた振動膜１１と、空隙部１３を介して振動膜１１と対向配置された背面電極板１２とを備えている。また、半導体基板１は、絶縁性のシリコンから構成されており、中央部の領域に厚み方向に貫通する収音用の開口部１ａを有している。この開口部１ａは、下面側ほど開口幅が小さくなる断面台形状に形成されており、上記した空隙部１３と連通している。なお、半導体基板１は、本発明の「基板」の一例である。また、振動膜１１および背面電極板１２は、それぞれ、本発明の「振動電極部」および「背面電極部」の一例である。

振動膜１１は、アルミニウムからなる第１金属層５と、酸化シリコンからなる第１絶縁層６とを含んでおり、上記した第１絶縁層６が第１金属層５の表面（上面）および側面を覆うように形成されている。また、振動膜１１は、半導体基板１の開口部１ａに対向する対向部１１ａと、対向部１１ａの一端部に一体的に連結され、振動膜１１を支持する支持部１１ｂとを有している。この対向部１１ａは、図３に示すように、平面的に見て、矩形状に形成されている。また、支持部１１ｂは、対向部１１ａの一端部の２カ所に、それぞれ、所定方向に延びるように形成されている。なお、振動膜１１の支持部１１ｂは、酸化シリコンからなる保護層３を介して、半導体基板１の上面上に固定されている。これにより、振動膜１１は、片持支持された状態となり、音波による音圧変化に応じて振動することが可能に構成される。

背面電極板１２は、金からなる第２金属層９と、酸化シリコンからなる第２絶縁層８とを含んでいる。また、背面電極板１２は、開口部１ａの上方において、振動膜１１の上方に所定の間隔（たとえば、約４μｍ）を隔てて対向する対向部１２ａと、対向部１２ａの一端部に一体的に連結され、背面電極板１２を支持する支持部１２ｂとを有している。また、対向部１２ａは、平面的に見て、矩形状に形成されているとともに、支持部１２ｂは、対向部１２ａの一端部の２カ所に、それぞれ、所定方向に延びるように形成されている。また、背面電極板１２の支持部１２ｂは、酸化シリコンからなる保護層３を介して、半導体基板１の上面上に固定されている。そして、第２金属層９の下面は、上記した第２絶縁層８で覆われており、第２金属層９の表面（上面）および側面は、窒化シリコンからなる表面保護層１０で覆われている。なお、保護層３は、後述する金属エッチング液、ポリシリコンエッチング液およびシリコンエッチング液に対する耐性を有している。

ここで、第１実施形態では、半導体基板１の下面上に、シリコンからなる板状部材５０が開口部１ａを覆うように封止樹脂層５１を介して固着されている。この板状部材５０は、図１および図２に示すように、開口部１ａに対応する領域に、平面的に見て格子状に形成された複数の貫通孔部５０ａを有している。なお、複数の貫通孔部５０ａの各々は、ＭＥＭＳ技術を用いて、異物や塵芥などを通さない大きさに形成されている。

また、第１実施形態では、図１に示すように、半導体基板１に、上面から下面まで貫通する複数（４つ）の貫通電極４０が形成されている。この貫通電極４０は、振動膜１１の支持部１１ｂの下方および背面電極板１２の支持部１２ｂの下方にそれぞれ形成されている。具体的には、半導体基板１における振動膜１１の支持部１１ｂおよび背面電極板１２の支持部１２ｂに対応する所定領域に貫通孔が形成され、その貫通孔に銅からなる導電部材が埋め込まれて貫通電極４０が形成されている。また、複数の貫通電極４０の各々は、半導体基板１の上面および下面から突出するように形成されている。さらに、振動膜１１の支持部１１ｂの下方に形成された貫通電極４０の一方端部は、振動膜１１の第１金属層５と電気的に接続されており、背面電極板１２の支持部１２ｂの下方に形成された貫通電極４０の一方端部は、背面電極板１２の第２金属層９と電気的に接続されている。

また、板状部材５０の貫通電極４０に対応する領域には、厚み方向に貫通する貫通孔が形成されており、その貫通孔内に銅からなる導電体５２が埋め込まれている。この導電体５２の各々は、貫通電極４０と電気的に接続された状態となっている。そして、この導電体５２を介して、収音素子部２０の下面側に設けられた半田ボール６０と貫通電極４０とが、互いに電気的に接続されている。

また、保護カバー３０は、シリコンから構成されており、凹部３０ａを有する箱状に形成されている。この保護カバー３０は、振動膜１１および背面電極板１２を保護するように、封止樹脂層３１を介して収音素子部２０の上部に取り付けられている。なお、保護カバー３０は、本発明の「カバー部材」の一例である。

上記のように構成されたシリコンマイクロホンでは、振動膜１１と背面電極板１２とによって、振動膜１１の振動により静電容量が変化するコンデンサが形成される。そして、開口部１ａを介して音声（音圧）が入力されると、その音声（音圧）により振動膜１１が振動し、この振動膜１１の振動によって生じるコンデンサの静電容量の変化に応じた電気信号が、貫通電極４０を介して出力される。なお、第１実施形態によるシリコンマイクロホンは、実装基板７０上にフリップチップ実装される。

第１実施形態では、上記のように、半導体基板１に複数の貫通電極４０を形成することによって、半導体基板１（収音素子部２０）の上面側と下面側とを電気的に接続することが可能となるので、半導体基板１（収音素子部２０）の下面（裏面）側を実装基板７０の実装面と対向するようにして、シリコンマイクロホンを実装基板７０に実装（フリップチップ実装）することができる。このため、シリコンマイクロホンを実装基板７０に実装することによって、収音用の開口部１ａを実装基板７０で覆われた状態にすることができるので、異物や塵芥などをシリコンマイクロホンの内部に侵入し難くすることができる。これにより、異物や塵芥などがシリコンマイクロホンの内部に侵入することに起因して、収音素子部２０の振動膜１１や背面電極板１２などが破損するという不都合が生じるのを抑制することができる。その結果、信頼性の低下を抑制することができる。

また、第１実施形態では、シリコンマイクロホンは、ＷＬＣＳＰ型のパッケージ形態に構成されているので、容易に、パッケージサイズを小さくすることができる。このため、容易に、実装面積の低減を図ることができる。

なお、上記した第１実施形態の構成では、収音素子部２０はシリコンから構成されているため、半導体プロセス技術を利用した微細加工技術（ＭＥＭＳ技術）を用いて耐熱性の優れた収音素子部２０を容易に形成することができる。このため、実装基板７０にリフロー実装した場合でも感度変化が小さいシリコンマイクロホンを得ることができる。すなわち、信頼性の高いシリコンマイクロホンを得ることができる。

また、第１実施形態では、板状部材５０における開口部１ａに対応する領域に、格子状に形成された複数の貫通孔部５０ａを設けることによって、複数の貫通孔部５０ａを介して、外部からの音声（音圧）を内部に取り込むことができる一方、異物や塵芥などが内部に侵入するのを抑制することができる。これにより、信頼性の低下を抑制しながら、収音素子部２０による集音効率の低下を抑制することができる。

また、第１実施形態では、板状部材５０をシリコンから構成することによって、半導体プロセス技術を利用した微細加工技術（ＭＥＭＳ技術）を用いて、異物や塵芥などが内部に侵入するのを抑制することが可能な貫通孔部５０ａを、容易に、板状部材５０に形成することができる。

図４〜図２１は、本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。次に、図１および図４〜図２１を参照して、本発明の第１実施形態によるシリコンマイクロホンの製造方法について説明する。

まず、図４に示すように、シリコンからなる半導体基板１の上面上に、所定の部分に開口８０ａを有するレジスト層８０を形成する。次に、図５に示すように、反応性イオンエッチング（ＲＩＥ）法を用いて、レジスト層８０をマスクとして、半導体基板１の上面から所定の深さまでエッチングすることにより、半導体基板１の所定領域に複数の凹所１ｂを形成する。その後、レジスト層８０を除去する。

次に、図６に示すように、スパッタ法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、凹所１ｂの内部に、銅からなる導電部材４０ａを充填する。この際、必要に応じて、凹所１ｂの内側面（内壁部）に拡散防止層や酸化防止層などの層を形成してもよい。

続いて、図７に示すように、熱酸化処理によって、半導体基板１の表面にシリコン酸化層２を形成する。次に、図８に示すように、フォトリソグラフィ技術を用いて、シリコン酸化層２上の所定領域に、レジスト層８１を形成する。そして、レジスト層８１をマスクとしてシリコン酸化層２をエッチングすることにより、シリコン酸化層２の所定領域を除去する。これにより、半導体基板１の上面上に、半導体基板１の表面の一部を保護層非形成領域として露出させる開口３ａを有する保護層３が形成される。

その後、開口３ａの内側領域および保護層３の上面上に、ポリシリコン層（図示せず）を堆積し、フォトリソグラフィ技術およびエッチング技術により、保護層３上のポリシリコン層を除去する。これにより、保護層３の開口３ａの内側の領域に、図９に示すようなポリシリコンからなるポリシリコン犠牲層４が形成される。

次に、図１０に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、半導体基板１上の所定領域に、保護層３およびポリシリコン犠牲層４に跨るように、アルミニウムからなる第１金属層５を形成する。この際、第１金属層５は、上記した導電部材４０ａ（複数の導電部材４０ａの一部）の一方端部と電気的に接続するように形成する。そして、フォトリソグラフィ技術およびエッチング技術を用いて、第１金属層５の上面および側面を覆うように、酸化シリコンからなる第１絶縁層６を形成する。

次に、図１１に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、第１絶縁層６、ポリシリコン犠牲層４および保護層３上に跨るように、アルミニウムからなる金属犠牲層７を形成する。次に、図１２に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、金属犠牲層７上に、酸化シリコンからなる第２絶縁層８を形成する。続いて、図１３に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、第２絶縁層８の上面上および保護層３上の所定領域に金からなる第２金属層９を形成する。この際、第２金属層９は、導電部材４０ａ（複数の導電部材４０ａの他の一部）の一方端部と電気的に接続するように形成する。

次に、図１４に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、半導体基板１上の所定領域に、窒化シリコンからなる表面保護層１０を形成する。そして、図１５に示すように、アルミニウムをエッチング可能な金属エッチング液を用いて、アルミニウムからなる金属犠牲層７を除去する。これにより、第１絶縁層６（振動膜１１）と第２絶縁層８（背面電極板１２）との間に、空隙部１３が形成される。

その後、その空隙部１３から、ポリシリコンをエッチング可能なポリシリコンエッチング液を供給することにより、図１６に示すように、ポリシリコン犠牲層４を除去する。これにより、半導体基板１の表面（上面）の一部が、保護層非形成領域として保護層３の開口３ａの内側の領域に露出する。

次に、半導体基板１の下面（裏面）側のシリコン酸化層２を除去した後、エッチバックなどによって、半導体基板１の下面側を所定量だけ除去する。これにより、図１７に示すように、上記した導電部材４０ａが半導体基板１の厚み方向に貫通して貫通電極４０となる。また、半導体基板１を貫通する貫通電極４０は、半導体基板１の下面から突出した状態となる。

次に、図１８に示すように、第１絶縁層６と第２絶縁層８との間の空隙部１３から、シリコンをエッチング可能なシリコンエッチング液を供給することにより、シリコンからなる半導体基板１の所定領域をエッチングする。これにより、半導体基板１に、下面側ほど開口幅が小さくなる断面台形状の開口部１ａが形成される。

次に、図１９に示すように、ＭＥＭＳ技術を用いて凹部３０ａが形成されたシリコンからなる保護カバー３０を、半導体基板１の上面上に、封止樹脂層３１を介して固着する。次に、図２０に示すように、格子状に複数の貫通孔部５０ａが形成されたシリコンからなる板状部材５０を、半導体基板１の下面上に封止樹脂層５１を介して固着する。この際、貫通孔部５０ａが形成された部分が、半導体基板１の開口部１ａの下方に位置するように固着する。なお、板状部材５０の貫通電極４０に対応する領域に、厚み方向に貫通する貫通孔を形成するとともに、その貫通孔内に銅からなる導電体５２を埋め込む。そして、貫通電極４０と導電体５２とが電気的に接続するように、板状部材５０を固着する。

続いて、図２１に示すように、板状部材５０の導電体５２の部分に、導電体５２と電気的に接続する半田ボール６０を形成する。最後に、ダイシングソーを用いて、半導体基板１、保護カバー３０および板状部材５０を切断することにより個片化する。このようにして、図１に示したような、第１実施形態によるシリコンマイクロホンが製造される。

（第２実施形態）
図２２および図２３は、本発明の第２実施形態によるシリコンマイクロホンの断面図である。図２４は、本発明の第２実施形態によるシリコンマイクロホンの裏面側から見た平面図である。なお、図２２は、図２４の２００−２００線に沿った断面を示しており、図２３は、図２４の３００−３００線に沿った断面を示している。次に、図２２〜図２４を参照して、本発明の第２実施形態によるシリコンマイクロホンの構造について説明する。

この第２実施形態によるシリコンマイクロホンでは、図２２および図２３に示すように、保護カバー１３０の上面上に、圧電振動素子１４０が取り付けられている。また、保護カバー１３０は、シリコンから構成されており、外周部の領域に、保護カバー１３０の上面から下面まで厚み方向に貫通する複数（４つ）の貫通電極１３５が形成されている。なお、保護カバー１３０は、本発明の「カバー部材」の一例であり、貫通電極１３５は、本発明の「第２貫通電極部」の一例である。

また、収音素子部１２０の半導体基板１には、振動膜１１および背面電極板１２と電気的に接続される貫通電極４０に加えて、貫通電極４０がさらに複数形成されている。具体的には、平面的に見た場合に、保護カバー１３０の貫通電極１３５に対応する領域にも、貫通電極４０が形成されている。そして、保護カバー１３０に形成された複数の貫通電極１３５の各々の一方端部は、圧電振動素子１４０と電気的に接続されており、複数の貫通電極１３５の各々の他方端部は、貫通電極４０と電気的に接続されている。

また、板状部材５０における貫通電極４０に対応する領域には、図２２〜図２４に示すように、厚み方向に貫通する貫通孔が形成されている。この貫通孔内には、銅からなる導電体５２が埋め込まれており、導電体５２の各々は、貫通電極４０と電気的に接続された状態となっている。

また、第２実施形態によるシリコンマイクロホンは、Ａｇペーストからなる導電性ペースト層１６０を介して、実装基板７０上に実装される。

なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。

第２実施形態では、上記のように、保護カバー１３０の上面上に、圧電振動素子１４０を設けるとともに、保護カバー１３０の外周部の領域に、保護カバー１３０の上面から下面まで厚み方向に貫通する貫通電極１３５を形成し、かつ、貫通電極１３５の一方端部を、圧電振動素子１４０と電気的に接続するとともに、貫通電極１３５の他方端部を、貫通電極４０と電気的に接続することによって、シリコンマイクロホンの内部に異物や塵芥などが侵入した場合でも、圧電振動素子１４０を振動させることによって、内部に侵入した異物や塵芥などを取り除くことができる。これにより、容易に、異物や塵芥などに起因する収音素子部１２０の破線を抑制することができる。なお、この場合、圧電振動素子１４０は、収音素子部１２０が破損しない振動モードで振動するように構成されているのが好ましい。

また、第２実施形態では、導電性ペースト層１６０を介して、実装基板７０上に実装することによって、外部から衝撃が加わった場合（たとえば、半導体センサ装置が内蔵された電子機器などを落下させた場合）でも、その衝撃を導電性ペースト層１６０で緩和することができるので、収音素子部１２０に直接加わる衝撃を軽減することができる。このため、これによっても、収音素子部１２０の振動膜１１や背面電極板１２などが破損するという不都合が生じるのを抑制することができる。

なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。

図２５〜図２９は、本発明の第２実施形態によるシリコンマイクロホンの製造方法を説明するための図である。続いて、図５〜図１６、図２２および図２５〜図２９を参照して、本発明の第２実施形態によるシリコンマイクロホンの製造方法について説明する。

まず、図２５に示すように、シリコンからなる半導体基板１の上面上に、所定の部分に開口８２ａを有するレジスト層８２を形成する。次に、図５〜図１６に示した上記第１実施形態と同様の方法を用いて、半導体基板１に複数の貫通電極４０を形成するとともに、半導体基板１の上部に振動膜１１および背面電極板１２などを形成する。これにより、図２６に示すような形状が得られる。なお、半導体基板１を貫通する複数の貫通電極４０の各々は、半導体基板１の下面から突出した状態となる。

次に、図２７に示すように、第１絶縁層６と第２絶縁層８との間の空隙部１３から、シリコンをエッチング可能なシリコンエッチング液を供給することにより、シリコンからなる半導体基板１の所定領域をエッチングする。これにより、半導体基板１に、下面側ほど開口幅が小さくなる断面台形状の開口部１ａが形成される。

続いて、図２８に示すように、半導体基板１の上面上に、封止樹脂層３１を介して保護カバー１３０を固着する。その際、保護カバー１３０は、予め形成された貫通電極１３５（図２３参照）が、貫通電極４０と電気的に接続するように固着する。そして、保護カバー１３０の上面上に圧電振動素子１４０を形成する。この際、圧電振動素子１４０は、図２３に示したように、貫通電極１３５の一方端部と電気的に接続するように形成する。

次に、図２９に示すように、複数の貫通孔部５０ａが格子状に形成されたシリコンからなる板状部材５０を、半導体基板１の下面上に封止樹脂層５１を介して固着する。この際、貫通孔部５０ａが形成された部分が、半導体基板１の開口部１ａの下方に位置するように固着する。なお、板状部材５０における貫通電極４０に対応する領域には、予め、厚み方向に貫通する貫通孔を形成しておき、その貫通孔内に銅からなる導電体５２を埋め込んでおく。そして、貫通電極４０と導電体５２とが電気的に接続するように、板状部材５０を固着する。

その後、ダイシングソーを用いて、半導体基板１、保護カバー１３０および板状部材５０を切断することにより個片化する。このようにして、図２２に示したような、第２実施形態によるシリコンマイクロホンが製造される。なお、第２実施形態によるシリコンマイクロホンは、導電性ペースト層１６０を介して、実装基板７０上に実装される。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１および第２実施形態では、板状部材の所定領域に、格子状に複数の貫通孔部を設けた例を示したが、本発明はこれに限らず、貫通孔部を設けない構成にしてもよい。また、板状部材を設けない構成にしてもよい。

また、上記第１および第２実施形態では、収音素子部をカンチレバー型に構成した例を示したが、本発明はこれに限らず、収音素子部を、カンチレバー型以外のダイアフラム型に構成することもできる。

また、上記第１および第２実施形態において、図３０に示すように、シリコンからなる保護カバー１３０に、収音素子部１２０からの電気信号を処理する制御素子１３１などを形成してもよい。このように構成した場合には、実装基板７０に、別途制御素子などを設ける必要がなくなるので、実装面積を容易に低減することができる。なお、図３０では、第２実施形態の構成に制御素子１３１などを形成した構成を示したが、第１実施形態の構成に制御素子などを形成した構成にしてもよい。また、図３０では、保護カバー１３０の裏面側に制御素子１３１などを形成した例を示したが、保護カバー１３０の上面に制御素子などを形成してもよい。さらに、制御素子などが形成されたチップを保護カバー１３１の上面上に配置するようにしてもよい。

なお、シリコンマイクロホンの貫通電極は、上記第１および第２実施形態で示した方法と異なる方法で形成してもよい。

また、上記第１実施形態では、シリコンからなる保護カバーを用いた例を示したが、本発明はこれに限らず、シリコン以外の材料からなる保護カバーを用いてもよい。シリコン以外の材料としては、たとえば、洋白（銅、亜鉛、ニッケルから構成される合金）などのシールド材に用いられる金属箔などが考えられる。

また、上記第２実施形態では、導電性ペースト層をＡｇペーストから構成した例を示したが、本発明はこれに限らず、導電性ペースト層は、Ａｇペースト以外の導電性ペーストから構成されていてもよい。

本発明の第１実施形態によるシリコンマイクロホンの断面図である。 本発明の第１実施形態によるシリコンマイクロホンの裏面側から見た平面図である。 本発明の第１実施形態によるシリコンマイクロホンの振動膜の平面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第１実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第２実施形態によるシリコンマイクロホンの断面図である。 本発明の第２実施形態によるシリコンマイクロホンの断面図である。 本発明の第２実施形態によるシリコンマイクロホンの裏面側から見た平面図である。 本発明の第２実施形態によるシリコンマイクロホンの製造方法を説明するための平面図である。 本発明の第２実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第２実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第２実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の第２実施形態によるシリコンマイクロホンの製造方法を説明するための断面図である。 本発明の変形例によるシリコンマイクロホンの断面図である。

符号の説明

１ 半導体基板（基板）
２ シリコン酸化層
３ 保護層
４ ポリシリコン犠牲層
５ 第１金属層
６ 第１絶縁層
７ 金属犠牲層
８ 第２絶縁層
９ 第２金属層
１０ 表面保護層
１１ 振動膜（振動電極部）
１２ 背面電極板（背面電極部）
１３ 空隙部
２０、１２０ 収音素子部
３０、１３０ 保護カバー（カバー部材）
４０ 貫通電極（第１貫通電極部）
４０ａ 導電部材
５０ 板状部材
５０ａ 貫通孔部
５２ 導電体
６０ 半田ボール（突起電極）
７０ 実装基板
１３５ 貫通電極（第２貫通電極部）
１４０ 圧電振動素子
１６０ 導電性ペースト層

Claims (10)

1. シリコンからなる収音素子部と、
   前記収音素子部の上部を覆うカバー部材とを備え、
   前記収音素子部は、基板と、前記基板上に振動可能に設けられた振動電極部と、前記振動電極部から所定の間隔を隔てて対向配置された背面電極部と、前記基板の厚み方向に前記基板を貫通する収音用の開口部とを含み、
   少なくとも前記基板には、上面から下面まで厚み方向に貫通する導電性の第１貫通電極部が複数形成されていることを特徴とする、半導体センサ装置。
2. 前記複数の第１貫通電極部のうちの少なくとも１つは、前記振動電極部と電気的に接続されており、
   前記複数の第１貫通電極部のうちの少なくとも他の１つは、前記背面電極部と電気的に接続されていることを特徴とする、請求項１に記載の半導体センサ装置。
3. 前記基板の下面上には、前記開口部を覆う板状部材が設けられていることを特徴とする、請求項１または２に記載の半導体センサ装置。
4. 前記板状部材の前記開口部に対応する領域には、格子状に形成された複数の貫通孔部が設けられていることを特徴とする、請求項３に記載の半導体センサ装置。
5. 前記板状部材は、シリコンから構成されていることを特徴とする、請求項３または４に記載の半導体センサ装置。
6. 前記カバー部材の上面上には、圧電振動素子が設けられているとともに、前記カバー部材の外周部の領域には、前記カバー部材の上面から下面まで厚み方向に貫通する第２貫通電極部が形成されており、
   前記第２貫通電極部の一方端部は、前記圧電振動素子と電気的に接続されているとともに、前記第２貫通電極部の他方端部は、前記第１貫通電極部と電気的に接続されていることを特徴とする、請求項１〜５のいずれか１項に記載の半導体センサ装置。
7. 前記カバー部材は、シリコンから構成されていることを特徴とする、請求項６に記載の半導体センサ装置。
8. 前記収音素子部の下面上に、前記第１貫通電極部と電気的に接続された導電性ペースト層をさらに備えることを特徴とする、請求項１〜７のいずれか１項に記載の半導体センサ装置。
9. 前記導電性ペースト層は、Ａｇペーストから構成されていることを特徴とする、請求項８に記載の半導体センサ装置。
10. 前記収音素子部の下面上に、前記複数の第１貫通電極部の各々と電気的に接続された突起電極部をさらに備えることを特徴とする、請求項１〜７のいずれか１項に記載の半導体センサ装置。

Images