JP4410085B2 - 可変容量素子及びその製造方法 - Google Patents

可変容量素子及びその製造方法 Download PDF

Info

Publication number
JP4410085B2
JP4410085B2 JP2004338807A JP2004338807A JP4410085B2 JP 4410085 B2 JP4410085 B2 JP 4410085B2 JP 2004338807 A JP2004338807 A JP 2004338807A JP 2004338807 A JP2004338807 A JP 2004338807A JP 4410085 B2 JP4410085 B2 JP 4410085B2
Authority
JP
Japan
Prior art keywords
metal pattern
seed layer
layer
semiconductor substrate
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004338807A
Other languages
English (en)
Other versions
JP2006147995A (ja
Inventor
淳一 小舘
克之 町田
正美 浦野
啓 桑原
純 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004338807A priority Critical patent/JP4410085B2/ja
Publication of JP2006147995A publication Critical patent/JP2006147995A/ja
Application granted granted Critical
Publication of JP4410085B2 publication Critical patent/JP4410085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、マイクロマシン技術により半導体基板の上に作製される可変容量素子及びその製造方法に関するものであり、特に、半導体集積回路と一体で製造することが可能で、かつ封止するための構造が、可変容量素子と一体化された容量素子構造とその製造方法に関するものである。
シリコン基板上に作製された種々のマイクロマシンが、様々な応用分野において広く利用されている(非特許文献1参照)。シリコンは大量に安価に入手でき、また、LSIの製造技術を基本としたマイクロマシン加工技術により、非常に高い寸法精度や加工精度を維持した状態で小型化が容易であり、加えて、量産が可能であるため、シリコンを用いたマイクロマシンの開発が盛んに行われている。
近年では、MEMS(MicroElectro Mechanical System)技術と呼ばれる技術分野を作り上げるまでになり、非特許文献1に記載されている応用分野以外にも、各種センサー,医療,光通信,無線通信などの分野にも応用が広がっている。中でも、無線信号などの高周波信号を処理するMEMS(RFMEMSと呼ばれている)は、幅広い研究開発が進められている。RFMEMS素子には、インダクタ,スイッチ,可変容量,共振子,フィルタ,伝送線路,アンテナなど非常に多くの種類がある。
例えば、特許文献1に示されているMEMS可変容量素子は、図11(a)に概略構成を示すように、シリコンからなる基板1101の上に、マイクロマシン加工技術により形成された凹部1102を備え、凹部1102の底面に基準電極1103を備えている。また、図11(a)に示すMEMS可変容量素子は、基準電極1103の上部を通り凹部1102を跨ぐように可動電極1104が設けられ、基準電極1103と可動電極1104とにより容量が形成されている。基準電極1103と可動電極1104との間に直流のバイアス電圧を印加すると、静電力により可動電極1104が基準電極1103の側にたわみ変形し、電極間の距離が変化する。従って、基準電極1103と可動電極1104との間の静電容量が、両電極間に印加したバイアス電圧によって変化することになる。このように、図11(a)に示す素子は、バイアス電圧によって制御される可変容量素子として機能する。
また、特許文献1には、図11(b)に示す可変容量素子も示されている。図11(b)に示す可変容量素子は、図11(a)に示す素子に加え、基板1101の上に、凹部1106を備えた基板1105が固定され、凹部1106の底部に駆動電極1107を備えている。可動電極1104は基準電極1103に対向配置し、駆動電極1107は可動電極1104に対向配置している。
図11(b)に示す可変容量素子では、可動電極1104と駆動電極1107との間に直流のバイアス電圧を印加することで、静電力により可動電極1104がたわみ変形し、可動電極1104と基準電極1103との間の距離が変化する。従って、基準電極1103と可動電極1104との間の静電容量が、可動電極1104と駆動電極1107との間に印加したバイアス電圧によって変化することになる。このように、図11(b)に示す素子も、バイアス電圧によって制御される可変容量素子として機能する。
これらの特許文献1に記載されている可変容量では、凹部1102もしくは凹部1106による空間により、可動電極1104の変位を可能としているが、可変容量素子としての特性・品質を保証するためには、上記空間が封止された状態とすることが必要となる。なお、特許文献1には、上記素子の封止に関する記載はない。
また、図12に示す可変容量素子も提案されている(非特許文献2参照)。図12に示されている素子は、絶縁されたシリコン基板1201上にポリシリコンからなる固定電極1202と駆動電極1203を備えている。また、これら電極の上方には、所定距離離間して配置された可動電極1204を備え、可動電極1204は、ばね梁1205を介してアンカー1206によりシリコン基板1201の上に支持されている。可動電極1204は、弾性体であるばね梁1205により貼着され、上下方向に変位可能とされている。この素子では、駆動電極1203と可動電極1204の間に直流のバイアス電圧を印加すると、可動電極1204に働く静電力とばね梁1205の復元力とが平衡する位置に可動電極1204が変位し、固定電極1202と可動電極1204の間の静電容量がバイアス電圧によって変化する可変容量素子として働く。
図12に示す素子においても、少なくとも可動電極1204の下方に可動空間1207を備え、可動電極1204の変位を可能としている。従って、この素子においても、可変容量素子としての特性や品質を保証するためには、可動空間1207が封止された状態とすることが必要となる。なお、非特許文献2には、上記素子の封止に関する記載はない。
次に、MEMS素子を封止する従来技術について説明する。MEMS素子の封止方法については既にいくつか提案されており、大別すると、シリコンウェハからMEMS素子を切り出した後に素子毎に封止する方法と、シリコンウェハの状態でMEMS素子を一括で封止した後に個別のチップとして切り出す方法がある。
前者の素子毎に封止する方法は、公知の気密封止(ハーメチックシール)と類似の方法によりMEMS素子をパッケージに実装する方法である。この場合、MEMS素子をウェハ上に作製した後、実装のために素子を切り出す工程や、切り出した素子のハンドリングにおいて、可動部に加わる振動などにより可動部が破損する危険性がある。MEMS素子の実装工程では、微細な可動部の破損を防止するために細心の取り扱いが必要であり、実装後の検査工程では1つ1つの素子について品質を保証することが必要となる。
次に、後者のウェハの状態で一括して封止する方法の従来技術について説明する(非特許文献3,4,5参照)。非特許文献3では、SAW(Surface Acoustic Wave)共振子のパッケージを形成するために、ガラス基板に空間を作製し、この中にSAWチップを収容し、最後に2枚のガラス基板を貼り合わせてSAWチップを封止する方法が示されている。また、非特許文献4では、ウェハ上にMEMS素子を作製した後に、封止するための別の基板(封止チップ)を用意し、封止チップの上にMEMS素子の周囲を囲むような形状のBCB(Benzocycrobutene:ベンゾシクロブテン)膜による枠パターンを形成し、MEMS素子を作製したウェハに、この封止チップをフリップチップで貼り付けることで封止する方法が示されている。また、非特許文献5では、ウェハ上に作製したMEMS素子を素子サイズよりわずかに大きい程度の小型容器(マイクロキャップ)で覆い、この上からLCP(Liquid Crystal Polymer)と呼ばれる材料を堆積して固化させ、封止する方法が示されている。
非特許文献3に示されている封止方法は、種々のMEMS素子の封止方法として利用可能である。また、非特許文献4に示されている封止方法は、中に封止するMEMS素子については限定しておらず、種々のMEMS素子の封止方法として利用可能である。また、非特許文献5には、3×3に正方配列したMEMS可変容量を封止した結果が示されているが、MEMS可変容量1個を封止することを含み、種々のMEMS素子の封止方法としても利用可能である。
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
特許第3389769号公報 K.E.Petersen,"Silicon as a mechanical materia1", Proc. IEEE, Vol.70, No.5, pp.420-457, May 1982. T.K.K.Tsang, M.N.El-Gamal, "Very wide tuning micro-electromechanical capacitors in the MUMPs process for RF applications", 2003 Symp. VLSI Circuits, pp.33-36, June 2003. D.Ando, K.Oishi, T.Nakamura, and S.Umeda,"Glass direct bonding technology for hermetic seal package", IEEE 10th Int. Wiorkshop on Micro Electro Mechanical Systems, pp.186-190, Jan.1997. A.Jourdain, P.De Moor, S.Pamidighantam, and A.C.Tilmans, "Investigation of the hermeticity of BCB-sealed cavities for housing (RF-) MEMS devices", 15th IEEE Int.Conf. Micro Electro Mechanical Systems, pp.677-680, Jan.2002. F.F.Faheem, K.C.Gupta, and Y.-C.Lee, "Flip-chip assembly and liquid crystal polymer encapsulation for variable MEMS capacitors", IEEE Trans. Microwave Theory and Tech., Vol.51, No.12, pp.2562-2567, Dec.2003. N.Sato, H.Ishii, S.Shigematu, H.Morimura, T.Kamei, K.Kudou, M.Yano, K.Machida, H.Kyuragi, "A sealing technique for stacking MEMS on LSI using spin-coating film transfer and hot pressing",Jpn.J.App1.Phys., Vol.42, Part 1, No.4B, pp.2462-2467, Apr.2003.
しかしながら、上述した各文献に示されているいずれの封止方法においても、MEMS素子を製造するための製造プロセス以外に、MEMS素子を封止するために特殊な専用プロセスや封止後の追加検査工程などが必要となり、実装も含めたMEMS素子の製造コストを下げることが非常に困難であった。また、いずれの封止方法においても、少なくとも、支持基板と封止するための構造体を精度よく位置合わせして、お互いを固着させることが必要であり、機械的な位置合わせが必要となる。この結果、従来の技術では、封止に必要な構造体を含むMEMS素子全体の平面寸法を小さくすること、及び全体の厚さを薄層化することが、非常に困難であった。
本発明は、以上のような問題点を解消するためになされたものであり、MEMS素子である可動部分を備えた可変容量素子を、容易に封止した状態に形成できるようにすることを目的とする。
本発明に係る可変容量素子は、半導体基板の上に形成されて、半導体基板の上の所望の領域の外周を取り囲むように形成された側壁枠、及び側壁枠に支持されて半導体基板の面と対向する板状の天井壁から構成された容器構造と、半導体基板の上の領域の内部に形成されて容器構造の内部に封止された容量素子とを少なくとも備え、容量素子は、半導体基板の上に固定された固定電極と、固定電極の上に所定距離離間して対向配置された板状の金属材料からなる可動電極と、この可動電極に一端が接続された金属材料からなる複数のばね梁と、このばね梁の他端に接続され、可動電極を半導体基板の上に支持する複数のアンカーと、可動電極の固定電極との対向面に形成された第1絶縁膜と、可動電極の対向面とは反対側の面に形成された第2絶縁膜とを少なくとも備え、固定電極及び可動電極で平行平板容量が形成されているようにしたものである。
上記可変容量素子において、側壁枠及び天井壁は、金属材料から構成されていてもよい。また、半導体基板に形成された半導体集積回路と、半導体基板の上に形成された絶縁層とを備え、可変容量素子は、絶縁層により半導体集積回路と分離され、可変容量素子は、絶縁層に形成された開口部を介して半導体集積回路に接続されているようにしてもよい
また、本発明に係る可変容量素子の製造方法は、半導体基板の上に所望領域の外周を取り囲むように側壁枠が形成された状態とする工程と、側壁枠の内側の半導体基板の上に容量素子が形成され、また、側壁枠の内側の領域の空間を埋めるように犠牲層が形成された状態とする工程と、側壁枠及び犠牲層の上に、複数の開口を備えて半導体基板の面と対向する天井壁が形成された状態とする工程と、天井壁の開口を介したエッチングにより犠牲層を除去する工程とを少なくとも備え、容量素子は、半導体基板上に固定された固定電極と、固定電極と所定距離離間して対向配置された平板状の可動電極と、可動電極を半導体基板上に支持する支持構造体とから構成され、固定電極及び可動電極とで平行平板容量が形成されているようにしたものである。
上記製造方法において、例えば、半導体基板の上に第1シード層が形成された状態とする第1工程と、第1シード層の上に、メッキ法により第1金属パターンとこれより厚い第2金属パターンが形成された状態とし、この後、露出している第1シード層が選択的に除去された状態とする第2工程と、有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で第2金属パターンの上部が露出した状態とすることで、第1金属パターンを覆い第2金属パターンの上部が露出した第1犠牲層が形成された状態とする第3工程と、第1犠牲層の上に第2シード層が形成された状態とする第4工程と、第2シード層の上に、メッキ法により第3金属パターンとこれより厚い第4金属パターンとが形成された状態とし、この後、露出している第2シード層が選択的に除去された状態とする第5工程と、有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で第4金属パターンの上部が露出した状態とすることで、第3金属パターンを覆い第4金属パターンの上部が露出した第2犠牲層が形成された状態とする第6工程と、第2犠牲層の上に第3シード層が形成された状態とする第7工程と、第3シード層の上に、メッキ法により複数の開口を備える第5金属パターンが形成された状態とし、この後、露出している第3シード層が選択的に除去された状態とする第8工程と、第5金属パターンの開口部を介して有機樹脂膜を除去するエッチング手段を作用させることで、第1犠牲層及び第2犠牲層が除去された状態とする第9工程と、第5金属パターンの上に有機樹脂膜を貼り合わせて第5金属パターンの開口部が塞がれた状態とする第10工程とを少なくとも備えるようにしてもよい。
また、上記製造方法において、半導体基板の上に第1シード層が形成された状態とする第1工程と、第1シード層の上に、メッキ法により第1金属パターンとこれより厚い第2金属パターンが形成された状態とし、この後、露出している第1シード層が選択的に除去された状態とする第2工程と、第1金属パターンを覆うように半導体基板の上に絶縁層が形成された状態とする第3工程と、絶縁層の上に第2シード層が形成された状態とする第4工程と、第2シード層の上に、メッキ法により第2金属パターンが形成された状態とし、この後、露出している第2シード層が選択的に除去された状態とする第5工程と、有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で第2金属パターンの上部が露出した状態とすることで、第2金属パターンの上部が露出した第1犠牲層が形成された状態とする第6工程と、第1犠牲層の上に第3シード層が形成された状態とする第7工程と、第3シード層の上に、メッキ法により第3金属パターンとこれより厚い第4金属パターンとが形成された状態とし、この後、露出している第3シード層が選択的に除去された状態とする第8工程と、有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で第4金属パターンの上部が露出した状態とすることで、第3金属パターンを覆い第4金属パターンの上部が露出した第2犠牲層が形成された状態とする第9工程と、第2犠牲層の上に第4シード層が形成された状態とする第10工程と、第4シード層の上に、メッキ法により複数の開口を備える第5金属パターンが形成された状態とし、この後、露出している第4シード層が選択的に除去された状態とする第11工程と、第5金属パターンの開口部を介して有機樹脂膜を除去するエッチング手段を作用させることで、第1犠牲層及び第2犠牲層が除去された状態とする第12工程と、第5金属パターンの上に有機樹脂膜を貼り合わせて第5金属パターンの開口部が塞がれた状態とする第13工程とを少なくとも備えるようにしてもよい。
また、上記可変容量素子の製造方法において、半導体基板の上に第1シード層が形成された状態とする第1工程と、第1シード層の上に、メッキ法により第1金属パターンとこれより厚い第2金属パターンが形成された状態とし、この後、露出している第1シード層が選択的に除去された状態とする第2工程と、有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で第2金属パターンの上部が露出した状態とすることで、第1金属パターンを覆い第2金属パターンの上部が露出した第1犠牲層が形成された状態とする第3工程と、第1犠牲層の上の第1金属パターンの上部に当たる所定領域に第1無機絶縁膜が形成された状態とする第4工程と、第1犠牲層の上に第2シード層が形成された状態とする第5工程と、第2シード層の上に、メッキ法により第3金属パターンが形成された状態とし、この後、露出している第2シード層が選択的に除去された状態とする第6工程と、有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で第3金属パターンの上部が露出した状態とすることで、第1無機絶縁膜を覆い第3金属パターンの上部が露出した第2犠牲層が形成された状態とする第7工程と、第2犠牲層の上に第3シード層が形成された状態とする第8工程と、第3シード層の上に、メッキ法により第4金属パターンとこれより厚い第5金属パターンとが形成された状態とし、この後、露出している第3シード層が選択的に除去された状態とする第9工程と、第4金属パターンの上に第2無機絶縁膜が形成された状態とする第10工程と、有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で第5金属パターンの上部が露出した状態とすることで、第4金属パターン及び第2無機絶縁膜を覆い第5金属パターンの上部が露出した第3犠牲層が形成された状態とする第11工程と、第3犠牲層の上に第4シード層が形成された状態とする第12工程と、第4シード層の上に、メッキ法により複数の開口を備える第6金属パターンが形成された状態とし、この後、露出している第4シード層が選択的に除去された状態とする第13工程と、第6金属パターンの開口部を介して有機樹脂膜を除去するエッチング手段を作用させることで、第1犠牲層,第2犠牲層,及び第3犠牲層が除去された状態とする第14工程と、第6金属パターンの上に有機樹脂膜を貼り合わせて第6金属パターンの開口部が塞がれた状態とする第15工程とを少なくとも備えるようにしてもよい。
以上説明したように、本発明によれば、半導体基板の上に、所望の領域の外周を取り囲むように形成された側壁枠、及び側壁枠に支持されて半導体基板の面と対向する板状の天井壁から構成された容器構造を形成し、この容器構造の内部に、可動電極を備える可変容量素子が封止されているようにした。この結果、半導体基板の上に作成された容器構造の中に、静電力により動作する平行平板容量を封止した可変容量素子が容易に実現され、また封止まで終了しているので、例えば、製造の後には通常の半導体装置、電子部品などと同様に取り扱うことができる。また、可変容量素子を封止するための構造体の機械的な位置合わせが不要となり、高い寸法精度を有する汎用的な半導体製造プロセスのみで素子を封止することができるので、従来と比較して、より小型、より薄型の可変容量素子が、実現できる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における可変容量素子の構成例を示す平面図(a)及び断面図(b)である。図1(a)は、第1の実施の形態に係わる可変容量素子を上面から見た平面図であり、図1(b)は、図1(a)のB−B’断面である。図1(a),(b)に示す可変容量素子は、一方の電極を可動とした平行平板構造による可変容量素子と、この可変容量素子を封止する容器構造とにより構成される。
まず、可変容量素子の構造について説明する。可変容量素子は、シリコンなどの半導体基板101の上に絶縁層102を介して備えられ、固定電極103と、固定電極103の上に所定距離離れて対向配置された板状の可動電極104と、可動電極104に一端が接続された複数のばね梁105と、固定電極103の周囲の絶縁層102の上に形成されてばね梁105の他端に接続する複数のアンカー106とを備える。ばね梁105とアンカー106とで、可動電極104を基板101の上に支持する支持構造体が形成されている。なお、図1に示す可変容量素子では、固定電極103と可動電極104とは、法線の方向を同一としている。
なお、固定電極103には、パッド端子107が接続され、可動電極104には、ばね梁105及びアンカー106を介してパッド端子108が接続されている。パッド端子107とパッド端子108は、例えば、コンタクトホールを介して絶縁層102の下に設けた配線層に接続し、接続した配線層により側壁枠110の外と接続することができる。ばね梁105及びアンカー106は、可動電極104とパッド端子108を電気的に接続するものであり、電気抵抗の小さい金属材料により形成されることが望ましい。なお、ばね梁105及びアンカー106は、金属材料以外の、例えばポリシリコンや無機絶縁膜などで形成されていてもよい。例えば、低抵抗のポリシリコンを用いることで、電気的な接続が可能となる。また、絶縁材料からばね梁105及びアンカー106を構成しても、これらに金属材料からなる配線を備えるようにすることで、上述した電気的な接続をとるようにしてもよい。
可動電極104には、所望の間隔毎に、可動電極104の面積と比較して十分小さい複数の開口109を設けることが望ましい。可動電極104の周囲に中空構造を形成するためには、例えば、犠牲層を用いる技術がある。犠牲層を用いる場合、可動電極104を形成した後、犠牲層を除去する必要がある。この除去を容易にするために、開口109を備える。なお、可動電極104の側方が開放し、可動電極104の大きさが横方向エッチング量の2倍以内であれば、開口109を設けなくともよい。
次に、可変容量素子を取り囲む容器について説明する。前述の可変容量素子の外周を取り囲むような形で側壁枠110が形成され、この側壁枠110の上に、天井壁111が形成されている。これら側壁枠110と天井壁111とにより、可変容量素子を取り囲む容器が形成されている。なお、図1(a)では、平面構造を見やすくするために、天井壁111は省略して示している。
従来技術においては、基板の上に作製したMEMS素子を封止するために、立体的な形状を有する容器構造、例えばMEMS素子全体を覆う箱状の構造を上から被せる封止方法を用いている。これに対し、図1に示す側壁枠110と天井壁111とによる容器の構造は、側壁枠110を絶縁層102の上に形成し、側壁枠110の上に天井壁111を形成しており、容器構造が、側壁枠110と天井壁111との2つに分けた構造を有している。側壁枠110は、汎用的な半導体プロセスにより絶縁層102の上に容易に形成することが可能である。また、天井壁111は、平板状の形状であるので、汎用的な薄膜形成プロセスなどで容易に形成することができる。加えて、天井壁111は平板状であるため、これを貼り合わせ技術などにより形成する場合にも、従来方法よりも容器構造の形成が容易である。
この容器により、希ガスなどの不活性ガス雰囲気中や減圧された雰囲気中に、可変容量素子を封止することが可能となる。また、金属材料により側壁枠110及び天井壁111が構成されれば、容器構造の内部に形成された可変容量素子を電気的に遮蔽でき、素子への外部雑音などの影響や外部への不要放射を遮断することが可能となる。容器の平面形状について、図1(a)では長方形として示しているが、これに限るものではなく、内部の可変容量素子の構造により、平面形状が三角形や六角形などの多角形であってもよい。また、容器(側壁枠110)の平面形状は、凹部を備える多角形であってもよい。
次に、容器内部の可変容量素子の動作について説明する。パッド端子107(固定電極103)とパッド端子108(可動電極104)との間に電圧Vを印加すると、静電力によって可動電極104は固定電極103に引き付けられる。可動電極104が固定電極103側に変位すると、ばね梁105がたわみ、変位量に比例したばね梁105の復元力により、可動電極104を逆方向に戻そうとする力が働く。なお、復元力は、ばね梁105の弾性限界の範囲内で働くものである。可動電極104は、上記静電力と復元力がつり合う位置まで変位し、電圧Vを印加している限り、つり合う位置で保持される。
静電力と復元力がつり合う条件は、可動電極104の元の位置からの変位量をxとすると、「0.5×ε×S×V2÷(d−x)2=kx」で表すことができる。ここで、εは固定電極103と可動電極104の間のギャップの誘電率、Sは固定電極103と可動電極104が重なる部分の面積、Vは印加する電圧、dは初期のギャップ距離、kはばね梁105のばね定数を表している、また、上記式は、電圧印加に伴う変化が線形で可逆的であるとして式を導出している。この式から、電圧Vを大きくすると変位量xが大きくなり、固定電極103と可動電極104とで構成される平行平板容量の静電容量が大きくなることが分かる。電圧Vをゼロにすると、可動電極104は元の位置に戻る。従って、固定電極103と可動電極104で構成される容量素子は、静電容量を印加電圧Vによって制御できる可変容量素子として機能する。
次に、本実施の形態における可変容量素子の他の構成例について説明する。図2は、本発明の実施の形態における他の可変容量素子の構成例を示す断面図である。図2に示す可変容量素子について説明すると、まず、シリコンなどの半導体基板101上に絶縁層102を備え、絶縁層102の上に固定電極103を備え、固定電極103を覆うように絶縁層102の上に絶縁層112を備える。また、絶縁層112の上に所定距離離れて固定電極103に対向配置された板状の可動電極104と、可動電極104に一端が接続された複数のばね梁105と、固定電極103の周囲の絶縁層112の上に形成されてばね梁105の他端に接続する複数のアンカー106とを備える。図2に示す可変容量素子においても、固定電極103と可動電極104とは、法線の方向を同一としている。
また、可変容量素子を取り囲む容器は、可変容量素子の外周を取り囲む側壁枠110と、この上に形成された天井壁111とから構成されている。なお、可動電極104,ばね梁105,アンカー106,側壁枠110,天井壁111は、図1に示す構成と同様である。図2に示す可変容量素子では、固定電極103が絶縁層112に覆われている点で、図1に示す可変容量素子と異なっている。
図2に示す可変容量素子では、固定電極103が絶縁層112で覆われているため、固定電極103と可動電極104との接触(ショート)や貼り付き(スティッキング)が抑制できるようになる。前述したように、本可変容量素子は、固定電極103と可動電極104の間に電圧Vを印加することで、電極間の静電容量を制御する。しかしながら、所定の閾値を越える電圧Vが印加されると、静電力が復元力より大きくなり、つり合いの条件が成り立たなくなる。この電圧Vの閾値はpull−in電圧として知られており、「V={8÷27×k×d3÷(εS)}1/2」で表すことができる。電圧Vがpull−in電圧を越えると、可動電極104が固定電極103に貼り付く。しかしながら、図2に示す可変容量素子では、固定電極103の表面が絶縁層112で覆われているので、電極同士のショートやスティッキングが抑制できるようになる。
また、固定電極103に接続されたパッド端子(図示せず)と、可動電極104にばね梁105及びアンカー106を介して接続されたパッド端子(図示せず)は、固定電極103と同様に絶縁層112に覆われている。これらのパッド端子は、必要に応じて絶縁層112の上に露出させてもよく、側壁枠110の下を通過して側壁枠110の外に設けてもよい。絶縁層102の下に半導体集積回路が備えられている場合には、絶縁層102にコンタクトホールを形成し、上述した各パッド端子が、半導体集積回路の配線層と接続されていてもよい。
次に、本実施の形態における可変容量素子の他の構成例について説明する。図3は、本発明の実施の形態における他の可変容量素子の構成例を示す断面図である。図3に示す可変容量素子について説明すると、シリコンなどの半導体基板101の上に絶縁層102を介して備えられ、固定電極103と、固定電極103の上に所定距離離れて対向配置された板状の可動電極104と、可動電極104に一端が接続された複数のばね梁105と、固定電極103の周囲の絶縁層102の上に形成されてばね梁105の他端に接続する複数のアンカー106とを備える。図3に示す可変容量素子では、固定電極103と可動電極104とは、法線の方向を同一としている。
また、可変容量素子を取り囲む容器は、可変容量素子の外周を取り囲む側壁枠110と、この上に形成された天井壁111とから構成されている。なお、可動電極104,ばね梁105,アンカー106,側壁枠110,天井壁111は、図1に示す構成と同様である。図3に示す可変容量素子では、上述した構成に加え、可動電極104の両面に各々膜厚の等しい絶縁膜113を備える。図3に示す可変容量素子では、可動電極104の上下両面に絶縁膜113が備えられているので、可動電極104の反りが抑制できるようになる。
図2を用いて説明したように、電極間のショート及びスティッキング防止のためには、例えば、可動電極104の固定電極103と対向する面(下面)に絶縁膜を備えていればよいことになる。しかしながらこの構成では、可動電極104の面積を大きくした場合、可動電極104と下面に形成されている絶縁膜との内部応力の差により、可動電極104が反るという問題が発生する。一般に、異なる種類の材料からなる薄膜を貼り合わせた構造では、材料によって薄膜の内部応力が異なることから、反りが発生する。これらに対し、図3に示した可変容量素子では、可動電極104の両面に等しく絶縁膜113を備えるようにしたので、上述した内部応力の効果が互いに打ち消され、可動電極104の反りが抑制されるようになる。
ところで、例えば、側壁枠110及び天井壁111を金属材料により形成した場合には、可動電極104と天井壁111の間に電圧V’を印加し、静電容量を制御することも可能である。静電容量の制御は、前述した固定電極103と可動電極104に夜制御と同様である。この場合における可動電極104と天井壁111の間におけるショートやスティッキングの問題も、本実施例に示す構造とすることにより効果的に防止することが可能となる。
次に、上述した可変容量素子の製造方法について説明する。はじめに、図1に示した可変容量素子の製造方法例について説明する。まず、図4(a)に示すように、例えばシリコンからなる半導体基板101の上に、例えば酸化シリコンもしくは窒化シリコンからなる絶縁層102が形成された状態とする。半導体基板101の上には、複数のトランジスタ、抵抗、容量、配線などから構成された集積回路が作成されていてもよい。この場合、絶縁層102は層間絶縁層となり、上記集積回路の配線と可変容量素子とを電気的に接続するために、所定の箇所にコンタクトホールを形成してもよい。
ついで、絶縁層102の上に、シード層401が形成された状態とする。シード層401は、以降に説明する各金属パターンをメッキ法により形成するために必要となる層であり、スパッタ法や蒸着法などにより形成すればよい。また、シード層401は、絶縁層102との密着性を確保するために、絶縁層102の側にチタンの層を備え、この上に金層を備える積層構造とすればよい。このように積層構造とする場合、チタン層の膜厚は0.1μm程度、金層の膜厚は0.1μm程度とすればよい。
次に、シード層401の上にレジスト材料を塗布して塗布膜が形成された状態とし、所望のパターンを備えるマスクを用いて露光して現像することにより塗布膜をパターニングし、所望箇所に開口部を備えたレジストパターンが形成された状態とする。ついで、形成されたレジストパターンの開口部に露出するシード層401の上に、メッキ法により金のパターンを形成し、この後、レジストパターンを除去することで、図4(b)に示すように、第1金属パターン402が形成された状態とする。ついで、上述したレジストパターンの形成,メッキ,レジストパターン除去の工程を繰り返すことにより、第2金属パターン403が形成された状態とする。
なお、第1金属パターン402を形成するためのメッキの膜厚より、第2金属パターン403を形成するためのメッキの膜厚を厚くする。例えば、膜厚1μm程度のレジストパターンを形成し、メッキ厚を0.3μm程度することで、第1金属パターン402が形成された状態とすればよい。また、膜厚1μm程度のレジストパターンを形成し、メッキ厚を0.6μm程度することで、第2金属パターン403が形成された状態とすればよい。
次に、第1金属パターン402及び第2金属パターン403をマスクとしてシード層401をエッチングにより除去することにより、第1金属パターン402及び第2金属パターン403が絶縁層102の上で分離した状態とする。例えば、シード層401の上層の金層は、ヨウ素、ヨウ化アンモニウム、水、エタノールからなるエッチング液を用いたウェットエッチングにより除去できる。また、金層を除去することで露出したシード層401の下層のチタン層は、フッ化水素水溶液を用いたウェットエッチングにより除去できる。
この後、第2金属パターン403の側部を樹脂などで充填し、図4(c)に示すように、第1金属パターン402が覆われ、第2金属パターン403の上面が露出した状態に、第1犠牲層404が形成された状態とする。第1犠牲層404の形成について詳述すると、例えば、PBO(ポリベンザオキサゾール)により構成された感光性を有する有機樹脂を塗布し、第1金属パターン402及び第2金属パターン403を覆うように塗布膜が形成された状態とする。この塗布膜を、前処理として120℃のプリベークを4分程度行った後、公知のリソグラフィ技術によりパターニングすることで、第2金属パターン403の所望の箇所に開口が形成された状態とする。この後、パターニングされた樹脂膜に310℃程度の加熱処理を加えることで、第1犠牲層404が形成できる。なお、上記有機樹脂としては、住友ベークライト社製のCRC8300を用いればよい。
次に、シード層401と同様にして第1犠牲層404の上にシード層405が形成された状態とし、また、第1金属パターン402及び第2金属パターン403の形成と同様にし、レジスト塗布,パターン露光、メッキ,レジスト除去を2回繰り返し、図5(d)に示すように、第3金属パターン406とこれより厚い第4金属パターン407が形成された状態とする。第3金属パターンを形成するためのメッキ厚は0.3μm程度とし、第4金属パターン407を形成するためのメッキ厚は0.6μm程度とすればよい。第3金属パターン406は、図1に示す可動電極104及びばね梁105となる構造体である。
次に、上述と同様の方法により、第3金属パターン406,第4金属パターン407をマスクとして不要なシード層405を除去する。ついで、第3金属パターン406と第4金属パターン407を覆うようにPBOにより構成された感光性を有する有機樹脂を塗布して塗布膜が形成された状態とする。ついで、フォトリソグラフィにより塗布膜をパターニングし、第4金属パターン407の所望の箇所に開口を備えた状態とし、図5(e)に示すように、第2犠牲層408が形成された状態とする。第3金属パターン406及び第4金属パターン407は、第1犠牲層404の開口部を介し、いずれかの第2金属パターン403と接続されている。また、第3金属パターン406は第2犠牲層408に覆われている。
次に、シード層401やシード層405と同様の方法により、第2犠牲層408の上にシード層409が形成された状態とした後、図5(f)に示すように、メッキ法により天井の一部となる金属層410が形成された状態とし、また、金属層410をマスクとして不要なシード層409が除去された状態とする。金属層410には、1つ以上の開口部411を、例えば複数の開口が正方配列された状態に設けておくことが望ましい。天井となる金属層410のメッキ厚は1μm程度とすればよい。
次に、例えばオゾンアッシャー装置を用いてオゾン(エッチング手段)を金属層410の開口部411から第1犠牲層404及び第2犠牲層408に作用させ、第1犠牲層404及び第2犠牲層408を除去し、図5(g)に示すように、金属層410の下部に空間が形成された状態とする。なお、オゾンに限らず、酸素プラズマなど、各犠牲層を構成している有機樹脂膜がエッチングされる他のエッチング手段を用いて犠牲層を除去するようにしてもよい。
続いて、非特許文献6に記載されているSTP法(Spin-coating Film Transfer and hot Pressing)により、金属層410の上面に有機材料からなる膜厚5μm程度の封止膜412が貼り付けられた状態とする。金属層410と封止膜412とにより、図1に示す天井壁111が構成される。なお、天井壁となる封止膜412は、他の手法により形成してもよい。例えば、樹脂を塗布することで形成してもよく、化学的気相成長法により絶縁膜を堆積することで形成してもよい。また、封止膜412は金属などの導電性膜から構成してもよい。
以上の工程により、図1に示した可変容量素子、すなわち、金属製の側壁枠と金属製の天井壁とから構成される容器構造が形成され、容器構造の中に、半導体基板上に固定された固定電極と、ばね梁により半導体基板上に支持された平板状の可動電極が形成され、固定電極及び可動電極とで平行平板容量を構成していることを特徴とする可変容量素子が製造できる。また、以上の工程により、ウェハ状態のままの一貫した製造プロセスにより、固定電極と可動電極からなる平行平板容量が、容器構造の中に密閉されて封止された状態が得られる。
次に、図2に示した可変容量素子の製造方法例について説明する。まず、例えばシリコンからなる半導体基板101の上に、例えば酸化シリコンもしくは窒化シリコンからなる絶縁層102が形成された状態とする。半導体基板101の上には、複数のトランジスタ、抵抗、容量、配線などから構成された集積回路が作成されていてもよい。この場合、絶縁層102は層間絶縁層となり、上記集積回路の配線と可変容量素子とを電気的に接続するために、所定の箇所にコンタクトホールを形成してもよい。
ついで、絶縁層102の上に、シード層601が形成された状態とする。シード層601は、以降に説明する各金属パターンをメッキ法により形成するために必要となる層であり、スパッタ法や蒸着法などにより形成すればよい。また、シード層601は、絶縁層102との密着性を確保するために、絶縁層102の側にチタンの層を備え、この上に金層を備える積層構造とすればよい。このように積層構造とする場合、チタン層の膜厚は0.1μm程度、金層の膜厚は0.1μm程度とすればよい。
次に、シード層601の上にレジスト材料を塗布して塗布膜が形成された状態とし、所望のパターンを備えるマスクを用いて露光して現像することにより塗布膜をパターニングし、所望箇所に開口部を備えたレジストパターンが形成された状態とする。ついで、形成されたレジストパターンの開口部に露出するシード層601の上に、メッキ法により金のパターンを形成し、この後、レジストパターンを除去することで、図6(a)に示すように、第1金属パターン602が形成された状態とする。例えば、膜厚1μm程度のレジストパターンを形成し、メッキ厚を0.3μm程度することで、第1金属パターン602が形成された状態とすればよい。
次に、第1金属パターン602をマスクとしてシード層601をエッチングにより除去することにより、第1金属パターン602が絶縁層102の上で分離した状態とする。例えば、シード層601の上層の金層は、ヨウ素、ヨウ化アンモニウム、水、エタノールからなるエッチング液を用いたウェットエッチングにより除去できる。また、金層を除去することで露出したシード層601の下層のチタン層は、フッ化水素水溶液を用いたウェットエッチングにより除去できる。
この後、第1金属パターン602を含む絶縁層102の上に、例えばスパッタ法により酸化シリコンを堆積して酸化シリコン膜が形成された状態とし、ついで、公知の等速エッチバック法により酸化シリコン膜を平坦化し、図6(b)に示すように、膜厚1μm程度の絶縁層112が形成された状態とする。ついで、公知のフォトリソグラフィ技術により形成したマスクパターンを用いて絶縁層112を選択的にエッチング加工することで、図6(c)に示すように、第1金属パターン602の一部上面が露出するように、コンタクトホール603が形成された状態とする。
次に、シード層601と同様にして絶縁層112の上にシード層604が形成された状態とし、また、第1金属パターン602の形成と同様にし、レジスト塗布,パターン露光、メッキ,レジスト除去の工程により、図6(d)に示すように、第2金属パターン605が形成された状態とする。第2金属パターン605を形成するためのメッキ厚は0.3μm程度とすればよい。ついで、第2金属パターン605をマスクとしてシード層604をエッチングにより除去することにより、第2金属パターン605が絶縁層112の上で分離した状態とする。
次に、図6(e)に示すように、第2金属パターン605の側方が充填された状態に、第1犠牲膜606が形成された状態とする。第1犠牲層606の形成について詳述すると、例えば、PBO(ポリベンザオキサゾール)により構成された感光性を有する有機樹脂を塗布し、第2金属パターン605を覆うように塗布膜が形成された状態とする。この塗布膜を、前処理として120℃のプリベークを4分程度行った後、公知のリソグラフィ技術によりパターニングすることで、第2金属パターン605の所望の箇所に開口が形成された状態とする。この後、パターニングされた樹脂膜に310℃程度の加熱処理を加えることで、第1犠牲層606が形成できる。なお、上記有機樹脂としては、住友ベークライト社製のCRC8300を用いればよい。
次に、シード層601と同様にして第1犠牲層606の上にシード層607が形成された状態とし、また、第2金属パターン605の形成と同様にし、レジスト塗布,パターン露光、メッキ,レジスト除去を2回繰り返し、図6(f)に示すように、第3金属パターン608とこれより厚い第4金属パターン609が形成された状態とする。第3金属パターンを形成するためのメッキ厚は0.3μm程度とし、第4金属パターン609を形成するためのメッキ厚は0.6μm程度とすればよい。第3金属パターン608は、図2に示す可動電極104及びばね梁105となる構造体である。
次に、上述と同様の方法により、第3金属パターン608,第4金属パターン609をマスクとして不要なシード層607を除去する。ついで、第3金属パターン608と第4金属パターン609を覆うようにPBOにより構成された感光性を有する有機樹脂を塗布して塗布膜が形成された状態とする。ついで、フォトリソグラフィにより塗布膜をパターニングし、第4金属パターン609の所望の箇所に開口を備えた状態とし、図7(g)に示すように、第2犠牲層610が形成された状態とする。第3金属パターン608と第4金属パターン609は、第1犠牲層606の開口部を介していずれかの第2金属パターン605と接続されている。また、第3金属パターン608は第2犠牲層610に覆われている。
次に、シード層601などと同様の方法により、第2犠牲層610の上にシード層611が形成された状態とした後、図7(h)に示すように、メッキ法により天井の一部となる金属層612が形成された状態とし、また、金属層612をマスクとして不要なシード層611が除去された状態とする。金属層612には、1つ以上の開口部613を、例えば複数の開口が正方配列された状態に設けておくことが望ましい。天井となる金属層612のメッキ厚は1μm程度とすればよい。
次に、例えばオゾンアッシャー装置を用いてオゾンを金属層612の開口部613から第1犠牲層606及び第2犠牲層610に作用させ、第1犠牲層606及び第2犠牲層610を除去し、図7(i)に示すように、金属層612の下部に空間が形成された状態とする。続いて、非特許文献6に記載されているSTP法により、金属層612の上面に有機材料からなる膜厚5μm程度の封止膜614が貼り付けられた状態とする。金属層612と封止膜614とにより、図2に示す天井壁111が構成される。なお、天井壁となる封止膜614は、他の手法により形成してもよい。例えば、樹脂を塗布することで形成してもよく、化学的気相成長法により絶縁膜を堆積することで形成してもよい。また、封止膜614は金属などの導電性膜から構成してもよい。
以上に説明した工程により、図2に示した可変容量素子、すなわち、金属製の側壁枠と金属製の天井壁とから構成される容器構造が形成され、容器構造の中に、半導体基板上に固定された固定電極と、ばね梁により半導体基板上に支持された平板状の可動電極が形成され、固定電極の表面が絶縁膜により覆われていることを特徴とする可変容量素子が製造できる。また、以上の工程により、ウェハ状態のままの一貫した製造プロセスにより、固定電極と可動電極からなる平行平板容量が、容器構造の中に密閉されて封止された状態が得られる。
次に、図3に示した可変容量素子の製造方法例について説明する。可変容量素子の製造方法例について、図8,図9,図10を用いて説明する。まず、図4(a)の説明と同様に、例えばシリコンからなる半導体基板101の上に、例えば酸化シリコンもしくは窒化シリコンからなる絶縁層102が形成された状態とする。半導体基板101の上には、複数のトランジスタ、抵抗、容量、配線などから構成された集積回路が作成されていてもよい。この場合、絶縁層102は層間絶縁層となり、上記集積回路の配線と可変容量素子とを電気的に接続するために、所定の箇所にコンタクトホールを形成してもよい。
ついで、絶縁層102の上に、シード層801が形成された状態とする。シード層801は、以降に説明する各金属パターンをメッキ法により形成するために必要となる層であり、スパッタ法や蒸着法などにより形成すればよい。また、シード層801は、絶縁層102との密着性を確保するために、絶縁層102の側にチタンの層を備え、この上に金層を備える積層構造とすればよい。このように積層構造とする場合、チタン層の膜厚は0.1μm程度、金層の膜厚は0.1μm程度とすればよい。
次に、シード層801の上にレジスト材料を塗布して塗布膜が形成された状態とし、所望のパターンを備えるマスクを用いて露光して現像することにより塗布膜をパターニングし、所望箇所に開口部を備えたレジストパターンが形成された状態とする。ついで、形成されたレジストパターンの開口部に露出するシード層801の上に、メッキ法により金のパターンを形成し、この後、レジストパターンを除去することで、第1金属パターン802が形成された状態とする。ついで、上述したレジストパターンの形成,メッキ,レジストパターン除去の工程を繰り返すことにより、第2金属パターン803が形成された状態とする。
なお、第1金属パターン802を形成するためのメッキの膜厚より、第2金属パターン803を形成するためのメッキの膜厚を厚くする。例えば、膜厚1μm程度のレジストパターンを形成し、メッキ厚を0.3μm程度することで、第1金属パターン802が形成された状態とすればよい。また、膜厚1μm程度のレジストパターンを形成し、メッキ厚を0.6μm程度することで、第2金属パターン803が形成された状態とすればよい。
次に、第1金属パターン802及び第2金属パターン803をマスクとしてシード層801をエッチングにより除去することにより、第1金属パターン802及び第2金属パターン803が絶縁層102の上で分離した状態とする。例えば、シード層801の上層の金層は、ヨウ素、ヨウ化アンモニウム、水、エタノールからなるエッチング液を用いたウェットエッチングにより除去できる。また、金層を除去することで露出したシード層801の下層のチタン層は、フッ化水素水溶液を用いたウェットエッチングにより除去できる。
この後、第2金属パターン803の側部を樹脂などで充填し、図8(a)に示すように、第1金属パターン802が覆われ、第2金属パターン803の上面が露出した状態に、第1犠牲層804が形成された状態とする。第1犠牲層804の形成について詳述すると、例えば、PBO(ポリベンザオキサゾール)により構成された感光性を有する有機樹脂を塗布し、第1金属パターン802及び第2金属パターン803を覆うように塗布膜が形成された状態とする。この塗布膜を、前処理として120℃のプリベークを4分程度行った後、公知のリソグラフィ技術によりパターニングすることで、第2金属パターン803の所望の箇所に開口が形成された状態とする。この後、パターニングされた樹脂膜に310℃程度の加熱処理を加えることで、第1犠牲層804が形成できる。なお、上記有機樹脂としては、住友ベークライト社製のCRC8300を用いればよい。
次に、露出している第2金属パターン803の上面を含む第1犠牲層804の上に、例えばスパッタ法によりクロムを堆積することで、膜厚0.1μm程度のクロム層805が形成された状態とした後、図8(b)に示すように、膜厚0.3μm程度の第1無機絶縁膜806が形成された状態とする。例えば、クロム層805の上にスパッタ法により酸化シリコンを堆積して酸化シリコン膜が形成された状態とし、形成された酸化シリコン膜を、公知のフォトリソグラフィ技術とエッチング技術とによりパターニングすることで、第1無機絶縁膜806が形成できる。第1無機絶縁膜806が形成された後、これをマスクとしたフェリシアン化カリウム,水酸化ナトリウム,水からなるエッチング液によるウェットエッチングで、露出している不要なクロム層805が除去された状態とする。
ついで、シード層801と同様にしてシード層807が形成された状態とした後、第1金属パターン802と同様にして第3金属パターン808が形成された状態とし、また、第3金属パターン808をマスクとしてシード層807の露出している不要な部分を除去する。第3金属パターン808は、膜厚0.3μm程度に形成すればよい。この後、第1犠牲層804と同様にすることで、図9(c)に示すように、第2犠牲層809が形成された状態とする。
次に、シード層801と同様にし、第3金属パターン808の上面,第1無機絶縁膜806の上面を含む第2犠牲層809の上に、シード層810が形成された状態とした後、図9(d)に示すように、第4金属パターン811とこれより厚い第5金属パターン812とが形成された状態とする。これらは、第1金属パターン802及び第2金属パターン803と同様に形成すればよい。なお、第4金属パターン811は、膜厚0.3μm程度に形成され、第5金属パターン812は、膜厚1.0μm程度に形成されていればよい。第4金属パターン811は、図3に示す可動電極104及びばね梁105となる構造体である。
次に、図9(e)に示すように、スパッタ法などによりチタン層813が形成された状態とした後、チタン層813の上に第2無機絶縁膜814が形成された状態とする。第2無機絶縁膜814は、例えばスパッタ法により堆積した酸化シリコン膜を所望の形状にパターニングすることで形成できる。なお、第2無機絶縁膜814と第4金属パターン811との間にチタン層813を挿入することで、これらの密着性が向上した状態が得られる。密着性が向上された状態とすることで、プロセス途中での酸化シリコン膜の変形や剥がれなどを防止することができる。なお、チタン層813の膜厚は0.1μm程度、第2無機絶縁膜814の膜厚は0.3μm程度とすればよい。次に、露出している不要なチタン層813を除去する。チタンは、フッ化水素水溶液を用いたウェットエッチングにより除去できる。
次に、前述した犠牲層の形成と同様にすることで、図9(f)に示すように、第2無機絶縁膜814,第4金属パターン811が覆われ、第5金属パターン812の上面が露出して平坦な状態に、第3犠牲層815が形成された状態とする。ついで、図9(g)に示すように、シード層810と同様にしてシード層816が形成された状態とした後、メッキ法により天井の一部となる金属層817が形成された状態とし、シード層810の不要な部分が除去された状態とする。金属層817には、正方配列された複数の開口部818が備えられている状態が望ましい。なお、天井壁となる金属層817のメッキ厚は1μm程度とすればよい。
次に、例えばオゾンアッシャー装置を用い、オゾンを金属層817の開口部818から第1犠牲層804,第2犠牲層809,第3犠牲層815に作用させ、第1犠牲層804,第2犠牲層809,第3犠牲層815が除去された状態とし、図10(h)に示すように、金属層817の下部に空間が形成された状態とする。この処理により、第1無機絶縁膜806に接して形成されていたクロム層805もエッチングされ、第1無機絶縁膜806の表面が露出した状態となる。なお、第1無機絶縁膜806の表面は、固定電極となる第1金属パターン802に対向している面である。
この後、STP法により金属層817の上面に有機材料からなる膜厚5μm程度の封止膜819が貼り付けられた状態とする。金属層817と封止膜819とにより、図3に示す天井壁111が構成される。なお、天井壁となる封止膜819は、他の手法により形成してもよい。例えば、樹脂を塗布することで形成してもよく、化学的気相成長法により絶縁膜を堆積することで形成してもよい。また、封止膜819は金属などの導電性膜から構成してもよい。
以上に説明した工程により、図3に示した可変容量素子、すなわち、金属製の側壁枠と金属製の天井壁とから構成される容器構造が形成され、容器構造の中に、半導体基板上に固定された固定電極と、ばね梁により半導体基板上に支持された平板状の可動電極が形成され、可動電極の両面に絶縁膜が形成されていることを特徴とする可変容量素子が製造できる。
本発明の実施の形態における可変容量素子の構成例を示す平面図(a)及び断面図(b)である。 本発明の実施の形態における他の可変容量素子の構成例を示す断面図である。 本発明の実施の形態における他の可変容量素子の構成例を示す断面図である。 図1に示した可変容量素子の製造方法例について説明する工程図である。 図1に示した可変容量素子の製造方法例について説明する工程図である。 図2に示した可変容量素子の製造方法例について説明する工程図である。 図2に示した可変容量素子の製造方法例について説明する工程図である。 図3に示した可変容量素子の製造方法例について説明する工程図である。 図3に示した可変容量素子の製造方法例について説明する工程図である。 図3に示した可変容量素子の製造方法例について説明する工程図である。 特許文献1に示されているMEMS可変容量素子の構成例を示す模式的な断面図である。 非特許文献2に示されているMEMS可変容量素子の構成例を示す模式的な断面図である。
符号の説明
101…半導体基板、102…絶縁層、103…固定電極、104…可動電極、105…ばね梁、106…アンカー、107,108…パッド端子、109…開口、110…側壁枠、111…天井壁。

Claims (6)

  1. 半導体基板の上に形成されて、前記半導体基板の上の所望の領域の外周を取り囲むように形成された側壁枠、及び前記側壁枠に支持されて前記半導体基板の面と対向する板状の天井壁から構成された容器構造と、
    前記半導体基板の上の前記領域の内部に形成されて前記容器構造の内部に封止された容量素子とを少なくとも備え、
    前記容量素子は、
    前記半導体基板の上に固定された固定電極と、
    前記固定電極の上に所定距離離間して対向配置された板状の金属材料からなる可動電極と、
    この可動電極に一端が接続された金属材料からなる複数のばね梁と、
    このばね梁の他端に接続され、前記可動電極を前記半導体基板の上に支持する複数のアンカーと、
    前記可動電極の前記固定電極との対向面に形成された第1絶縁膜と、
    前記可動電極の前記対向面とは反対側の面に形成された第2絶縁膜と
    を少なくとも備え、
    前記固定電極及び前記可動電極で平行平板容量が形成されている
    ことを特徴とする可変容量素子。
  2. 請求項1記載の可変容量素子において、
    前記側壁枠及び前記天井壁は、金属材料から構成されたものである
    ことを特徴とする可変容量素子。
  3. 請求項1または2記載の可変容量素子において、
    前記半導体基板に形成された半導体集積回路と、前記半導体基板の上に形成された絶縁層とを備え、
    前記可変容量素子は、前記絶縁層により前記半導体集積回路と分離され、
    前記可変容量素子は、前記絶縁層に形成された開口部を介して前記半導体集積回路に接続されている
    ことを特徴とする可変容量素子。
  4. 半導体基板の上に所望領域の外周を取り囲むように側壁枠が形成された状態とする工程と、
    前記側壁枠の内側の前記半導体基板の上に容量素子が形成され、また、前記側壁枠の内側の領域の空間を埋めるように犠牲層が形成された状態とする工程と、
    前記側壁枠及び前記犠牲層の上に、複数の開口を備えて前記半導体基板の面と対向する天井壁が形成された状態とする工程と、
    前記天井壁の前記開口を介したエッチングにより前記犠牲層を除去する工程と
    を少なくとも備え、
    前記容量素子は、
    前記半導体基板上に固定された固定電極と、
    前記固定電極と所定距離離間して対向配置された平板状の可動電極と、
    前記可動電極を前記半導体基板上に支持する支持構造体と
    から構成され、
    前記固定電極及び前記可動電極で平行平板容量が形成されている可変容量素子の製造方法において、
    前記半導体基板の上に第1シード層が形成された状態とする第1工程と、
    前記第1シード層の上に、メッキ法により第1金属パターンとこれより厚い第2金属パターンが形成された状態とし、この後、露出している前記第1シード層が選択的に除去された状態とする第2工程と、
    有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で前記第2金属パターンの上部が露出した状態とすることで、前記第1金属パターンを覆い前記第2金属パターンの上部が露出した第1犠牲層が形成された状態とする第3工程と、
    前記第1犠牲層の上に第2シード層が形成された状態とする第4工程と、
    前記第2シード層の上に、メッキ法により第3金属パターンとこれより厚い第4金属パターンとが形成された状態とし、この後、露出している前記第2シード層が選択的に除去された状態とする第5工程と、
    有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で前記第4金属パターンの上部が露出した状態とすることで、前記第3金属パターンを覆い前記第4金属パターンの上部が露出した第2犠牲層が形成された状態とする第6工程と、
    前記第2犠牲層の上に第3シード層が形成された状態とする第7工程と、
    前記第3シード層の上に、メッキ法により複数の開口を備える第5金属パターンが形成された状態とし、この後、露出している前記第3シード層が選択的に除去された状態とする第8工程と、
    前記第5金属パターンの開口部を介して前記有機樹脂膜を除去するエッチング手段を作用させることで、前記第1犠牲層及び第2犠牲層が除去された状態とする第9工程と、
    前記第5金属パターンの上に有機樹脂膜を貼り合わせて前記第5金属パターンの開口部が塞がれた状態とする第10工程と
    を少なくとも備える
    ことを特徴とする可変容量素子の製造方法。
  5. 半導体基板の上に所望領域の外周を取り囲むように側壁枠が形成された状態とする工程と、
    前記側壁枠の内側の前記半導体基板の上に容量素子が形成され、また、前記側壁枠の内側の領域の空間を埋めるように犠牲層が形成された状態とする工程と、
    前記側壁枠及び前記犠牲層の上に、複数の開口を備えて前記半導体基板の面と対向する天井壁が形成された状態とする工程と、
    前記天井壁の前記開口を介したエッチングにより前記犠牲層を除去する工程と
    を少なくとも備え、
    前記容量素子は、
    前記半導体基板上に固定された固定電極と、
    前記固定電極と所定距離離間して対向配置された平板状の可動電極と、
    前記可動電極を前記半導体基板上に支持する支持構造体と
    から構成され、
    前記固定電極及び前記可動電極で平行平板容量が形成されている可変容量素子の製造方法において、
    前記半導体基板の上に第1シード層が形成された状態とする第1工程と、
    前記第1シード層の上に、メッキ法により第1金属パターンとこれより厚い第2金属パターンが形成された状態とし、この後、露出している前記第1シード層が選択的に除去された状態とする第2工程と、
    前記第1金属パターンを覆うように前記半導体基板の上に絶縁層が形成された状態とする第3工程と、
    前記絶縁層の上に第2シード層が形成された状態とする第4工程と、
    前記第2シード層の上に、メッキ法により第2金属パターンが形成された状態とし、この後、露出している前記第2シード層が選択的に除去された状態とする第5工程と、
    有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で前記第2金属パターンの上部が露出した状態とすることで、前記第2金属パターンの上部が露出した第1犠牲層が形成された状態とする第6工程と、
    前記第1犠牲層の上に第3シード層が形成された状態とする第7工程と、
    前記第3シード層の上に、メッキ法により第3金属パターンとこれより厚い第4金属パターンとが形成された状態とし、この後、露出している前記第3シード層が選択的に除去された状態とする第8工程と、
    有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で前記第4金属パターンの上部が露出した状態とすることで、前記第3金属パターンを覆い前記第4金属パターンの上部が露出した第2犠牲層が形成された状態とする第9工程と、
    前記第2犠牲層の上に第4シード層が形成された状態とする第10工程と、
    前記第4シード層の上に、メッキ法により複数の開口を備える第5金属パターンが形成された状態とし、この後、露出している前記第4シード層が選択的に除去された状態とする第11工程と、
    前記第5金属パターンの開口部を介して前記有機樹脂膜を除去するエッチング手段を作用させることで、前記第1犠牲層及び第2犠牲層が除去された状態とする第12工程と、
    前記第5金属パターンの上に有機樹脂膜を貼り合わせて前記第5金属パターンの開口部が塞がれた状態とする第13工程と
    を少なくとも備える
    ことを特徴とする可変容量素子の製造方法。
  6. 半導体基板の上に所望領域の外周を取り囲むように側壁枠が形成された状態とする工程と、
    前記側壁枠の内側の前記半導体基板の上に容量素子が形成され、また、前記側壁枠の内側の領域の空間を埋めるように犠牲層が形成された状態とする工程と、
    前記側壁枠及び前記犠牲層の上に、複数の開口を備えて前記半導体基板の面と対向する天井壁が形成された状態とする工程と、
    前記天井壁の前記開口を介したエッチングにより前記犠牲層を除去する工程と
    を少なくとも備え、
    前記容量素子は、
    前記半導体基板上に固定された固定電極と、
    前記固定電極と所定距離離間して対向配置された平板状の可動電極と、
    前記可動電極を前記半導体基板上に支持する支持構造体と
    から構成され、
    前記固定電極及び前記可動電極で平行平板容量が形成されている可変容量素子の製造方法において、
    前記半導体基板の上に第1シード層が形成された状態とする第1工程と、
    前記第1シード層の上に、メッキ法により第1金属パターンとこれより厚い第2金属パターンが形成された状態とし、この後、露出している前記第1シード層が選択的に除去された状態とする第2工程と、
    有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で前記第2金属パターンの上部が露出した状態とすることで、前記第1金属パターンを覆い前記第2金属パターンの上部が露出した第1犠牲層が形成された状態とする第3工程と、
    前記第1犠牲層の上の前記第1金属パターンの上部に当たる所定領域に第1無機絶縁膜が形成された状態とする第4工程と、
    前記第1犠牲層の上に第2シード層が形成された状態とする第5工程と、
    前記第2シード層の上に、メッキ法により第3金属パターンが形成された状態とし、この後、露出している前記第2シード層が選択的に除去された状態とする第6工程と、
    有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で前記第3金属パターンの上部が露出した状態とすることで、前記第1無機絶縁膜を覆い前記第3金属パターンの上部が露出した第2犠牲層が形成された状態とする第7工程と、
    前記第2犠牲層の上に第3シード層が形成された状態とする第8工程と、
    前記第3シード層の上に、メッキ法により第4金属パターンとこれより厚い第5金属パターンとが形成された状態とし、この後、露出している前記第3シード層が選択的に除去された状態とする第9工程と、
    前記第4金属パターンの上に第2無機絶縁膜が形成された状態とする第10工程と、
    有機樹脂膜が形成された状態とし、かつこの有機樹脂膜の表面で前記第5金属パターンの上部が露出した状態とすることで、前記第4金属パターン及び前記第2無機絶縁膜を覆い前記第5金属パターンの上部が露出した第3犠牲層が形成された状態とする第11工程と、
    前記第3犠牲層の上に第4シード層が形成された状態とする第12工程と、
    前記第4シード層の上に、メッキ法により複数の開口を備える第6金属パターンが形成された状態とし、この後、露出している前記第4シード層が選択的に除去された状態とする第13工程と、
    前記第6金属パターンの開口部を介して前記有機樹脂膜を除去するエッチング手段を作用させることで、前記第1犠牲層,第2犠牲層,及び第3犠牲層が除去された状態とする第14工程と、
    前記第6金属パターンの上に有機樹脂膜を貼り合わせて前記第6金属パターンの開口部が塞がれた状態とする第15工程と
    を少なくとも備える
    ことを特徴とする可変容量素子の製造方法。
JP2004338807A 2004-11-24 2004-11-24 可変容量素子及びその製造方法 Active JP4410085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004338807A JP4410085B2 (ja) 2004-11-24 2004-11-24 可変容量素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004338807A JP4410085B2 (ja) 2004-11-24 2004-11-24 可変容量素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006147995A JP2006147995A (ja) 2006-06-08
JP4410085B2 true JP4410085B2 (ja) 2010-02-03

Family

ID=36627302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004338807A Active JP4410085B2 (ja) 2004-11-24 2004-11-24 可変容量素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4410085B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120205A (ja) * 2015-12-28 2017-07-06 エヌ・ティ・ティ・アドバンステクノロジ株式会社 微細素子およびその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905946B1 (fr) * 2006-09-15 2009-01-16 Commissariat Energie Atomique Mise en forme d'une couche sacrificielle pour realiser un element suspendu
JP2008114354A (ja) 2006-11-08 2008-05-22 Seiko Epson Corp 電子装置及びその製造方法
JP2008155342A (ja) * 2006-12-26 2008-07-10 Nippon Telegr & Teleph Corp <Ntt> 微細構造体の製造方法
US7994594B2 (en) 2007-03-15 2011-08-09 Seiko Epson Corporation Electronic device, resonator, oscillator and method for manufacturing electronic device
JP4985011B2 (ja) * 2007-03-22 2012-07-25 トヨタ自動車株式会社 半導体装置
JP5412031B2 (ja) * 2007-07-24 2014-02-12 ローム株式会社 Memsセンサ
JP5105985B2 (ja) * 2007-07-26 2012-12-26 株式会社東芝 電気部品
JP5474805B2 (ja) * 2007-10-15 2014-04-16 エプコス アクチエンゲゼルシャフト 基板上にmems素子を製造する方法
TW200938479A (en) * 2007-10-22 2009-09-16 Toshiba Kk Micromachine device and method of manufacturing the same
JP5139032B2 (ja) * 2007-10-29 2013-02-06 日本電信電話株式会社 微細構造体及びその製造方法
JP5193639B2 (ja) * 2008-03-19 2013-05-08 株式会社東芝 マイクロマシン装置及びマイクロマシン装置の製造方法
JP2009272354A (ja) * 2008-04-30 2009-11-19 Omron Corp 可変容量コンデンサ封止用誘電材料、可変容量コンデンサおよび素子集合体
JP5203794B2 (ja) * 2008-05-08 2013-06-05 日本電信電話株式会社 微細構造
JP5115402B2 (ja) * 2008-08-29 2013-01-09 富士通株式会社 可変キャパシタおよび可変キャパシタ製造方法
JP5223793B2 (ja) * 2009-06-26 2013-06-26 富士通株式会社 可変キャパシタ
JP5479227B2 (ja) * 2010-05-28 2014-04-23 株式会社東芝 半導体装置
WO2011152192A1 (ja) * 2010-05-31 2011-12-08 株式会社村田製作所 可変容量素子
WO2012066901A1 (ja) * 2010-11-15 2012-05-24 株式会社村田製作所 可変容量装置
CN103430260B (zh) 2011-03-16 2016-03-30 富士通株式会社 具有可变电容元件的电子设备及其制造方法
JP6034367B2 (ja) * 2011-04-20 2016-11-30 キャベンディッシュ・キネティックス・インコーポレイテッドCavendish Kinetics, Inc. 後続の熱拡散放出のために中間誘電体層に形成される空洞へのガス状化学物質の注入
WO2013057759A1 (ja) 2011-10-19 2013-04-25 富士通株式会社 可動電極を有する電気機器
WO2013145260A1 (ja) * 2012-03-30 2013-10-03 富士通株式会社 電子装置及びその製造方法
US9821340B2 (en) 2014-07-28 2017-11-21 Kolo Medical Ltd. High displacement ultrasonic transducer
CN105140305B (zh) * 2015-09-08 2016-09-28 福建省福芯电子科技有限公司 高压平板电容及退磁采样电路
US10920756B2 (en) 2016-09-27 2021-02-16 Analog Devices, Inc. Coupled accordion springs in microelectromechanical systems (MEMS) devices
JP7069003B2 (ja) * 2018-12-27 2022-05-17 シチズン時計株式会社 電気機械変換器および電子時計
JP7464374B2 (ja) * 2019-10-23 2024-04-09 浜松ホトニクス株式会社 ミラーデバイスの製造方法
JP7467069B2 (ja) * 2019-10-23 2024-04-15 浜松ホトニクス株式会社 ミラーデバイスの製造方法
CN111825053B (zh) * 2020-07-03 2023-11-10 瑞声科技(南京)有限公司 电容系统及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120205A (ja) * 2015-12-28 2017-07-06 エヌ・ティ・ティ・アドバンステクノロジ株式会社 微細素子およびその製造方法

Also Published As

Publication number Publication date
JP2006147995A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4410085B2 (ja) 可変容量素子及びその製造方法
US10508022B2 (en) MEMS device and process for RF and low resistance applications
TWI224878B (en) Piezoelectric actuator for tunable electronic components
EP1476394B1 (en) Thin film encapsulation of mems devices
JP5701772B2 (ja) ビア構造及びその製造方法
TWI254343B (en) Electronic component, electronic component module and method of manufacturing the electronic component
JP4797199B2 (ja) 可変インダクタを備える物品
KR101092536B1 (ko) 압전형 rf 멤스 소자 및 그 제조방법
EP1501756B1 (en) Method of manufacturing an electronic device in a cavity with a cover
JP4539155B2 (ja) センサシステムの製造方法
WO2010005061A1 (ja) 機能デバイス及びその製造方法
JP4820816B2 (ja) 微小電気機械素子およびこれを用いた電気機械スイッチ
JP2007005909A (ja) 電気機械信号選択素子、その製造方法およびそれを用いた電気機器
JP4494130B2 (ja) 静電駆動スイッチの製造方法
JP4426413B2 (ja) 半導体装置の製造方法
JP4504086B2 (ja) 半導体装置の製造方法
US9343242B2 (en) Method of making contact posts for a microelectromechanical device
JP2009277617A (ja) 微細電子機械スイッチおよびその製造方法
JP5139032B2 (ja) 微細構造体及びその製造方法
KR101405561B1 (ko) 멤스 센서 패키징 방법
JP2009262301A (ja) 微細構造体
US6600644B1 (en) Microelectronic tunable capacitor and method for fabrication
CN116216629A (zh) 一种器件芯片中凹槽及间隙的加工方法
US8367940B2 (en) Encapsulation device and method, microcapsule incorporating this device
JP2006133236A (ja) センサシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091112

R151 Written notification of patent or utility model registration

Ref document number: 4410085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350