WO2010005061A1 - 機能デバイス及びその製造方法 - Google Patents

機能デバイス及びその製造方法 Download PDF

Info

Publication number
WO2010005061A1
WO2010005061A1 PCT/JP2009/062557 JP2009062557W WO2010005061A1 WO 2010005061 A1 WO2010005061 A1 WO 2010005061A1 JP 2009062557 W JP2009062557 W JP 2009062557W WO 2010005061 A1 WO2010005061 A1 WO 2010005061A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
integrated circuit
stage
metal
functional device
Prior art date
Application number
PCT/JP2009/062557
Other languages
English (en)
French (fr)
Inventor
秀治 田中
正喜 江刺
Original Assignee
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東北大学 filed Critical 国立大学法人東北大学
Publication of WO2010005061A1 publication Critical patent/WO2010005061A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Definitions

  • the present invention relates to a functional device in which micromachines are stacked on an integrated circuit substrate and a method for manufacturing the same.
  • a micromachine (hereinafter referred to as MEMS (Micro Electro Mechanical System)) is incorporated into a so-called LSI substrate in which a large scale integrated circuit (hereinafter referred to as LSI) is incorporated in a Si substrate.
  • MEMS Micro Electro Mechanical System
  • LSI substrate in which a large scale integrated circuit (hereinafter referred to as LSI) is incorporated in a Si substrate.
  • a method is known in which LSI and MEMS are simultaneously fabricated on a Si substrate by surface micromachining. In this method, annealing of a high-temperature process, for example, at 1000 ° C. or higher for 30 minutes is required to relieve the stress of polycrystalline silicon (Si) constituting the MEMS. Therefore, it is difficult to integrate fine LSIs having a small design rule, for example, about 1 ⁇ m or less.
  • the process temperature can be lowered to about 400 ° C., but it is difficult to control the composition of the polycrystalline SiGe.
  • a MEMS is produced by a sputtered metal film or a plating film, so that mechanical characteristics such as vibration are not good.
  • packages need to be paid separately.
  • the LSI and the MEMS are manufactured on the Si substrate at the same time, it is often impossible to entrust the manufacture of the LSI substrate to a general LSI foundry. Furthermore, since the MEMS cannot be formed directly on the LSI, the area efficiency of the Si substrate is lowered.
  • an LSI is formed on a part of an SOI (Silicon On Insulator) substrate, and reactive ion etching (hereinafter abbreviated as RIE) is performed in a region where an integrated circuit is not formed.
  • RIE reactive ion etching
  • a method for producing MEMS by a low temperature process such as thin film deposition is also known.
  • single-crystal Si having excellent mechanical characteristics can be used as the MEMS material, but similarly, the MEMS cannot be formed immediately above the LSI, so that the area efficiency of the Si substrate is lowered. Therefore, it is difficult to apply to an expensive advanced LSI from the viewpoint of cost.
  • processing of MEMS is limited to those that do not damage the LSI. In this case, the package needs to be treated separately.
  • a method of embedding MEMS in a Si wafer and manufacturing an LSI on the MEMS is also known.
  • the Si grown for embedding the MEMS becomes polycrystalline suitable for LSI on the MEMS, the MEMS cannot be formed on the LSI as well. Therefore, the area efficiency of the Si substrate is lowered, and it is difficult to apply to an expensive advanced LSI from the viewpoint of cost.
  • MEMS embedded in a Si wafer has many restrictions on materials and manufacturing processes.
  • MEMS that requires a high-temperature process such as lead zirconate titanate (PZT) that is a piezoelectric material cannot be used, and the integration of two or more types of MEMS cannot be supported. Therefore, such MEMS are generally integrated and packaged at the chip level, and therefore there is a limit to miniaturization of the device. Due to parasitic capacitance, parasitic resistance, parasitic inductance, etc., high performance is achieved. There is a limit.
  • PZT lead zirconate titanate
  • LTCC Low Temperature-Cofired-Ceramic
  • Patent Document 1 discloses a first Si substrate including at least one MEMS and at least one germanium pattern layer, a second Si substrate including at least one aluminum layer and one electrical contact, There is disclosed a wafer structure characterized in that a germanium layer is bonded to an aluminum layer to produce strong electrical and mechanical contact.
  • MEMS is configured by attaching a MEMS to a micromachine chip by SLID (Solid Liquid Interdiffusion) bonding (hereinafter referred to as SLID bonding), and then attaching a lid to the MEMS chip by SLID bonding.
  • SLID bonding Solid Liquid Interdiffusion bonding
  • Patent Document 1 can solve the problems of the integration method using surface micromachining and the integration method using an SOI substrate.
  • LSI a plurality of devices in addition to LSI, that is, two or more types of MEMS, or MEMS and passive components.
  • MEMS and passive components it is necessary to form the MEMS and passive components on the same substrate at the same time, and it is necessary not only to consider the process consistency of these, but also a large chip area is required.
  • cost and cost There are also problems in terms of cost and cost.
  • the MEMS base device uses the feature that once the SLID junction is joined, it does not remelt at the same junction temperature, but there is no detailed explanation about the MEMS chip, and it is not supposed to be an LSI substrate. Therefore, the object, configuration and effect are different from the present invention. Even if it is applied to an LSI substrate, the same problem as in Patent Document 1 occurs.
  • the first object of the present invention is to provide a functional device capable of integrating an integrated circuit substrate and a micromachine, and an LTCC substrate serving as a cover at a wafer level.
  • a second object is to provide a method for manufacturing this functional device.
  • a functional device of the present invention seals an integrated circuit substrate on which an integrated circuit is disposed, a cover substrate that covers the integrated circuit substrate, and the integrated circuit substrate and the cover substrate.
  • the functional device includes an integrated circuit board provided with an integrated circuit, a cover board provided to face the integrated circuit board at a distance, and a space between the integrated circuit board and the cover board.
  • a sealing portion that couples the integrated circuit board and the cover substrate so as to hermetically seal each other, and a micromachine disposed in the space and electrically connected to any of the integrated circuit substrate and the cover substrate.
  • the integrated circuit substrate and the micromachine can be independently optimized and manufactured. That is, the integrated circuit board and the micromachine can be manufactured by entrusting a foundry. Therefore, the micromachine can be processed at a high temperature, for example, without considering the manufacturing process of the integrated circuit substrate. Therefore, a micromachine using a material such as PZT can be manufactured.
  • an integrated circuit substrate, a micromachine, and a cover substrate can be integrally manufactured at a wafer level, and a micromachine can be disposed immediately above the integrated circuit in the integrated circuit substrate.
  • the area efficiency is improved and a small chip size package can be formed.
  • the cover substrate is made of a material having a low thermal expansion coefficient that is substantially the same as that of the Si substrate, when the cover substrate is bonded to the integrated circuit substrate, the entire device warps due to a thermal change based on the difference in the thermal expansion coefficient.
  • the cover substrate is not peeled off from the integrated circuit substrate, and the reliability of the device is improved.
  • the distance between the electrodes with respect to the integrated circuit substrate or the cover substrate can be set with high accuracy. Suitable for switches.
  • a circumferential sealing metal pad provided on the surface of the integrated circuit substrate and a circumferential sealing metal pad provided on the cover substrate corresponding to the sealing metal pad are provided.
  • the connection is made through a sealing portion provided on one or both of the metal pads for sealing.
  • the integrated circuit board is preferably provided with a metal pad for an extraction electrode from the integrated circuit on a surface thereof
  • the cover board is a ceramic board in which a passive component is incorporated and a micromachine is joined.
  • the surface of the ceramic substrate is provided with a metal pad for bonding the passive component and the micromachine, and the metal pad of the cover substrate and the metal pad of the integrated circuit substrate are provided on one or both of the metal pads. Bonded via the metal bumps.
  • the integrated circuit substrate or the cover substrate includes a stopper portion protruding toward the opposite substrate surface side in order to set the integrated circuit substrate and the cover substrate at a predetermined interval. Due to the presence, the micromachine is bonded so as not to contact the surface of the cover substrate or the integrated circuit substrate.
  • the cover substrate may be a glass substrate, and the micromachine may be bonded to the glass substrate. According to the above configuration, when the integrated circuit substrate and the cover substrate are joined, the gap between these substrates is maintained at a predetermined value or more, so that the operation space of the micromachine is secured and the micromachine can be operated reliably. is there.
  • a first configuration according to the method for manufacturing a functional device of the present invention includes a first step of fabricating a micromachine in a Si device layer formed on a sacrificial layer of a Si substrate, A second step of forming a metal pad for sealing and bonding on the lower surface of the cover substrate made of a material having substantially the same thermal expansion coefficient as that of the Si substrate, and an upper surface of the integrated circuit substrate in which the integrated circuit is configured Forming a metal pad for bonding and sealing, forming a metal bump on the metal pad, and forming a bonding layer and a sealing portion on the metal bump formed in the third stage
  • the micromachine fabricated in the 4th stage and the 1st stage are joined by anodic bonding to the cover substrate on which the metal pad was formed in the 2nd stage, and the sacrificial layer is etched to remove the Si substrate
  • the fifth stage and the integrated circuit A sixth step of placing the cover substrate on the plate, bonding the integrated circuit substrate and the cover substrate using a sealing
  • the second configuration according to the method for manufacturing a functional device of the present invention includes a first stage for producing a micromachine in a Si device layer formed on a sacrificial layer of a Si substrate, and a material having a thermal expansion coefficient substantially the same as that of the Si substrate.
  • the fourth step of forming a bonding layer on the metal bumps to be bonded to the micromachine fabricated in the first step is performed by metal bonding to the integrated circuit board on which the bonding layer is formed in the fourth step.
  • Bonding and sacrificial layer A fifth step of removing the Si substrate by mounting, placing the cover substrate on the integrated circuit substrate, and joining the integrated circuit substrate and the cover substrate using the sealing portion on the cover substrate, And a sixth step of sealing a region between the integrated circuit substrate and the cover substrate.
  • the metal bump formed on the metal pad in the third stage is made of a material that does not become a liquid phase in the sixth stage.
  • the sacrificial layer is preferably made of Ge or resin.
  • the sixth stage is preferably performed in any atmosphere of vacuum, inert gas and dry gas.
  • a stopper portion for forming a predetermined interval between the integrated circuit board and the cover substrate is formed, and in the third stage, the integrated circuit board is formed.
  • Metal bumps are formed on the metal pads corresponding to the upper stopper portion, and in the fifth stage, this stopper portion is joined to the lower surface of the cover substrate together with the micromachine by anodic bonding.
  • the stopper portion is Abut against a corresponding metal pad on the integrated circuit board.
  • a ceramic substrate containing a passive component therein is used as the cover substrate in the second step, and the passive component in the cover substrate is connected to the integrated circuit in the integrated circuit substrate in the sixth step. Connect.
  • the glass substrate is used as the cover substrate in the second stage, and the micromachine is transferred to the glass substrate in the fifth stage.
  • a glass substrate having a through-hole penetrating vertically is used as the cover substrate in the second stage, and in the sixth stage, the integrated circuit and the extraction electrode of the micromachine in the integrated circuit board Is exposed to the upper surface of the cover substrate through the through wiring.
  • an integrated circuit board having a through-hole penetrating vertically is used as the integrated circuit board, and in the sixth stage, the integrated circuit and the micromachine in the integrated circuit board are used.
  • the extraction electrode is exposed on the lower surface of the integrated circuit substrate through the through wiring.
  • the functional device can be manufactured by optimizing the integrated circuit substrate, the micromachine, and the cover substrate independently.
  • a functional device that can be integrated by stacking an integrated circuit board and a micromachine at a wafer level, and a cover board that can also incorporate a passive circuit.
  • FIG. 1 shows a schematic sectional drawing which shows the structure which concerns on 1st Embodiment of the functional device by this invention.
  • FIGS. 4A to 4E are schematic cross-sectional views sequentially showing an example of a method for manufacturing the MEMS shown in FIG.
  • FIGS. 4A to 4E are schematic cross-sectional views sequentially showing an example of a method for manufacturing the MEMS shown in FIG.
  • FIGS. 9A to 9E are schematic cross-sectional views sequentially showing a method for manufacturing the functional device shown in FIG. 8 according to the present invention.
  • FIGS. 9A to 9C are schematic cross-sectional views sequentially showing a method for manufacturing the functional device shown in FIG. 8 according to the present invention.
  • FIGS. 13A to 13D are schematic cross-sectional views sequentially showing a method for manufacturing the functional device shown in FIG.
  • FIG. 1 shows a first embodiment of a functional device 10 according to the invention.
  • a functional device 10 includes an integrated circuit substrate (hereinafter referred to as an LSI substrate) 11 on which an integrated circuit is disposed, a cover substrate 13 that covers the LSI substrate 11, an LSI substrate 11, and a cover substrate 13. And a micromachine 12 disposed between the LSI substrate 11 and the cover substrate 13 and electrically connected to either the LSI substrate 11 or the cover substrate 13. At least the micromachine 12 is sealed by the sealing portion 14.
  • an integrated circuit substrate hereinafter referred to as an LSI substrate
  • a cover substrate 13 that covers the LSI substrate 11, an LSI substrate 11, and a cover substrate 13.
  • a micromachine 12 disposed between the LSI substrate 11 and the cover substrate 13 and electrically connected to either the LSI substrate 11 or the cover substrate 13. At least the micromachine 12 is sealed by the sealing portion 14.
  • the LSI substrate 11 has a known configuration and includes an integrated circuit (hereinafter referred to as LSI) configured on the surface of the semiconductor substrate. That is, the LSI substrate 11 includes, for example, a multilayer wiring layer and various elements configured in these wiring layers or between the wiring layers. Further, the LSI substrate 11 is provided with a metal pad 11a as an extraction electrode from the LSI, a metal pad 11c for gap adjustment, and a circumferential metal pad 11b for sealing on the upper surface. On the metal pads 11a and 11c, metal bumps 11d and 11f are further formed on the surface by plating or the like. On the circumferential metal pad 11b for sealing, a circumferential metal bump 11e is formed on the surface by plating or the like.
  • LSI integrated circuit
  • the metal pad 11b is provided along the contour of the surface of the LSI substrate 11 and formed in a circumferential shape. For example, if the LSI substrate 11 is a quadrangle, the metal pad 11b extends along the periphery of the LSI substrate 11. To form a rectangular frame.
  • the LSI substrate 11 of the present invention may be of any semiconductor type, integration scale, or minimum processing dimension. That is, any integrated circuit may be used as long as it has a function that can be used in combination with the micromachine 12.
  • the MEMS 12 is an electrostatic variable capacitor, and includes two electrodes 12c and 12d formed in the recessed portion 12b of the device layer 12a, and is manufactured as described later.
  • the MEMS 12 is bonded to the lower surface of the cover substrate 13 to be described later by anodic bonding, and the electrodes 12c and 12d are bonded to corresponding metal pads 13e provided on the lower surface of the cover substrate 13. , Mechanically fixed and electrically connected.
  • the MEMS 12 is formed on a substrate made of silicon (Si) or the like, it is transferred (also referred to as transfer) to the cover substrate 13.
  • the stopper portion 12e may be simultaneously formed on the Si substrate.
  • the stopper portion 12e is similarly transferred by anodic bonding to the lower surface of the cover substrate 13 when the MEMS 12 is transferred to the cover substrate 13.
  • the cover substrate 13 is a substrate made of a material having substantially the same coefficient of thermal expansion as that of the Si substrate.
  • the cover substrate 13 can be a ceramic substrate, a glass substrate, or the like.
  • a low-temperature expansion ceramic substrate (Low ⁇ Temperature Cofired Ceramics, hereinafter referred to as an LTCC substrate) having a low coefficient of thermal expansion can be used.
  • the LTCC substrate 13 is made of a low thermal expansion coefficient substrate that can be anodically bonded, that is, a material having a thermal expansion coefficient substantially equal to that of the Si substrate.
  • the LTCC substrate 13 may be composed of a substrate 13a and passive components such as a vertical wiring and a horizontal wiring built in the substrate 13a, and an inductor 13b connected thereto. Thereby, the electrostatic gap is formed with high accuracy on the LTCC substrate 13 by anodic bonding of the MEMS 12.
  • the LTCC substrate 13 includes a mounting metal pad 13c on the upper surface and a metal pad 13d for bonding to the LSI substrate 11 and a metal pad 13e for bonding to the MEMS 12 on the lower surface. And a circumferential metal pad 13f for stopping.
  • the metal pad 13f is provided on the surface (lower surface) of the LTCC substrate 13 along the contour thereof, and is formed in a circumferential shape.
  • the metal pad 13f is formed on the LTCC substrate 13.
  • a rectangular frame is formed along the periphery.
  • the metal pad 13f is provided on the surface (lower surface) of the LTCC substrate 13 so as to face the metal pad 11b of the LSI substrate 11.
  • the metal pads 13d and 13f of the LTCC substrate 13 are connected to the metal pads 11a and 11b of the LSI substrate 11 by so-called TLP (Transient Liquid Phase) bonding (also called liquid phase diffusion bonding) and high temperature. Affixed and sealed by metal bonding such as solder bonding or metal diffusion bonding.
  • TLP Transient Liquid Phase
  • metal bonding such as solder bonding or metal diffusion bonding.
  • the LSI substrate 11 and the LTCC substrate 13 are bonded so as to hermetically seal the space between the LSI substrate 11 and the LTCC substrate 13 with a constant distance between the LSI substrate 11 and the LTCC substrate 13. It connects via the part 14 (it is also called the sealing part 14).
  • the gap between the LSI substrate 11 and the LTCC substrate 13 is sealed by performing the sealing operation in a vacuum, in an inert gas atmosphere, or in a dry gas, so that the MEMS 12 is in a vacuum and in an inert gas. Or it arrange
  • the joint portion 14 may be provided on the outer peripheral portion of the integrated circuit substrate 11 and the integrated circuit substrate 11 may be sealed by the joint portion 14.
  • the circumferential metal bump 11e of the LSI substrate 11 there is a circumferential frame made of metal, that is, a rectangular frame-shaped sealing portion 14 along the outer peripheral edges of the LSI substrate 11 and the LTCC substrate 13.
  • the bonding layer 15 is formed on the metal bump 11 d of the LSI substrate 11 and connected to the metal pad 13 d formed on the LTCC substrate 13.
  • the sealing portion 14 and the bonding layer 15 can be formed in the same process.
  • the LTCC substrate 13 is placed on the LSI substrate 11, and the LTCC substrate 13 is pressed against the LSI substrate 11 in a state where the sealing portion 14 and the bonding layer 15 are in a liquid phase by heating.
  • the stopper portion 12e provided on the lower surface of the LTCC substrate 13 abuts on the metal bumps 11f provided on the metal pads 11c formed on the LSI substrate 11, whereby the LSI substrate 11 and the LTCC substrate 13
  • the gap is regulated so as not to be less than a predetermined value.
  • the functional device 10 according to the first embodiment of the present invention is configured as described above, and can be manufactured by the manufacturing method shown in FIGS. 2 and 3 are schematic cross-sectional views sequentially showing a method for manufacturing the functional device 10 of FIG.
  • FIG. 2A first, the MEMS 12 is formed on the MEMS Si substrate 21. Specifically, the MEMS 12 is manufactured using an SOI substrate 22 with a germanium (Ge) layer and a Si substrate 23 with an oxide film, as shown in FIGS.
  • the MEMS Si substrate 21 includes a MEMS 12, a Ge layer 22d, a SiO 2 layer 23b, a Si substrate 23, and a SiO 2 including a stopper portion 12e formed in a Si device layer, which will be described later, from the top to the bottom of the drawing. It has a laminated structure composed of the layer 23a.
  • the LTCC substrate 13 may be etched when the insulating layer is removed after the transfer to the LTCC substrate 13, so the SOI substrate is not used.
  • the stacked structure of the MEMS Si substrate 21 is expressed as Si device layer / Ge / SiO 2 / Si substrate / SiO 2 with diagonal lines between the above layers.
  • an LTCC substrate 13 is prepared, a metal pad 13c for mounting is formed on the upper surface of the LTCC substrate 13, a metal pad 13e for MEMS bonding is formed on the lower surface, and an LSI substrate. 11 bonding metal pads 13d and sealing metal pads 13f are formed.
  • the MEMS Si substrate 21 having the MEMS 12 and the LTCC substrate 13 are overlapped and joined by anodic bonding.
  • the electrodes 12c and 12d of the MEMS 12 are in contact with and electrically connected to the metal pad 13e of the LTCC substrate 13.
  • the MEMS 12 is directly bonded to the LTCC substrate 13 by anodic bonding without passing through the sealing portion 14, so that the gap between the MEMS 12 and the LTCC substrate 13, that is, the electrodes 12c and 12d and the electrode pad 13e, It is possible to precisely control the distance between the two, and an electrostatic device such as an electrostatic variable capacitor can be configured with high accuracy.
  • the Si substrate 23 is removed from the MEMS Si substrate 21.
  • the MEMS Si substrate 21 is made of Si device layer / Ge / SiO 2 / Si substrate / SiO 2
  • the Ge layer 22d is selectively etched with an etching solution such as hydrogen peroxide (H 2 O 2 ).
  • the Si substrate 23 can be removed by etching.
  • the MEMS 12 fabricated on the MEMS Si substrate 21 is transferred to the LTCC substrate 13.
  • an LSI substrate 11 is prepared, and a metal pad 11a as an extraction electrode from the LSI substrate 11, a metal pad 11b for sealing, and a metal pad for gap adjustment are provided on the upper surface. 11c is formed.
  • the metal bumps 11d, 11e are formed on the metal pads 11a, 11b, 11c on the LSI substrate 11 by plating or vapor deposition or sputtering when a barrier layer is required. , 11f.
  • the sealing portion 14 and the bonding layer 15 are formed by plating or screen printing.
  • the material of the metal bumps 11d, 11e, and 11f a material that does not become a liquid phase in a subsequent mounting process is used in relation to the material of the sealing portion 14 and the joint portion 15.
  • the metal bump 11d is made of Ni
  • the sealing portion 14 is made of an alloy of Au and In. This combination is represented as a metal bump 11d
  • Ni / Sn or the like can be used.
  • the sealing portion 14 and the joining portion 15 are a combination of Au, Ag, Ni, Cu and In, Sn that are low melting point metals.
  • the sealing part 14 and the joining part 15 become a liquid phase at 400 ° C. or lower. However, once the liquid phase is changed to a liquid phase, the melting point becomes high when an alloy is formed. It will be able to withstand solder reflow during mounting. This is called a TLP junction.
  • the LTCC substrate 13 and the LSI substrate 11 are bonded at a temperature of, for example, 400 ° C. or less by a bonding method that can withstand solder reflow such as TLP bonding or high-temperature solder bonding.
  • the sealing portion 14 and the bonding portion 15 are in a liquid phase, and the LTCC substrate 13 approaches the LSI substrate 11, but the stopper portion 12e fixed to the LTCC substrate 13 side is provided on the LSI substrate 11 side. It contacts the metal bump 11f.
  • the LTCC substrate 13 does not approach the LSI substrate 11 any more, and the gap between the LSI substrate 11 and the LTCC substrate 13 is regulated, that is, held by the height of the stopper portion 12e.
  • the MEMS 12 does not come into contact with the surface of the LSI substrate 11, and a gap of a predetermined value or more can be held with respect to the LSI substrate 11, and a gap for the MEMS 12 can be secured.
  • the gap between the LSI substrate 11 and the MEMS 12 can be used for capacitance detection or electrostatic driving.
  • the above joining operation is preferably performed in a vacuum or in an inert gas atmosphere.
  • the internal space sealed between the LSI substrate 11 and the LTCC substrate 13 is evacuated or filled with an inert gas. Therefore, the humidity of the internal space between the LSI substrate 11 and the LTCC substrate 13 does not cause at least a part of the MEMS 12 to be chemically changed or adsorbed. The operation is not hindered, and the MEMS 12 can operate smoothly.
  • the functional device 10 is completed. Furthermore, it is possible to thin the LSI substrate 11 by polishing the lower surface side of the Si substrate 11 in FIG.
  • the production of the MEMS 12 on the Si substrate 21 for MEMS composed of the Si device layer / Ge / SiO 2 / Si substrate / SiO 2 in FIG. 4 and 5 are schematic cross-sectional views sequentially showing an example of a method for manufacturing the MEMS 12 shown in FIG.
  • an SOI substrate 22 is prepared.
  • the SOI substrate 22 includes an Si device layer 22a, an SiO 2 layer 22b, and an Si handle layer 22c in order from the upper side.
  • a Ge layer to be a sacrificial layer 22d is formed on the surface of the Si device layer 22a of the SOI substrate 22 by sputtering, vapor deposition, chemical vapor deposition, or the like. If necessary, the surface of the Ge layer 22d may be planarized.
  • a heat-resistant resin such as a polyimide resin can be used in addition to Ge.
  • a separate Si substrate 23 is prepared, and both surfaces of the Si substrate 23 are thermally oxidized to form SiO 2 layers 23a and 23b.
  • the SOI substrate 22 is inverted and placed on the Si substrate 23 and directly joined thereto. If necessary, plasma activation of the bonding surface is performed before bonding. Subsequently, as shown in FIG. 4D, the Si handle layer 22c of the SOI substrate 22 is removed by grinding, dry etching, or the like. Thereby, the Si substrate 21 for MEMS is completed.
  • the MEMS 12 is formed on the Si device layer 22a on the sacrificial layer 22d of the MEMS Si substrate 21 as follows. First, as shown in FIG. 4E, the SiO 2 layer 22b exposed on the upper surface is patterned to produce a mask. Next, as shown in FIG. 5A, the Si device layer 22a is etched with TMAH (tetramethylammonium hydroxide) or the like to form the recess 12b of the MEMS 12. As shown in FIG. 5B, after etching the SiO 2 layer 22b serving as a mask to half the thickness with hydrogen fluoride (HF), the Si device layer 22a is formed with hydrogen fluoride, nitric acid (HNO 3 ), and acetic acid. Etching is performed with an etchant composed of a mixed solution with (CH 3 OOH).
  • TMAH tetramethylammonium hydroxide
  • the lower surface is protected with a photoresist (not shown), the mask of the upper SiO 2 layer 22b is removed, and two electrodes 12c and 12d are formed in the recessed portion 12b by lift-off. Form.
  • a resist pattern 24 is formed in the region of the MEMS 12 and the region of the stopper portion 12e, and etched by RIE to form the MEMS 12 and the stopper portion 12e.
  • the resist pattern 24 is removed. Thereby, the MEMS 12 and the stopper portion 12e can be formed on the MEMS Si substrate 21 shown in FIG.
  • the functional device 10 is configured as described above and manufactured as described above, the LSI substrate 11, the MEMS 12, and the LTCC substrate 13 can be independently optimized and manufactured.
  • the LTCC substrate 13 is stacked and integrated on the LSI substrate 11, if the LTCC substrate 13 is made of a substrate made of a material having substantially the same thermal expansion coefficient as that of the Si substrate, for example, Peeling, cracking, warping and the like based on the difference in expansion coefficient can be avoided.
  • ions such as sodium ions and lithium ions that are movable at the time of temperature rise may be added to the LTCC substrate 13 having the thermal expansion coefficient matched to the LSI substrate 11.
  • the LTCC substrate 13 and the Si substrate or the like can be bonded to each other if the LTCC substrate 13 and the Si substrate or the like are overlapped and heated to apply a voltage.
  • so-called anodic bonding is possible in which the LTCC substrate to which ions such as sodium ions and lithium ions are added is heated and a voltage is applied to bond it to the Si substrate or the like. Since the anodic bonding is excellent in sealing properties and can be bonded without using the bonding portion 15, it is a bonding method that is excellent in terms of accuracy and reliability. Therefore, the reliability of the functional device 10 can be improved.
  • the MEMS 12 a material such as PZT that requires high temperature treatment can be used for the MEMS 12.
  • the LSI substrate 11, the MEMS 12 and the LTCC substrate 13 can be manufactured by entrusting them to different foundries, and these members can be assembled by the steps shown in FIGS.
  • the LSI substrate 11, the MEMS 12, and the LTCC substrate 13 can be integrally manufactured at the wafer level, and the MEMS 12 and the passive component 13b built in the LTCC substrate 13 are arranged on the LSI of the LSI substrate 11. Therefore, the area efficiency is improved and the chip can be configured as a small chip size package.
  • the metal pads 13c serving as mounting pads are exposed on the LTCC substrate 13, after completion at the wafer level, it can be divided into individual functional devices 10 by dicing and mounted directly on a printed circuit board or the like.
  • the LSI substrate 11 and the LTCC substrate 13 are joined by TLP joining, high-temperature solder joining, or metal diffusion joining, it is possible to withstand solder reflow when the functional device 10 is mounted.
  • a substrate made of a material having a low thermal expansion coefficient is used for the LTCC substrate 13, even when bonded to the LSI substrate 11, the thermal expansion coefficient is almost the same as that of the Si substrate constituting the LSI substrate 11.
  • the functional device 10 is not stressed or warped by a thermal change, and the LTCC substrate 13 can be prevented from peeling off from the LSI substrate 11.
  • FIG. 6 shows the configuration of the functional device 30 according to the second embodiment of the present invention.
  • the functional device 30 has substantially the same configuration as the functional device 10 illustrated in FIG. 1, but the MEMS 12 is configured as a piezoelectric vibrator, and the MEMS 12 is not anodic bonded to the LTCC substrate 13.
  • the structure differs only in that it is changed to TLP bonding or metal diffusion bonding.
  • metal bumps 13g for bonding to the integrated circuit are formed on the metal pads 13d and 13f on the LTCC substrate 13 side at the junction between the MEMS 12 and the LTCC substrate 13, and the bonding layer 15 is further formed on the metal bump 13g. Is formed.
  • a circumferential sealing metal bump 13i is formed on the circumferential sealing metal pad 13f on the LTCC substrate 13 side, and a sealing portion 14 is further formed on the metal bump 13i.
  • the sealing portion 14 is configured in the same manner as the sealing portion 14 described above, and is bonded to the metal bump 13i by TLP bonding or metal diffusion bonding.
  • the sealing device 14 acts in the same manner as the functional device 10 shown in FIG. There is no liquid phase when the LSI substrate 11 and the LTCC substrate 13 are joined or when the functional device 30 is mounted. Since the sealing portion 14 is in a liquid phase, it is difficult to precisely control the interelectrode distance between the MEMS 12 and the LTCC substrate 13, so that the interelectrode distance is used as an electrostatic gap. For example, an electrostatic capacitor is not suitable.
  • FIG. 7 shows a configuration of a functional device 40 according to the third embodiment of the present invention.
  • the functional device 40 has substantially the same configuration as the functional device 30 shown in FIG. 6, but differs only in that the MEMS 12 is bonded to the LSI substrate 11. In this case, the stopper portion 12e is also bonded to the LSI substrate 11 side. According to the functional device 40 having such a configuration, it operates in the same manner as the functional device 30 shown in FIG.
  • FIG. 8 shows a configuration of a functional device 50 according to the fourth embodiment of the present invention.
  • the functional device 50 has substantially the same configuration as the functional device 40 shown in FIG. 7, but differs only in that a glass substrate 51 is provided instead of the LTCC substrate 13.
  • the glass substrate 51 is made of a material having a thermal expansion coefficient similar to that of the Si substrate of the LSI substrate 11.
  • Pyrex (registered trademark) glass can be used as a material for such a glass substrate 51.
  • the glass substrate 51 includes a through wiring 51 b for connecting the metal pad 51 a for bonding from the LSI substrate 11 to the metal pad 51 a for mounting on the upper surface of the glass substrate 51.
  • the glass substrate 51 includes a recessed portion 51c in a region corresponding to the MEMS 12 on the lower surface thereof.
  • FIG. 9 and 10 show a method for manufacturing the functional device 50 including the glass substrate 51 described above.
  • the MEMS Si substrate 21 described with reference to FIGS. 4 and 5 is used, and the MEMS 12 is fabricated on the MEMS Si substrate 21.
  • a piezoelectric vibrator is shown as an example of the MEMS 12.
  • an LSI substrate 11 is prepared, and a metal pad 11a as an extraction electrode from the LSI and a metal pad 11b for sealing are formed on the upper surface.
  • metal bumps 11d and 11e are formed on the metal pads 11a and 11b on the LSI substrate 11 by plating or vapor deposition or sputtering when a barrier layer is required.
  • a sealing portion 52 is formed on the metal bump 11d for bonding the MEMS 12 by plating or sputtering.
  • the sealing part 52 is formed in a circumferential shape so as to be provided along the contour of the surface (lower surface) of the MEMS 12.
  • the sealing part 52 is formed in a rectangular frame shape along the periphery of the MEMS 12. It is formed.
  • the material of the metal bumps 11d and the sealing portion 52 is TLP bonding or metal diffusion bonding (Au-Au bonding, Al-Al bonding, etc.) that does not remelt when the glass substrate 51 and the LSI substrate 11 described later are bonded. ) Is selected.
  • TLP bonding since the sealing portion 52 is in a liquid phase, it is difficult to precisely control the distance between the electrodes of the MEMS 12 and the LSI substrate 11.
  • the MEMS 12 used as is not suitable.
  • the MEMS Si substrate 21 having the MEMS 12 is inverted and placed on the LSI substrate 11 and bonded by TLP bonding or metal diffusion bonding. Thereby, the MEMS 12 is electrically connected to the LSI substrate 11.
  • the Si substrate 23 is removed from the MEMS Si substrate 21.
  • the MEMS Si substrate 21 is composed of Si device layer / Ge / SiO 2 / Si substrate / SiO 2
  • the Ge layer 22d is selectively etched with H 2 O 2 or the like, whereby the Si substrate 23 Can be removed.
  • the MEMS 12 fabricated on the MEMS Si substrate 21 is transferred to the LSI substrate 11.
  • a glass substrate 51 with a through wiring is prepared, and a metal pad 51a for mounting is formed in the area of the through wiring 51b on the upper surface, and the through wiring 51b on the lower surface is formed.
  • a metal pad 51d for bonding the LSI substrate 11 is formed in the region, and a metal pad 51e for sealing is formed near the periphery.
  • a recessed portion 51c having a depth of, for example, about several ⁇ m to several tens of ⁇ m is processed into a region corresponding to the MEMS 12 on the lower surface of the glass substrate 51.
  • the recess 51c may be processed after the subsequent sealing portion 52 is molded.
  • sealing portions 54a and bumps 54b are formed on the metal pads 51d and 51e on the lower surface of the glass substrate 51 by plating or screen printing, respectively.
  • the sealing portion 54 a is formed in a square frame shape along the outer peripheral edge of the glass substrate 51.
  • the glass substrate 51 and the LSI substrate 11 are bonded at a temperature of 400 ° C. or less, for example, by a bonding method that can withstand solder reflow such as TLP bonding or high-temperature solder bonding.
  • the joining operation is preferably performed in a vacuum or in an inert gas atmosphere.
  • the internal space sealed between the LSI substrate 11 and the glass substrate 51 is evacuated or filled with an inert gas. Therefore, the humidity of the internal space between the LSI substrate 11 and the glass substrate 51 does not cause at least a part of the MEMS 12 to be chemically changed or adsorbed.
  • the MEMS 12 can be operated smoothly without being hindered.
  • FIG. 11 shows the configuration of a functional device 60 according to the fifth embodiment of the present invention.
  • the functional device 60 has substantially the same configuration as the functional device 50 shown in FIG. 8, but the glass substrate 51 does not include the through wiring 51 b and the LSI substrate 11 includes the through wiring 61.
  • an extraction electrode for mounting from the LSI substrate 11 is constituted by a metal pad 62 formed on the lower surface of the LSI substrate 11.
  • the functional device 60 since it is not necessary to provide the through wiring 15b in the glass substrate 51 that is difficult to process, the production of the glass substrate 51 may not be entrusted to a specialized manufacturer. On the other hand, since the technology for stacking the memory integrated circuit or the like can be used for the through wiring of the LSI substrate 11, the cost of the functional device 60 can be reduced.
  • FIG. 12 shows the configuration of a functional device 70 according to the sixth embodiment of the present invention.
  • the functional device 70 has a configuration in which the functional device 10 shown in FIG. 1 and the functional device 40 shown in FIG. 7 are combined, that is, MEMS 71 and 72 are bonded to both the LTCC substrate 13 side and the LSI substrate 11 side. It has a different configuration only in that it is.
  • the positions of the MEMS 71 and 72 in the substrate plane direction do not overlap, but they may overlap. In this case, the chip area can be further reduced.
  • the MEMS 71 has the same configuration as the MEMS 12 in the functional device 30 shown in FIG. 6 and is configured as, for example, an electrostatic variable capacitor or an electrostatic switch, and the MEMS 72 has the same configuration as the MEMS 12 in the functional device 40 shown in FIG. For example, it is configured as a piezoelectric vibrator.
  • FIG. 13 shows a method for manufacturing the functional device 70. Similar to the steps shown in FIGS. 2A to 2D, the LTCC substrate 13 including the MEMS 71 is manufactured as shown in FIG. 13A.
  • the metal bumps 13g and 13i, the sealing portion 14 and the bonding layer 15 are formed on the bonding metal pads 13d and 13f of the LTCC substrate 13, respectively.
  • a photoresist 73 is patterned on the LTCC substrate 13 excluding the metal pads 13d and 13f to form a mold for bump formation by plating.
  • the photoresist 73 is removed.
  • the LSI substrate 11 including the MEMS 72 is manufactured in the same manner as the steps shown in FIGS. 9A to 9E.
  • the LTCC substrate 13 in FIG. 13C and the LSI substrate 11 in FIG. 13D are joined by TLP joining or high-temperature solder joining. Thereby, the functional device 70 is completed.
  • the MEMS 71 and 72 can be provided on both the LSI substrate 11 side and the LTCC substrate 13 side. Therefore, two types of MEMS 71 and 72, that is, MEMS 71 as an electrostatic variable capacitor or electrostatic switch, MEMS 72 as a piezoelectric vibrator, and passive component 13b provided on the LTCC substrate 13 are combined with the LSI substrate 11 together. It can be integrated into one functional device 70 and packaged at the wafer level.
  • an extremely excellent functional device 10, 30, 40, 50, 60 that can integrate the LSI substrate 11, the MEMS 12, and the LTCC substrate 13 at the wafer level. , 70 are provided.
  • the metal pads 13c and the like of the cover substrate 13 and the metal pads 11a of the LSI substrate 11 are joined via the metal bumps 11d and the like, but the metal bumps 11d are the metal pads of the cover substrate 13 and so on. 13c, and can be provided on one or both of the metal pads 11a of the LSI substrate 11.
  • the inductor is built in the LTCC substrate 13 as the passive component 13b.
  • the present invention is not limited to this, and other passive components 13b, for example, resistors and capacitors can be built in. .

Abstract

　機能デバイス１０は、集積回路が配設されている集積回路基板１１と、集積回路基板を覆うカバー基板１３と、集積回路基板１１とカバー基板１３とを封止する周状の封止部１４と、集積回路基板１１とカバー基板１３との間に配設され集積回路基板１１とカバー基板１３の何れかに電気的に接続されるマイクロマシン１２と、を備えて構成され、ウェハレベルで集積回路基板及びマイクロマシン、さらにはカバーとなるＬＴＣＣ基板等を集積化することができる。

Description

機能デバイス及びその製造方法
　本発明は、集積回路基板にマイクロマシンを積層した機能デバイス及びその製造方法に関するものである。
　従来、Ｓｉ基板に大規模集積回路（以下、大規模集積回路をＬＳＩと称する。）を組み込んだ所謂ＬＳＩ基板に対して、マイクロマシン（以下、ＭＥＭＳ（Micro Electro Mechanical System）と称する。）を組み込む場合、表面マイクロマシニングによってＬＳＩとＭＥＭＳをＳｉ基板上に同時に作製する方法が知られている。この方法においては、ＭＥＭＳを構成する多結晶シリコン（Ｓｉ）のストレス緩和のために、例えば１０００℃以上で３０分の高温プロセスのアニール処理が必要である。従って、デザインルールの小さい、例えば１μｍ程度以下の微細なＬＳＩを集積化することが困難である。
　多結晶シリコン（Ｓｉ）を多結晶シリコンゲルマニウム（ＳｉＧｅ）に変更すれば、プロセス温度は４００℃程度まで低くすることができるが、多結晶ＳｉＧｅの組成制御等が難しい。また、メタライゼーションによる表面マイクロマシニングの場合には、スパッタ金属膜やめっき膜によりＭＥＭＳを作製することになるため、振動したとき等の機械的特性が良くない。さらに、パッケージは別に手当する必要がある。また、ＬＳＩとＭＥＭＳをＳｉ基板上に同時に作製することから、ＬＳＩ基板の製造を一般的なＬＳＩファンドリに委託することができないことが多い。さらに、ＬＳＩの直上にＭＥＭＳを構成することができないので、Ｓｉ基板の面積効率が低くなってしまう。
　これに対して、ＳＯＩ（Silicon On Insulator）基板の一部にＬＳＩを形成しておき、集積回路が形成されていない領域に反応性イオンエッチング（Reactive Ion Etching、以下、ＲＩＥと略称する。）や薄膜堆積等の低温プロセスによりＭＥＭＳを作製する方法も知られている。この方法においては、ＭＥＭＳの材料として機械的特性に優れる単結晶Ｓｉを利用できるが、同様にＬＳＩの直上にＭＥＭＳを構成することができないので、Ｓｉ基板の面積効率が低くなってしまう。従って、高価な最先端ＬＳＩに適用することは、コストの観点から困難である。また、ＭＥＭＳの加工は、ＬＳＩを損傷させないものに限定されてしまう。さらに、この場合も、パッケージは別に手当する必要がある。
　また、ＬＳＩ基板に犠牲層となるＳｉ酸化膜（ＳｉＯ２）又はスピンオンガラスを介して単結晶シリコンを貼り合わせて、ＭＥＭＳを作製する方法も知られている。この方法においては、ＭＥＭＳの加工は、同様にＬＳＩを損傷させないものに限定されてしまうと共に、ＬＳＩ基板又はＭＥＭＳに配設されているＳｉＯ２が、上記犠牲層のＳｉＯ２等のエッチングの際に損傷するおそれがあり、接合時の歩留まりの点で不利であり、さらにパッケージは別に手当する必要がある。
　さらに、ＳｉウェハにＭＥＭＳを埋め込んで、その上にＬＳＩを作製する方法も知られている。この方法においては、ＭＥＭＳを埋め込むために成長させたＳｉは、ＭＥＭＳ上ではＬＳＩに適さない多結晶になるので、同様にＬＳＩの直上にＭＥＭＳを構成することができない。したがって、Ｓｉ基板の面積効率が低くなってしまい、高価な最先端ＬＳＩに適用することは、コストの観点から困難である。また、Ｓｉウェハに埋め込めるＭＥＭＳは材料や作製工程に制約が多い。
　このようにして、何れの方法においても、特に最先端ＬＳＩと高性能ＭＥＭＳの組合せにおいて、ＬＳＩとＭＥＭＳのプロセス整合性を考慮する必要があるので、作製できるＭＥＭＳが限定されてしまう。例えば、圧電材料であるチタン酸ジルコン酸鉛（ＰＺＴ）等の高温プロセスを必要とするＭＥＭＳを利用することはできず、また二種以上のＭＥＭＳの集積化にも対応することができない。したがって、このようなＭＥＭＳは、チップレベルでの集積化及びパッケージングが一般的であり、そのためデバイスの小型化に限界があり、寄生容量、寄生抵抗、寄生インダクタンス等のために、高性能化にも限界がある。
　ところで、基板にインダクタ、抵抗、コンデンサ等の受動部品を組み込んだ所謂ＬＴＣＣ（Low Temperature Cofired Ceramic）基板が知られている。しかしながら、このようなＬＴＣＣ基板とＬＳＩ基板及びＭＥＭＳとの集積化は、現在のところ試みられていない。
　これに対して、特許文献１には、少なくとも一つのＭＥＭＳ及び少なくとも一つのゲルマニウムパターン層を含む第一のＳｉ基板と、少なくとも一つのアルミニウム層及び一つの電気接点を含む第二のＳｉ基板と、を備えており、ゲルマニウム層がアルミニウム層に接合されて、強い電気的及び機械的接触を生ずることを特徴とする、ウェハ構造体が開示されている。
　特許文献２には、ＭＥＭＳをマイクロマシンチップに対してＳＬＩＤ（Solid Liquid Interdiffusion）接合（以下、ＳＬＩＤ接合と呼ぶ）によって貼り付け、次に蓋をＭＥＭＳチップにＳＬＩＤ接合によって貼り付けることで構成されたＭＥＭＳベースデバイスが開示されている。
国際公開第２００６／１０１７６９号パンフレット 米国特許第６７９３８２９号明細書
　特許文献１に開示された方法は、上記の表面マイクロマシニングによる集積化方法及びＳＯＩ基板を用いた集積化方法の問題点を解決することができる。しかしながら、ＬＳＩに加えて複数のデバイス、つまり二種類以上のＭＥＭＳ、あるいはＭＥＭＳと受動部品を集積化することが難しい。特に、ＭＥＭＳと受動部品を集積化する場合、ＭＥＭＳと受動部品を同時に同一基板に形成する必要があり、これらのプロセス整合性を考慮する必要があるばかりか、大きなチップ面積が必要になり、小型化やコストの点でも問題がある。
　特許文献１によるウェハ構造体においては、ＭＥＭＳと同時に形成した受動部品を相補型のＭＯＳ（Complementary Metal Oxide Semiconductor）型集積回路を形成した基板、つまり、ＣＭＯＳ基板に集積化することは可能であるが、ＭＥＭＳ基板或いは隣接するＬＳＩ基板によって寄生容量が発生することになるので、高周波特性が損なわれてしまう。
　さらに、貫通配線を介してＬＳＩ及びＭＥＭＳの取出し電極をチップ表面に露出させ、半田リフローによる表面実装に対応する場合、これに関して具体的な方法は特許文献１には説明されていないが、構造上、貫通電極をＭＥＭＳと同時に同一基板に作製する必要があり、これらのプロセス整合性を考慮する必要があるばかりか、配線と基板との間に生じる寄生容量が問題になる。
　特許文献２によるＭＥＭＳベースデバイスにおいては、ＳＬＩＤ接合が一旦接合すると同じ接合温度では再融解しない特徴を利用しているが、ＭＥＭＳチップに関する詳細な説明がなく、ＬＳＩ基板を想定したものではない。従って、本発明とは目的，構成及び効果が異なる。仮にＬＳＩ基板に適用したとしても、特許文献１と同様の問題が起こる。
　本発明は、上記課題に鑑み、ウェハレベルで集積回路基板及びマイクロマシン、さらにはカバーとなるＬＴＣＣ基板等を集積化することができるようにした、機能デバイスを提供することを第一の目的とし、この機能デバイスの製造方法を提供することを第二の目的としている。
　上記第一の目的を達成するため、本発明の機能デバイスは、集積回路が配設されている集積回路基板と、集積回路基板を覆うカバー基板と、集積回路基板とカバー基板とを封止する周状の封止部と、集積回路基板とカバー基板との間に配設され集積回路基板とカバー基板の何れかに電気的に接続されるマイクロマシンと、を備えている。例えば、この機能デバイスは、集積回路を配設した集積回路基板と、この集積回路基板に対し距離を置いて対向するよう設けられたカバー基板と、上記集積回路基板とカバー基板との間の空間を気密的にシールするよう集積回路基板とカバー基板とを連結する封止部と、上記空間に配設され上記集積回路基板及び上記カバー基板の何れかに電気的に接続されたマイクロマシンと、を備えている。
　上記構成によれば、集積回路基板及びマイクロマシンは、それぞれ独立して最適化して作製可能である。即ち、集積回路基板及びマイクロマシンは、それぞれファンドリ委託して作製することができる。従って、マイクロマシンは、集積回路基板の作製工程を考慮せずに、例えば高温処理も可能であるので、ＰＺＴ等の材料を使用したマイクロマシンを作製することも可能である。
　本発明によれば、集積回路基板，マイクロマシン及びカバー基板をウェハレベルで一体化して作製することが可能であると共に、集積回路基板内の集積回路の直上にマイクロマシンを配置することが可能であるので、面積効率が向上し、小型のチップサイズパッケージを構成することが可能である。
　さらに、カバー基板がＳｉ基板とほぼ同じ低熱膨張率の材料から構成されているので、集積回路基板に対してカバー基板を接合したとき、熱膨張率の差に基づいて熱変化でデバイス全体が反ったり、カバー基板が集積回路基板から剥離するようなことがなく、デバイスの信頼性が向上する。
　特に、マイクロマシンが陽極接合により集積回路基板又はカバー基板に対して接合される場合には、集積回路基板又はカバー基板に対する電極間距離が高精度で設定され得るので、マイクロマシンとして静電キャパシタや静電スイッチ等に適している。
　上記構成において、好ましくは、集積回路基板の表面に設けられた周状の封止用金属パッドと封止用金属パッドに対応してカバー基板に設けられた周状の封止用金属パッドとが、封止用金属パッドの何れか一方又は双方に設けられた封止部を介して接続される。
　この構成によれば、集積回路基板及びカバー基板により画成される内部空間が、例えば真空に保持され、又は不活性ガスで満たされることで、この内部空間内に配置されるマイクロマシンが、内部の湿気等によって化学変化を起こしたり、吸着したりするようなことがなく、確実に動作することが可能である。
　上記構成において、好ましくは、集積回路基板はその表面に前記集積回路からの取出し電極用の金属パッドを備えており、カバー基板は、内部に受動部品を内蔵しマイクロマシンを接合したセラミック基板であって、セラミック基板の表面には受動部品とマイクロマシンとを接合するための金属パッドとが配設され、カバー基板の金属パッドと集積回路基板の金属パッドとが、金属パッドの何れか一方又は双方に設けられた金属バンプを介して接合されている。
　上記構成によれば、集積回路基板、マイクロマシン及びカバー基板がそれぞれ独立して作製された後に一体化されるので、集積回路，マイクロマシン及び受動部品を備えたデバイスを作製することができる。さらに、これら三つの要素、つまり、集積回路基板、マイクロマシン及びカバー基板は積層されているので、面積効率を高くすることができる。
　上記構成において、好ましくは、前記集積回路基板と前記カバー基板とを所定の間隔にするために、集積回路基板又はカバー基板が、対向する基板表面側へ突出したストッパ部備えており、ストッパ部の存在により、マイクロマシンがカバー基板又は集積回路基板の表面に接触しないように接合される。
　カバー基板がガラス基板であってマイクロマシンがガラス基板に対して接合されていてもよい。
　上記構成によれば、集積回路基板とカバー基板の接合の際に、これらの基板の間の間隙が所定値以上に保持されるので、マイクロマシンの動作空間が確保され、マイクロマシンが確実に動作可能である。
　上記第二の目的を達成するため、本発明の機能デバイスの製造方法に係る第一の構成は、Ｓｉ基板の犠牲層上に形成されたＳｉデバイス層にマイクロマシンを作製する第一の段階と、Ｓｉ基板とほぼ同じ熱膨張率の材料から成るカバー基板の下面に、封止用及び接合用の金属パッドを形成する第二の段階と、内部に集積回路が構成された集積回路基板の上面に、接合用及び封止用の金属パッドを形成し、金属パッド上に金属バンプを形成する第三の段階と、第三の段階で形成された金属バンプの上に接合層及び封止部を形成する第四の段階と、第一の段階で作製されたマイクロマシンを、第二の段階で金属パッドを形成されたカバー基板に対して陽極接合により接合し、犠牲層をエッチングしてＳｉ基板を除去する第五の段階と、集積回路基板の上にカバー基板を載置して、封止部を用いて集積回路基板と上記カバー基板を接合し、これら集積回路基板及びカバー基板の間の領域を封止する第六の段階と、を含んでいることを特徴とする。
　本発明の機能デバイスの製造方法に係る第二の構成は、Ｓｉ基板の犠牲層上に形成されたＳｉデバイス層にマイクロマシンを作製する第一の段階と、Ｓｉ基板とほぼ同じ熱膨張率の材料から成るカバー基板の下面に、封止用及び接合用の金属パッドを形成し、金属パッドの上に接合層及び封止部を形成する第二の段階と、内部に集積回路が構成された集積回路基板の上面に接合用の金属パッド及び封止用の金属パッドを形成し、金属パッド上に金属バンプを形成する第三の段階と、第三の段階で形成された金属バンプのうち、マイクロマシンと接合する金属バンプの上に接合層を形成する第四の段階と、第一の段階で作製されたマイクロマシンを、第四の段階で接合層を形成された集積回路基板に対して金属接合により接合し、犠牲層をエッチングしてＳｉ基板を除去する第五の段階と、集積回路基板の上にカバー基板を載置して、カバー基板上の封止部を用いて集積回路基板とカバー基板とを接合し、これら集積回路基板及びカバー基板の間の領域を封止する第六の段階と、を含んでいることを特徴とする。
　本発明の機能デバイスの製造方法に係る第二の構成において、好ましくは、前記第三の段階で金属バッド上に形成される金属バンプが、前記第六の段階で液相にならない材料で成る。
　上記構成において、犠牲層は、好ましくは、Ｇｅ又は樹脂からなる。第六の段階は、好ましくは、真空、不活性ガス及び乾燥ガスの何れかの雰囲気中で行われる。
　上記構成において、好ましくは、第一の段階で、マイクロマシン作製と同時に、前記集積回路基板と前記カバー基板とを所定の間隔にするためのストッパ部を形成し、第三の段階で、集積回路基板上のストッパ部に対応する金属パッド上に金属バンプを形成し、第五の段階で、このストッパ部をマイクロマシンと共に、カバー基板の下面に陽極接合によって接合し、第六の段階で、ストッパ部を集積回路基板上の対応する金属パッドに当接させる。
　上記構成において、好ましくは、第二の段階でカバー基板として内部に受動部品を内蔵するセラミック基板を使用して、第六の段階でカバー基板内の受動部品を集積回路基板内の集積回路に対して接続する。
　上記構成において、好ましくは、第二の段階でカバー基板としてガラス基板を使用して、第五の段階でマイクロマシンをガラス基板に移転する。
　上記構成において、好ましくは、第二の段階で、カバー基板として上下に貫通する貫通配線を備えたガラス基板を使用して、第六の段階で、集積回路基板内の集積回路及びマイクロマシンの取出し電極を貫通配線を介してカバー基板の上面に露出させる。
　上記構成において、好ましくは、第三の段階で、集積回路基板として上下に貫通する貫通配線を備えた集積回路基板を使用して、第六の段階で、集積回路基板内の集積回路及びマイクロマシンの取出し電極を貫通配線を介して集積回路基板の下面に露出させる。
　上記構成によれば、機能デバイスを、集積回路基板，マイクロマシン及びカバー基板をそれぞれ独立して最適化して作製することができる。
　本発明によれば、ウェハレベルで集積回路基板及びマイクロマシン、さらには受動回路をも内蔵できるカバー基板を積層して集積化することができるようにした、機能デバイスを構成することが可能である。
本発明による機能デバイスの第１の実施形態に係る構成を示す概略断面図である。 （Ａ）～（Ｄ）は図１に示した機能デバイスの本発明による製造方法を順次に示す概略断面図である。 （Ａ）～（Ｄ）は図１に示した機能デバイスの本発明による製造方法を順次に示す概略断面図である。 （Ａ）～（Ｅ）は図２（Ａ）に示したＭＥＭＳの製造方法の一例を順次に示す概略断面図である。 （Ａ）～（Ｅ）は図２（Ａ）に示したＭＥＭＳの製造方法の一例を順次に示す概略断面図である。 本発明による機能デバイスの第２の実施形態に係る構成を示す概略断面図である。 本発明による機能デバイスの第３の実施形態に係る構成を示す概略断面図である。 本発明による機能デバイスの第４の実施形態に係る構成を示す概略断面図である。 （Ａ）～（Ｅ）は図８に示した機能デバイスの本発明による製造方法を順次に示す概略断面図である。 （Ａ）～（Ｃ）は図８に示した機能デバイスの本発明による製造方法を順次に示す概略断面図である。 本発明による機能デバイスの第５の実施形態に係る構成を示す概略断面図である。 本発明による機能デバイスの第６の実施形態に係る構成を示す概略断面図である。 （Ａ）～（Ｄ）は図１２に示した機能デバイスの製造方法を順次に示す概略断面図である。
　以下、図面に示した実施形態に基づいて本発明を詳細に説明する。
（第１の実施形態）
　図１は、本発明による機能デバイス１０の第１の実施形態を示している。
　図１において、機能デバイス１０は、集積回路が配設されている集積回路基板（以下、ＬＳＩ基板と称する。）１１と、ＬＳＩ基板１１を覆うカバー基板１３と、ＬＳＩ基板１１とカバー基板１３とを接合する周状の封止部１４と、ＬＳＩ基板１１とカバー基板１３との間に配設され、ＬＳＩ基板１１とカバー基板１３の何れかに電気的に接続されるマイクロマシン１２と、を備えており、封止部１４によって少なくともマイクロマシン１２が封止されている。
　ＬＳＩ基板１１は、公知の構成であって、半導体基板の表面に構成された集積回路（以下、ＬＳＩと称する。）を備えている。即ち、ＬＳＩ基板１１は、例えば多層の配線層と、これらの配線層中あるいは配線層間に構成された各種素子と、を含んでいる。さらに、ＬＳＩ基板１１は、その上面に、ＬＳＩからの取出し電極としての金属パッド１１ａ，間隙調整用の金属パッド１１ｃ及び封止のための周状の金属パッド１１ｂを備えている。金属パッド１１ａ，１１ｃ上には、さらに表面にめっき等により金属バンプ１１ｄ，１１ｆが形成されている。封止用の周状の金属パッド１１ｂ上には、表面にめっき等により周状の金属バンプ１１ｅが形成されている。ここで、金属パッド１１ｂは、ＬＳＩ基板１１の表面においてその輪郭に沿って設けられて周状に形成されており、例えばＬＳＩ基板１１が四角形であれば金属パッド１１ｂはＬＳＩ基板１１の周縁に沿って矩形の枠型に形成される。
　ここで、本発明のＬＳＩ基板１１は、半導体の種類、集積規模や最小加工寸法を問わない。つまり、マイクロマシン１２と組み合わせて使用することができる機能を有する集積回路であれば、如何なる集積回路でもよい。
　ＭＥＭＳ１２は、図示の場合、静電可変キャパシタであって、デバイス層１２ａの凹陥部１２ｂ内に形成された二つの電極１２ｃ，１２ｄから構成されており、後述するように作製される。
　ＭＥＭＳ１２は、後述するカバー基板１３の下面に対して陽極接合によってカバー基板１３と接合されており、カバー基板１３の下面に設けられた対応する金属パッド１３ｅに対して、電極１２ｃ，１２ｄが接合され、機械的に固定されると共に、電気的に接続される。
　ここで、ＭＥＭＳ１２は、シリコン（Ｓｉ）等からなる基板上に形成された後、カバー基板１３に対して移転（トランスファとも呼ぶ）される。後述するＭＥＭＳ用基板を用い、そのＳｉ基板上にＭＥＭＳ１２となるデバイス層１２ａが形成される際に、同時にストッパ部１２ｅをＳｉ基板上に形成してもよい。このストッパ部１２ｅは、ＭＥＭＳ１２のカバー基板１３へのトランスファの際に、同様にカバー基板１３の下面に対して陽極接合によりトランスファされる。
　カバー基板１３は、Ｓｉ基板とほぼ同じ熱膨張率の材料から成る基板である。カバー基板１３には、セラミック基板、ガラス基板等を使用することができる。特に、低熱膨張率の低温焼成セラミック基板（Low Temperature Cofired Ceramics、以下、ＬＴＣＣ基板と称する。）を用いることができる。具体的には、ＬＴＣＣ基板１３は、陽極接合可能な低熱膨張率基板、即ちＳｉ基板とほぼ同じ熱膨張率の材料から成る。ＬＴＣＣ基板１３は、基板１３ａと、基板１３ａ内部に内蔵された縦配線、横配線、それらに接続されたインダクタ１３ｂ等の受動部品と、から構成されてもよい。これにより、ＬＴＣＣ基板１３にＭＥＭＳ１２が陽極接合によって、静電隙間が高精度で形成される。
　さらに、ＬＴＣＣ基板１３は、その上面に、実装用の金属パッド１３ｃを備えていると共に、その下面に、ＬＳＩ基板１１との接合用の金属パッド１３ｄとＭＥＭＳ１２との接合用の金属パッド１３ｅと封止のための周状の金属パッド１３ｆとを備えている。
　ここで、金属パッド１３ｆは、ＬＴＣＣ基板１３の表面（下面）においてその輪郭に沿って設けられて周状に形成されており、例えばＬＴＣＣ基板１３が四角形であれば金属パッド１３ｆはＬＴＣＣ基板１３の周縁に沿って矩形の枠型に形成される。また、金属パッド１３ｆは、ＬＳＩ基板１１の金属パッド１１ｂと対向するように、ＬＴＣＣ基板１３の表面（下面）に設けられる。
　これにより、ＬＴＣＣ基板１３の金属パッド１３ｄ及び１３ｆが、ＬＳＩ基板１１の金属パッド１１ａ，１１ｂに対して、それぞれ所謂ＴＬＰ（Transient Liquid Phase）接合（液相拡散接合とも呼ばれている。），高温半田接合又は金属拡散接合等の金属接合によって貼り付けられ、封止される。具体的には、ＬＳＩ基板１１とＬＴＣＣ基板１３との間隔を一定にした状態でＬＳＩ基板１１とＬＴＣＣ基板１３との間の空間を気密的にシールするようＬＳＩ基板１１とＬＴＣＣ基板１３とを接合部１４（封止部１４とも呼ぶ）を介して連結する。その際、封止作業が真空中、不活性ガス雰囲気中、あるいは乾燥ガス中で行われることによりＬＳＩ基板１１及びＬＴＣＣ基板１３の間の間隙が封止され、ＭＥＭＳ１２が真空中、不活性ガス中あるいは乾燥ガス中に配置される。この場合、接合部１４を集積回路基板１１の外周部に設け、接合部１４によって集積回路基板１１を封止するようにしてもよい。
　具体的には、ＬＳＩ基板１１の周状の金属バンプ１１ｅ上には、金属からなる周状、即ちＬＳＩ基板１１及びＬＴＣＣ基板１３の外周縁に沿った四角型の枠状の封止部１４が形成されており、ＬＳＩ基板１１の金属バンプ１１ｄ上には、ＬＴＣＣ基板１３に形成された金属パッド１３ｄと接続するための接合層１５が形成されている。封止部１４及び接合層１５は同じ工程で形成することができる。ＬＳＩ基板１１上にＬＴＣＣ基板１３が載置され、加熱により封止部１４及び接合層１５が液相化した状態で、ＬＴＣＣ基板１３がＬＳＩ基板１１に対して押圧される。その際、ＬＴＣＣ基板１３の下面に設けたストッパ部１２ｅが、ＬＳＩ基板１１上に形成された金属パッド１１ｃの上に設けられた金属バンプ１１ｆに当接することによって、ＬＳＩ基板１１とＬＴＣＣ基板１３との間隙が、所定値以下にはならないように規制される。
　本発明の第１の実施形態に係る機能デバイス１０は、以上のように構成されており、図２及び図３に示す製造方法によって作製することができる。
　図２及び図３は、図１の機能デバイス１０の製造方法を順次に示す概略断面図である。図２（Ａ）において、先ず、ＭＥＭＳ用Ｓｉ基板２１にＭＥＭＳ１２を作製する。ＭＥＭＳ１２は、具体的には、後述する図４及び図５に示すように、ゲルマニウム（Ｇｅ）層付きＳＯＩ基板２２と酸化膜付きのＳｉ基板２３とを用いて作製される。ＭＥＭＳ用Ｓｉ基板２１は、図示の場合、紙面上方から下方へ向かって、後述するＳｉデバイス層に形成されたストッパ部１２ｅを含むＭＥＭＳ１２とＧｅ層２２ｄとＳｉＯ２層２３ｂとＳｉ基板２３とＳｉＯ２層２３ａとからなる積層構造を有している。
　ここで、ＭＥＭＳ用Ｓｉ基板２１として、ＳＯＩ基板単体を使用すると、ＬＴＣＣ基板１３にトランスファした後に絶縁層を除去する際にＬＴＣＣ基板１３がエッチングされるおそれがあるので、ＳＯＩ基板は使用しない。
　なお、ＭＥＭＳ用Ｓｉ基板２１の積層構造を、上記各層の間に斜線を入れ、Ｓｉデバイス層／Ｇｅ／ＳｉＯ２／Ｓｉ基板／ＳｉＯ２と表記する。
　次に、図２（Ｂ）に示すように、ＬＴＣＣ基板１３を用意して、ＬＴＣＣ基板１３の上面に実装用の金属パッド１３ｃを形成すると共に、下面にＭＥＭＳ接合用の金属パッド１３ｅ、ＬＳＩ基板１１の接合用の金属パッド１３ｄ及び封止用の金属パッド１３ｆを形成する。
　続いて、図２（Ｃ）に示すように、ＭＥＭＳ１２を有するＭＥＭＳ用Ｓｉ基板２１とＬＴＣＣ基板１３とを重ね合わせて、陽極接合によって接合する。これにより、ＭＥＭＳ１２の電極１２ｃ，１２ｄがＬＴＣＣ基板１３の金属パッド１３ｅに接触し、電気的に接続される。この場合、ＭＥＭＳ１２は、封止部１４を介さずに、直接にＬＴＣＣ基板１３に対して陽極接合により接合されるので、ＭＥＭＳ１２とＬＴＣＣ基板１３との間隙、即ち電極１２ｃ，１２ｄと電極パッド１３ｅとの間の距離を精密に制御することが可能であり、高精度で静電可変キャパシタのような静電デバイスを構成することができる。
　ここで、ＭＥＭＳ１２とＬＴＣＣ基板１３との接合に、特に接合の際に液相になる封止部１４を設けた場合には、上記間隙を精密に制御することは困難である。従って、ＭＥＭＳ１２とＬＴＣＣ基板１３との間の電極間距離を高精度に設定する必要があるデバイスの場合には、ＭＥＭＳ１２とＬＴＣＣ基板１３とを陽極接合によって接合することが好ましい。
　その後、図２（Ｄ）に示すように、ＭＥＭＳ用Ｓｉ基板２１からＳｉ基板２３を除去する。この場合、ＭＥＭＳ用Ｓｉ基板２１がＳｉデバイス層／Ｇｅ／ＳｉＯ２／Ｓｉ基板／ＳｉＯ２から成る場合には、Ｇｅ層２２ｄを過酸化水素（Ｈ２Ｏ２）等のエッチング液で選択的にエッチングすることで、Ｓｉ基板２３を除去することができる。これにより、ＭＥＭＳ用Ｓｉ基板２１に作製されたＭＥＭＳ１２が、ＬＴＣＣ基板１３に移転される。
　次に、図３（Ａ）に示すようにＬＳＩ基板１１を用意して、上面にＬＳＩ基板１１からの取出し電極としての金属パッド１１ａ、封止のための金属パッド１１ｂ及び間隙調整用の金属パッド１１ｃを形成する。
　続いて、図３（Ｂ）に示すように、ＬＳＩ基板１１上の各金属パッド１１ａ，１１ｂ，１１ｃ上に、それぞれめっき、あるいはバリア層が必要な場合には蒸着又はスパッタによって金属バンプ１１ｄ，１１ｅ，１１ｆを形成する。
　その後、図３（Ｃ）に示すように、金属バンプ１１ｄ，１１ｅ，１１ｆのうち、接合及び封止用の金属バンプ１１ｄ，１１ｅ上に、めっき又はスクリーン印刷等によって封止部１４及び接合層１５を形成する。
　ここで、金属バンプ１１ｄ，１１ｅ，１１ｆの材料は、封止部１４及び接合部１５の材料に関連して、後の実装工程で液相にならない材料が使用される。金属バンプ１１ｄ等と封止部１４あるいは接合層１５との組合せとしては、例えば、金属バンプ１１ｄがＮｉからなり、封止部１４がＡｕとＩｎとの合金からなる。この組合せを、金属バンプ１１ｄ｜封止部１４、例えばＮｉ｜Ａｕ／Ｉｎとして表わす。他の金属バンプ１１ｄ等と封止部１４との組合せとしては、Ｎｉ｜Ａｇ／Ｉｎ，Ｎｉ／Ｐｔ｜Ｎｉ／Ｓｎ，Ｎｉ／Ｐｔ｜Ｃｕ／Ｓｎ，Ｎｉ／Ｐｔ｜Ａｕ／Ｓｎ，Ｎｉ／Ｐｔ｜Ｎｉ／Ｓｎ等を使用することができる。何れの組合せにおいても、封止部１４及び接合部１５は、Ａｕ，Ａｇ，Ｎｉ，Ｃｕと低融点金属であるＩｎ，Ｓｎとの組合せになっている。封止部１４及び接合部１５は４００℃以下で液相になるが、一旦液相になった後、合金を作ると融点が高くなって、４００℃以下では液相にならず、機能デバイス１０の実装の際の半田リフローに耐えられることになる。これをＴＬＰ接合と呼ぶ。
　最後に、図３（Ｄ）に示すように、ＬＴＣＣ基板１３とＬＳＩ基板１１とを例えば４００℃以下の温度で、ＴＬＰ接合，高温半田接合等の半田リフローに耐えられる接合方法で接合する。この際、封止部１４及び接合部１５が液相となって、ＬＴＣＣ基板１３がＬＳＩ基板１１に対して接近するが、ＬＴＣＣ基板１３側に固定されたストッパ部１２ｅが、ＬＳＩ基板１１側の金属バンプ１１ｆに当接する。従って、ＬＴＣＣ基板１３はＬＳＩ基板１１に対して、それ以上は接近することがなく、ＬＳＩ基板１１とＬＴＣＣ基板１３との間隙がストッパ部１２ｅの高さで規制、つまり保持される。
　これにより、ＭＥＭＳ１２がＬＳＩ基板１１の表面に接触することがなく、ＬＳＩ基板１１に対して所定値以上の間隙を保持して、ＭＥＭＳ１２のための空隙を確保することができる。さらに、ＬＳＩ基板１１とＭＥＭＳ１２との間隙を、静電容量検出や静電駆動のために利用することもできる。
　上記の接合作業は、好ましくは、真空中又は不活性ガス雰囲気中で行われる。これにより、ＬＳＩ基板１１とＬＴＣＣ基板１３の間に封止された内部空間が真空にされるか又は不活性ガスが満たされる。従って、ＬＳＩ基板１１とＬＴＣＣ基板１３の間の内部空間の湿気によって、ＭＥＭＳ１２の少なくとも一部が化学変化したり、吸着したりしてしまうようなことがないので、ＭＥＭＳ１２の機械的及び電気的な動作が妨げられることがなく、ＭＥＭＳ１２が円滑に動作することができる。
　以上で機能デバイス１０が完成する。さらに、図３（Ｄ）のＳｉ基板１１の下面側を研磨することによってＬＳＩ基板１１を薄くして、機能デバイス１０全体を薄くすることも可能である。
　上述した図２（Ａ）におけるＳｉデバイス層／Ｇｅ／ＳｉＯ２／Ｓｉ基板／ＳｉＯ２から成るＭＥＭＳ用Ｓｉ基板２１上におけるＭＥＭＳ１２の作製について説明する。
　図４及び図５は、図２（Ａ）に示すＭＥＭＳ１２の製造方法の一例を順次に示す概略断面図である。
　図４（Ａ）に示すように、ＳＯＩ基板２２を用意する。このＳＯＩ基板２２は、上側から順に、Ｓｉデバイス層２２ａ，ＳｉＯ２層２２ｂ，Ｓｉハンドル層２２ｃから構成されている。このＳＯＩ基板２２のＳｉデバイス層２２ａの表面に犠牲層２２ｄとなるＧｅ層を、スパッタ法、蒸着法、化学的気相堆積法等で成膜する。必要に応じて、Ｇｅ層２２ｄの表面を平坦化してもよい。犠牲層２２ｄの材料としては、Ｇｅ以外には耐熱性の樹脂、例えばポリイミド樹脂を用いることができる。
　次に、図４（Ｂ）に示すように、Ｓｉ基板２３を別に用意し、このＳｉ基板２３の両面を熱酸化して、ＳｉＯ２層２３ａ，２３ｂを形成する。
　次に、図４（Ｃ）に示すように、Ｓｉ基板２３の上に、ＳＯＩ基板２２を反転させて載置し、直接接合する。なお、必要であれば、接合前に、接合面のプラズマ活性化を行なっておく。続いて、図４（Ｄ）に示すように、ＳＯＩ基板２２のＳｉハンドル層２２ｃを研削及びドライエッチング等によって除去する。これにより、ＭＥＭＳ用Ｓｉ基板２１が完成する。
　次に、ＭＥＭＳ用Ｓｉ基板２１の犠牲層２２ｄ上のＳｉデバイス層２２ａにＭＥＭＳ１２を、以下のようして作製する。
　先ず、図４（Ｅ）に示すように、上面に露出しているＳｉＯ２層２２ｂをパターンニングして、マスクを作製する。
　次に、図５（Ａ）に示すように、Ｓｉデバイス層２２ａをＴＭＡＨ（水酸化テトラメチルアンモニウム）等でエッチングし、ＭＥＭＳ１２の凹陥部１２ｂを形成する。
　図５（Ｂ）に示すように、マスクとなるＳｉＯ２層２２ｂをフッ化水素（ＨＦ）で半分の厚さまでエッチングした後、Ｓｉデバイス層２２ａを、フッ化水素と硝酸（ＨＮＯ３）と酢酸（ＣＨ３ＯＯＨ）との混液からなるエッチング液によりエッチングする。
　その後、図５（Ｃ）に示すように、下面を図示しないフォトレジストで保護して、上面のＳｉＯ２層２２ｂのマスクを除去し、リフトオフによって、凹陥部１２ｂ内に二つの電極１２ｃ，１２ｄを形成する。
　次に、図５（Ｄ）に示すように、ＭＥＭＳ１２の領域及びストッパ部１２ｅの領域に、レジストパターン２４を形成して、ＲＩＥによりエッチングして、ＭＥＭＳ１２及びストッパ部１２ｅを形成する。
　最後に、図５（Ｅ）に示すように、レジストパターン２４を除去する。
　これにより、図２（Ａ）に示したＭＥＭＳ用Ｓｉ基板２１にＭＥＭＳ１２及びストッパ部１２ｅを形成することができる。
　本発明による機能デバイス１０は以上のように構成され、上記のように製造されるので、ＬＳＩ基板１１，ＭＥＭＳ１２及びＬＴＣＣ基板１３は、それぞれ独立して最適化して作製することができる。
　この際、ＬＴＣＣ基板１３をＬＳＩ基板１１に積層して集積化する場合には、ＬＴＣＣ基板１３を例えばＳｉ基板とほぼ同じ熱膨張係数の材料から成る基板により作製すれば、昇温接合時の熱膨張係数の差に基づく剥離、割れ、反り等を回避することができる。さらに、ＬＳＩ基板１１に熱膨張率を合わせたＬＴＣＣ基板１３へ昇温時可動になるナトリウムイオンやリチウムイオン等のイオンを添加してもよい。このようなＬＴＣＣ基板１３を昇温すると、ナトリウムイオンやリチウムイオンが可動となって電気伝導性が生じる。このため、このＬＴＣＣ基板１３とＳｉ基板等を重ね合わせて昇温して、電圧を印加すればＬＴＣＣ基板１３とＳｉ基板等との接着ができる。つまり、ナトリウムイオンやリチウムイオン等のイオンを添加したＬＴＣＣ基板を昇温して、電圧をかけてＳｉ基板等に接合する、所謂陽極接合が可能になる。陽極接合は封止性に優れ、接合部１５を介さないで接合できるために精度や信頼性の面でも優れた接合方法であるので、機能デバイス１０の信頼性を高めることができる。
　従って、例えば高温処理を必要とするＰＺＴ等の材料をＭＥＭＳ１２に使用することも可能である。また、ＬＳＩ基板１１，ＭＥＭＳ１２及びＬＴＣＣ基板１３をそれぞれ別のファンドリに委託して作製し、これらの部材を図２及び図３の工程で組み立てることによっても製作が可能である。
　さらに、ＬＳＩ基板１１，ＭＥＭＳ１２及びＬＴＣＣ基板１３をウェハレベルで一体化して作製することが可能であると共に、ＬＳＩ基板１１のＬＳＩ上にＭＥＭＳ１２とＬＴＣＣ基板１３に内蔵された受動部品１３ｂとを配置することが可能であるので、面積効率が向上し、小型のチップサイズパッケージとして構成することができる。
　ＬＴＣＣ基板１３の上に実装用パッドとなる金属パッド１３ｃが出ているので、ウェハレベルでの完成後に、ダイシングによって個々の機能デバイス１０に分割し、そのままプリント基板等に実装することができる。この場合、ＬＳＩ基板１１及びＬＴＣＣ基板１３の接合は、ＴＬＰ接合，高温半田接合又は金属拡散接合により行れているので、機能デバス１０の実装時の半田リフローに耐えることができる。
　さらに、ＬＴＣＣ基板１３に低熱膨張率の材料から成る基板を使用していることから、ＬＳＩ基板１１に対して接合しても、ＬＳＩ基板１１を構成するＳｉ基板とほぼ同じ熱膨張率であるので、機能デバイス１０が熱変化によって応力が生じたり、反ったりするようなことがなく、ＬＳＩ基板１１からのＬＴＣＣ基板１３の剥離を回避することができる。
（第２の実施形態）
　図６は、本発明の第２の実施形態による機能デバイス３０の構成を示している。
　図６において、機能デバイス３０は、図１に示した機能デバイス１０とほぼ同様の構成であるが、ＭＥＭＳ１２が圧電振動子として構成されており、ＭＥＭＳ１２がＬＴＣＣ基板１３に対して陽極接合ではなく、ＴＬＰ接合又は金属拡散接合に変更した点でのみ異なる構成になっている。
　この場合、ＭＥＭＳ１２とＬＴＣＣ基板１３の接合部において、ＬＴＣＣ基板１３側の金属パッド１３ｄ，１３ｆ上に、集積回路との接合用の金属バンプ１３ｇが形成され、さらに金属バンプ１３ｇ上に接合層１５が形成されている。ＬＴＣＣ基板１３側の周状の封止用金属パッド１３ｆ上に、周状の封止用金属バンプ１３ｉが形成され、さらに金属バンプ１３ｉ上に封止部１４が形成されている。
　ここで、封止部１４は、前述した封止部１４と同様に構成されており、金属バンプ１３ｉに対してＴＬＰ接合又は金属拡散接合により接合される。
　このような構成の機能デバイス３０によれば、図１に示した機能デバイス１０と同様に作用すると共に、封止部１４は、一旦液相になって硬化した後は、融点が高くなるので、ＬＳＩ基板１１とＬＴＣＣ基板１３との接合の際、あるいは機能デバイス３０の実装の際に液相になることはない。
　なお、封止部１４が液相になることによって、ＭＥＭＳ１２とＬＴＣＣ基板１３の間の電極間距離を精密に制御することが困難であるので、この電極間距離を静電ギャップとして利用するような例えば静電キャパシタ等は不適である。
（第３の実施形態）
　図７は、本発明の第３の実施形態による機能デバイス４０の構成を示している。
　図７において、機能デバイス４０は、図６に示した機能デバイス３０とほぼ同じ構成であるが、ＭＥＭＳ１２がＬＳＩ基板１１に対して接合されている点でのみ異なる構成になっている。この場合、ストッパ部１２ｅもＬＳＩ基板１１側に接合されている。このような構成の機能デバイス４０によれば、図６に示した機能デバイス３０と同様に作用する。
（第４の実施形態）
　図８は、本発明の第４の実施形態による機能デバイス５０の構成を示している。
　図８において、機能デバイス５０は、図７に示した機能デバイス４０とほぼ同じ構成であるが、ＬＴＣＣ基板１３の代わりに、ガラス基板５１を備えている点でのみ異なる構成になっている。ガラス基板５１は、ＬＳＩ基板１１のＳｉ基板と同様な熱膨張係数を有している材料からなる。このようなガラス基板５１の材料としては、パイレックス（登録商標）ガラスを用いることができる。
　ガラス基板５１は、ＬＳＩ基板１１からの接合用の金属パッド５１ａをガラス基板５１の上面の実装用の金属パッド５１ａに接続するために貫通配線５１ｂを備えている。ガラス基板５１は、その下面のＭＥＭＳ１２に対応する領域に凹陥部５１ｃを備えている。これにより、ＬＳＩ基板１１に対してガラス基板５１を接合する際に、封止部１４を薄くしても、ＭＥＭＳ１２がガラス基板５１の下面に当接することがない。従って、ＭＥＭＳ１２はストッパ部１２ｅを備える必要がない。
　なお、図１の第1の実施形態におけるＬＴＣＣ基板１３をガラス基板５１に変えただけの構成では、ストッパ部１２ｅによってＭＥＭＳ１２のための空隙が確保されるので、この凹陥部５１ｃは省略してもよい。
　図９及び図１０は、上述したガラス基板５１を備えた機能デバイス５０の製造方法を示している。
　図９（Ａ）において、先ず、図４及び図５で説明したＭＥＭＳ用Ｓｉ基板２１を用い、このＭＥＭＳ用Ｓｉ基板２１上にＭＥＭＳ１２を作製する。ここでは、ＭＥＭＳ１２の例として圧電振動子を示している。
　次に、図９（Ｂ）に示すように、ＬＳＩ基板１１を用意して、上面にＬＳＩからの取出し電極としての金属パッド１１ａと封止のための金属パッド１１ｂとを形成する。
　続いて、図９（Ｃ）に示すように、ＬＳＩ基板１１上の各金属パッド１１ａ，１１ｂ上に、それぞれめっき、あるいはバリア層が必要な場合には蒸着又はスパッタによって金属バンプ１１ｄ，１１ｅを形成する。
　その後、図９（Ｃ）に示すように、ＭＥＭＳ１２の接合用の金属バンプ１１ｄ上に、めっき又はスパッタ法等によって封止部５２を形成する。封止部５２はＭＥＭＳ１２の表面（下面）においてその輪郭に沿って設けられるように周状に形成され、例えばＭＥＭＳ１２が四角形であれば封止部５２はＭＥＭＳ１２の周縁に沿った矩形の枠型に形成される。
　ここで、金属バンプ１１ｄ及び封止部５２の材料は、後述するガラス基板５１とＬＳＩ基板１１との接合の際に再溶解しないＴＬＰ接合や金属拡散接合（Ａｕ－Ａｕ接合，Ａｌ－Ａｌ接合等）となるような材料が選択される。
　なお、ＴＬＰ接合の場合には、封止部５２が液相となるため、ＭＥＭＳ１２とＬＳＩ基板１１との電極間距離を精密に制御することが困難であるので、この電極間距離を静電ギャップとして利用するようなＭＥＭＳ１２は不適である。
　次に、図９（Ｄ）に示すように、ＭＥＭＳ１２を有するＭＥＭＳ用Ｓｉ基板２１を反転させて、ＬＳＩ基板１１上に載置して、ＴＬＰ接合又は金属拡散接合により接合する。これにより、ＭＥＭＳ１２がＬＳＩ基板１１に対して電気的に接続される。
　次に、図９（Ｅ）に示すように、ＭＥＭＳ用Ｓｉ基板２１からＳｉ基板２３を除去する。この場合、ＭＥＭＳ用Ｓｉ基板２１がＳｉデバイス層／Ｇｅ／ＳｉＯ２／Ｓｉ基板／ＳｉＯ２　から成る場合には、Ｇｅ層２２ｄをＨ２Ｏ２等で選択的にエッチングすることで、Ｓｉ基板２３を除去することができる。これにより、ＭＥＭＳ用Ｓｉ基板２１に作製されたＭＥＭＳ１２が、ＬＳＩ基板１１に移転される。
　次に、図１０（Ａ）に示すように、貫通配線付きのガラス基板５１を用意して、上面の貫通配線５１ｂの領域に実装用の金属パッド５１ａを形成すると共に、下面の貫通配線５１ｂの領域に、ＬＳＩ基板１１の接合用の金属パッド５１ｄを、そして周縁付近に封止用の金属パッド５１ｅを形成する。
　さらに、図１０（Ａ）に示すように、ガラス基板５１の下面のＭＥＭＳ１２に対応する領域へ、例えば深さ数μｍ～十数μｍ程度の凹陥部５１ｃを加工する。なお、この凹陥部５１ｃの加工は後続の封止部５２の成形後に行ってもよい。
　次に、図１０（Ｂ）に示すように、ガラス基板５１の下面の金属パッド５１ｄ，５１ｅ上にめっきやスクリーン印刷によってそれぞれ封止部５４ａ及びバンプ５４ｂを形成する。ここで、封止部５４ａは、ガラス基板５１の外周縁に沿った四角型の枠状に形成されている。
　最後に、図１０（Ｃ）に示すように、ガラス基板５１とＬＳＩ基板１１とを、例えば４００℃以下の温度で、ＴＬＰ接合，高温半田接合等の半田リフローに耐えられる接合方法で接合する。
　接合作業は、好ましくは、真空中又は不活性ガス雰囲気中で行われる。これにより、ＬＳＩ基板１１とガラス基板５１の間に封止された内部空間が真空になるか又は不活性ガスが満たされる。従って、ＬＳＩ基板１１とガラス基板５１の間の内部空間の湿気によってＭＥＭＳ１２の少なくとも一部が化学変化したり、吸着したりしてしまうようなことがないので、ＭＥＭＳ１２の機械的や電気的な動作が妨げられることがなく、ＭＥＭＳ１２を円滑に動作させることができる。
（第５の実施形態）
　図１１は、本発明の第５の実施形態による機能デバイス６０の構成を示している。
　図１１において、機能デバイス６０は、図８に示した機能デバイス５０とほぼ同様の構成であるが、ガラス基板５１が貫通配線５１ｂを備えておらず、ＬＳＩ基板１１に貫通配線６１が設けられており、ＬＳＩ基板１１からの実装用の取出し電極が、ＬＳＩ基板１１の下面に形成された金属パッド６２により構成されている。
　この構成の機能デバイス６０によれば、加工が難しいガラス基板５１に貫通配線１５ｂを設ける必要がないので、ガラス基板５１の作製は専業メーカに委託しなくてもよい。一方、ＬＳＩ基板１１の貫通配線には、メモリ用集積回路等の積層のための技術を利用できるので、機能デバイス６０のコストを低減することができる。
（第６の実施形態）
　図１２は、本発明の第６の実施形態による機能デバイス７０の構成を示している。
　図１２において、機能デバイス７０は、図１に示した機能デバイス１０と図７に示した機能デバイス４０とを組み合わせた構成、即ちＬＴＣＣ基板１３側及びＬＳＩ基板１１側の双方にＭＥＭＳ７１，７２が接合されている点でのみ異なる構成になっている。図１２では、ＭＥＭＳ７１，７２の基板面内方向の位置が重なっていないが、重なっていてもよい。この場合、チップ面積をさらに低減することができる。
　ＭＥＭＳ７１は、図６に示した機能デバイス３０におけるＭＥＭＳ１２と同じ構成であって、例えば静電可変キャパシタ又は静電スイッチとして構成されており、ＭＥＭＳ７２は図７に示した機能デバイス４０におけるＭＥＭＳ１２と同じ構成であって、例えば圧電振動子として構成されている。
　図１３は、機能デバイス７０の製造方法を示している。図２（Ａ）～（Ｄ）に示す工程と同様にして、図１３（Ａ）に示すように、ＭＥＭＳ７１を備えたＬＴＣＣ基板１３が作製される。
　次に、図１３（Ｂ）に示すように、ＬＴＣＣ基板１３の各接合用の金属パッド１３ｄ，１３ｆ上に金属バンプ１３ｇ，１３ｉ、そして封止部１４及び接合層１５を形成する。この際、金属パッド１３ｄ，１３ｆを除くＬＴＣＣ基板１３上にフォトレジスト７３をパターニングして、めっきによるバンプ形成のためのモールドとする。
　その後、図１３（Ｃ）に示すように、フォトレジスト７３を除去する。
　次に、図１３（Ｄ）に示すように、図９（Ａ）～（Ｅ）に示す工程と同様にしてＭＥＭＳ７２を備えたＬＳＩ基板１１が作製される。
　最後に、図１３（Ｃ）のＬＴＣＣ基板１３と図１３（Ｄ）のＬＳＩ基板１１とを、ＴＬＰ接合又は高温半田接合によって接合する。
　これにより、機能デバイス７０が完成する。
　このような構成の機能デバイス７０によれば、ＬＳＩ基板１１側にもＬＴＣＣ基板１３側にもＭＥＭＳ７１，７２を設けることができる。従って、二種類のＭＥＭＳ７１，７２、即ち静電可変キャパシタ又は静電スイッチとしてのＭＥＭＳ７１と、圧電振動子としてのＭＥＭＳ７２と、ＬＴＣＣ基板１３に設けられた受動部品１３ｂとを、ＬＳＩ基板１１と共に、一つの機能デバイス７０中に集積化して、ウェハレベルでのパッケージングが可能である。
　以上述べたように、本発明によれば、ウェハレベルでＬＳＩ基板１１及びＭＥＭＳ１２さらにはＬＴＣＣ基板１３を集積化することができるようにした、極めて優れた機能デバイス１０，３０，４０，５０，６０，７０が提供される。
　上記の実施形態においては、カバー基板１３の金属パッド１３ｃ等とＬＳＩ基板１１の金属パッド１１ａとを、金属バンプ１１ｄ等を介して接合しているが、金属バンプ１１ｄは、カバー基板１３の金属パッド１３ｃ、ＬＳＩ基板１１の金属パッド１１ａの何れか一方又は双方に設けることができる。
　本発明はその趣旨を逸脱しない範囲において様々な形態で実施することができる。例えば、上述した実施形態においては、ＬＴＣＣ基板１３に、受動部品１３ｂとして、インダクタが内蔵されているが、これに限らず、他の受動部品１３ｂ、例えば抵抗やコンデンサを内蔵することも可能である。
　１０，３０，４０，５０，６０，７０：機能デバイス
　１１：集積回路基板
　１１ａ，１１ｃ：金属パッド
　１１ｂ：封止用金属パッド
　１１ｄ，１１ｆ：金属バンプ
　１１ｅ：封止用金属パンプ
　１２：マイクロマシン（ＭＥＭＳ）
　１２ａ：デバイス層
　１２ｂ：凹陥部
　１２ｃ，１２ｄ：電極
　１２ｅ：ストッパ部
　１３：カバー基板（ＬＴＣＣ基板）
　１３ａ：基板
　１３ｂ：受動部品（インダクタ）
　１３ｃ，１３ｄ，１３ｅ：金属パッド
　１３ｆ：封止用金属パッド
　１３ｇ：接合用金属バンプ
　１３ｉ：封止用金属バンプ
　１４：封止部
　１５：接合層
　２１：ＭＥＭＳ用Ｓｉ基板
　２２：ＳＯＩ基板
　２２ａ：Ｓｉデバイス層
　２２ｂ：ＳｉＯ２層
　２２ｃ：Ｓｉハンドル層
　２２ｄ：犠牲層（Ｇｅ層）
　２３：Ｓｉ基板
　２３ａ，２３ｂ：ＳｉＯ２層
　２４：レジストパターン
　５１：ガラス基板
　５１ａ，５１ｄ，５１ｅ：金属パッド
　５１ｂ：貫通配線
　５１ｃ：凹陥部
　５２：封止部
　６１：貫通配線
　６２：金属パッド
　７１，７２：ＭＥＭＳ
　７３：フォトレジスト

Claims (15)

  1. 　集積回路が配設されている集積回路基板と、
    　上記集積回路基板を覆うカバー基板と、
    　上記集積回路基板と上記カバー基板とを封止する周状の封止部と、
    　上記集積回路基板と上記カバー基板との間に配設され該集積回路基板とカバー基板の何れかに電気的に接続されるマイクロマシンと、
    を備えた、機能デバイス。
  2. 　前記集積回路基板の表面に設けられた周状の封止用金属パッドと該封止用金属パッドに対応して前記カバー基板に設けられた周状の封止用金属パッドとが、該封止用金属パッドの何れか一方又は双方に設けられた封止部を介して接続されていることを特徴とする、請求の範囲１に記載の機能デバイス。
  3. 　前記集積回路基板が、その表面に前記集積回路からの取出し電極用の金属パッドを備え、
    　前記カバー基板が、内部に受動部品を内蔵したセラミック基板であって、
    　該セラミック基板の表面には上記受動部品と前記マイクロマシンとを接合するための金属パッドが配設され、
    　前記カバー基板の上記金属パッドと前記集積回路基板の上記金属パッドとが、該金属パッドの何れか一方又は双方に設けられた金属バンプを介して接合されていることを特徴とする、請求の範囲１に記載の機能デバイス。
  4. 　前記集積回路基板と前記カバー基板とを所定の間隔にするために、前記集積回路基板又はカバー基板が、対向する基板表面側へ突出したストッパ部を備えていることを特徴とする、請求の範囲１～３の何れかに記載の機能デバイス。
  5. 　前記カバー基板がガラス基板であって、前記マイクロマシンが該ガラス基板に接合されていることを特徴とする、請求の範囲１又は２に記載の機能デバイス。
  6. 　Ｓｉ基板の犠牲層上に形成されたＳｉデバイス層にマイクロマシンを作製する第一の段階と、
    　上記Ｓｉ基板とほぼ同じ熱膨張率の材料から成るカバー基板の下面に封止用及び接合用の金属パッドを形成する第二の段階と、
    　内部に集積回路が構成された集積回路基板の上面に接合用及び封止用の金属パッドを形成し、該金属パッド上に金属バンプを形成する第三の段階と、
    　上記第三の段階で形成された上記金属バンプの上に接合層及び封止部を形成する第四の段階と、
    　上記第一の段階で作製された上記マイクロマシンを、上記第二の段階で上記金属パッドを形成された上記カバー基板に対して陽極接合によって接合し、上記犠牲層をエッチングして上記Ｓｉ基板を除去する第五の段階と、
    　上記集積回路基板上に上記カバー基板を載置して、上記封止部を用いて上記集積回路基板と上記カバー基板とを接合し、これら集積回路基板及びカバー基板の間の領域を封止する第六の段階と、
    を含んでいることを特徴とする、機能デバイスの製造方法。
  7. 　Ｓｉ基板の犠牲層上に形成されたＳｉデバイス層にマイクロマシンを作製する第一の段
    階と、
    　上記Ｓｉ基板とほぼ同じ熱膨張率の材料から成るカバー基板の下面に封止用及び接合用の金属パッドを形成し、該金属パッド上に接合層及び封止部を形成する第二の段階と、
    　内部に集積回路が構成された集積回路基板の上面に接合用の金属パッド及び封止用の金属パッドを形成し、該金属パッド上に金属バンプを形成する第三の段階と、
    　上記第三の段階で形成された金属バンプのうち、上記マイクロマシンと接合する該金属バンプ上に接合層を形成する第四の段階と、
    　上記第一の段階で作製された上記マイクロマシンを上記第四の段階で接合層を形成された集積回路基板に対して金属接合によって接合し、上記犠牲層をエッチングして上記Ｓｉ基板を除去する第五の段階と、
    　上記集積回路基板上に上記カバー基板を載置して、上記カバー基板上の封止部を用いて上記集積回路基板と上記カバー基板とを接合し、これら集積回路基板及びカバー基板の間の領域を封止する第六の段階と、
    を含んでいることを特徴とする、機能デバイスの製造方法。
  8. 　前記第三の段階で金属パッド上に形成される金属バンプが、前記第六の段階で液相にならない材料で成ることを特徴とする、請求の範囲６又は７に記載の機能デバイスの製造方法。
  9. 　前記犠牲層はＧｅ又は樹脂から成ることを特徴とする、請求の範囲６～８の何れか記載の機能デバイスの製造方法。
  10. 　前記第六の段階が、真空，不活性ガス及び乾燥ガスの何れかの雰囲気中で行われることを特徴とする、請求の範囲６～９の何れかに記載の機能デバイスの製造方法。
  11. 　前記第一の段階で、前記マイクロマシンの作製と同時に、前記集積回路基板と前記カバー基板とを所定の間隔にするためのストッパ部を形成し、
    　前記第三の段階で、上記集積回路基板上のストッパ部に対応する金属パッド上に金属バンプを形成し、
    　前記第五の段階で、このストッパ部を上記マイクロマシンと共に、カバー基板の下面に陽極接合によって接合し、
    　前記第六の段階で、上記ストッパ部を上記集積回路基板上の対応する金属パッドに当接させることを特徴とする、請求の範囲６，９，１０の何れかに記載の機能デバイスの製造方法。
  12. 　前記第二の段階で、前記カバー基板として内部に受動部品を内蔵するセラミック基板を使用して、
    　前記第六の段階で、前記カバー基板内の受動部品を前記集積回路基板内の集積回路に対して接続することを特徴とする、請求の範囲６～１０の何れかに記載の機能デバイスの製造方法。
  13. 　前記第二の段階で、前記カバー基板としてガラス基板を使用して、
    　前記第五の段階で、前記マイクロマシンを上記ガラス基板に移転することを特徴とする、請求の範囲７～１０の何れかに記載のマイクロマシン及び集積回路が一体化されたデバイスの製造方法。
  14. 　前記第二の段階で、前記カバー基板として、上下に貫通する貫通配線を備えたガラス基板を使用して、
    　前記第六の段階で、前記集積回路基板内の集積回路及びマイクロマシンの取出し電極を、上記貫通配線を介してカバー基板の上面に露出させることを特徴とする、請求の範囲１３に記載の機能デバイスの製造方法。
  15. 　前記第三の段階で、前記集積回路基板として、上下に貫通する貫通配線を備えた集積回路基板を使用して、
    　前記第六の段階で、前記集積回路基板内の集積回路及びマイクロマシンの取出し電極を、上記貫通配線を介して集積回路基板の下面に露出させることを特徴とする、請求の範囲１３に記載の機能デバイスの製造方法。
PCT/JP2009/062557 2008-07-09 2009-07-09 機能デバイス及びその製造方法 WO2010005061A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008179645A JP5610177B2 (ja) 2008-07-09 2008-07-09 機能デバイス及びその製造方法
JP2008-179645 2008-07-09

Publications (1)

Publication Number Publication Date
WO2010005061A1 true WO2010005061A1 (ja) 2010-01-14

Family

ID=41507171

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/062557 WO2010005061A1 (ja) 2008-07-09 2009-07-09 機能デバイス及びその製造方法

Country Status (2)

Country Link
JP (1) JP5610177B2 (ja)
WO (1) WO2010005061A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3340294A1 (en) * 2012-11-02 2018-06-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
JP2018113677A (ja) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. キャビティに形成される電子デバイスを製造する方法
US11546998B2 (en) 2014-07-31 2023-01-03 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720485B2 (ja) * 2011-08-12 2015-05-20 オムロン株式会社 電子部品
JP6077832B2 (ja) * 2012-11-13 2017-02-08 キヤノン株式会社 静電櫛歯アクチュエータを用いたミラーデバイスの製造方法
JP2014130767A (ja) * 2012-12-28 2014-07-10 Omron Corp 静電マイクロリレーおよびその製造方法
JP2014187354A (ja) 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
JP6070404B2 (ja) * 2013-05-14 2017-02-01 富士通株式会社 Ｍｅｍｓデバイス及びｍｅｍｓデバイスの製造方法
KR102144874B1 (ko) * 2013-10-24 2020-08-14 에스케이하이닉스 주식회사 관통 비아를 포함하는 반도체 장치
JP6139377B2 (ja) * 2013-10-28 2017-05-31 国立大学法人東北大学 センサ装置およびその製造方法
JP2015159255A (ja) * 2014-02-25 2015-09-03 株式会社リコー アルカリ金属セルの製造方法及び原子発振器の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590882A (ja) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP2001185635A (ja) * 1999-10-15 2001-07-06 Lucent Technol Inc Ｍｅｍｓデバイスを有能するキャビティを具備するパッケージ
JP2007101533A (ja) * 2005-09-09 2007-04-19 Seiko Instruments Inc 力学量センサ
WO2007058280A1 (ja) * 2005-11-16 2007-05-24 Kyocera Corporation 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003329704A (ja) * 2002-05-14 2003-11-19 Mitsubishi Electric Corp 慣性力センサ、およびその製造方法
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
JP5074693B2 (ja) * 2005-01-26 2012-11-14 パナソニック株式会社 微小電気機械デバイス
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
JP2008010324A (ja) * 2006-06-29 2008-01-17 Optrex Corp 光学パネルの製造方法
JP4976950B2 (ja) * 2006-07-28 2012-07-18 パナソニック株式会社 接点構造及びそれを用いた接点装置並びにマイクロリレー
JP4548793B2 (ja) * 2006-09-06 2010-09-22 トレックス・セミコンダクター株式会社 半導体センサー装置およびその製造方法
JP2008244244A (ja) * 2007-03-28 2008-10-09 Sony Corp 電気機械装置および電気・電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590882A (ja) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP2001185635A (ja) * 1999-10-15 2001-07-06 Lucent Technol Inc Ｍｅｍｓデバイスを有能するキャビティを具備するパッケージ
JP2007101533A (ja) * 2005-09-09 2007-04-19 Seiko Instruments Inc 力学量センサ
WO2007058280A1 (ja) * 2005-11-16 2007-05-24 Kyocera Corporation 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3340294A1 (en) * 2012-11-02 2018-06-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
US11546998B2 (en) 2014-07-31 2023-01-03 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
JP2018113677A (ja) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. キャビティに形成される電子デバイスを製造する方法
JP7009186B2 (ja) 2016-12-02 2022-01-25 スカイワークス ソリューションズ，インコーポレイテッド キャビティに形成される電子デバイスを製造する方法

Also Published As

Publication number Publication date
JP2010017805A (ja) 2010-01-28
JP5610177B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
JP5610177B2 (ja) 機能デバイス及びその製造方法
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
TWI471259B (zh) 微機電裝置與其製造方法
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
JP4539155B2 (ja) センサシステムの製造方法
KR101939503B1 (ko) 집적된 cmos 및 mems 센서 제조 방법 및 구조
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
KR101048085B1 (ko) 기능성 소자 패키지 및 그 제조 방법
JP2006247833A (ja) Ｍｅｍｓ素子パッケージ及びその製造方法
TW201307183A (zh) 在電子器件上之金屬薄屏蔽
JP2014187354A (ja) デバイス、及びデバイスの作製方法
JP2004017171A (ja) 電子部品およびその製造方法
JP2014205235A (ja) 機能デバイス
JP4352052B2 (ja) マイクロエレクトロメカニカルシステム（ｍｅｍｓ）デバイスならびにそれを生成するシステムおよび方法
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
JP2005262382A (ja) 電子装置およびその製造方法
JP6095308B2 (ja) 半導体装置とその製造方法
JP2005228863A (ja) 半導体装置の製造方法、半導体装置及びセンサ
EP3467872B1 (en) Semiconductor apparatus and method for manufacturing same
JP2006303061A (ja) ウェハレベル半導体装置の製造方法
JP2006126212A (ja) センサ装置
JP2006133236A (ja) センサシステム
KR100468841B1 (ko) 웨이퍼 레벨 패키징이 가능한 ｍｅｍｓ 소자 및 그 제작방법
JP2006126213A (ja) センサシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09794505

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09794505

Country of ref document: EP

Kind code of ref document: A1