JP6139377B2 - センサ装置およびその製造方法 - Google Patents
センサ装置およびその製造方法 Download PDFInfo
- Publication number
- JP6139377B2 JP6139377B2 JP2013223714A JP2013223714A JP6139377B2 JP 6139377 B2 JP6139377 B2 JP 6139377B2 JP 2013223714 A JP2013223714 A JP 2013223714A JP 2013223714 A JP2013223714 A JP 2013223714A JP 6139377 B2 JP6139377 B2 JP 6139377B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate structure
- structure portion
- electrode
- front substrate
- back substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、センサ装置およびセンサ装置の製造方法に関する。例えばロボットの表面部（例えばハンド部や体表面全体）に設けられ、対象物との接触を検出するセンサ装置に関する。
ヒューマノイドロボットの開発が進んでいる。ヒューマノイドロボットには、人と触れ合ったり、障害物を自律的に回避したり、対象物を把持して移動させるなどの高度な動作が要求される。このような動作には触覚が必要であるので、近年、ロボットのハンド部あるいはロボットの体表面全体に触覚センサを設ける研究が進んでいる（例えば特許文献１、特許文献２）。
ロボット用途などで多数のセンサを搭載するためにはセンサ装置そのものの小型化が極めて重要である。そこで本出願人はすでに特許文献３において小型化できるセンサ装置を提案済みである。特許文献３においては、センサ構造部と集積回路とを一体的に有するＭＥＭＳ（Micro Electro Mechanical Systems）としてセンサ装置を構成する。これにより、センサ装置をウェハレベルで集積化することができる。
特許文献３では、センサ部となるセンサ構造部と、信号処理用集積回路（ＬＳＩ）が作り込まれた半導体基板と、を高さ方向に積層し、センサ電極と集積回路（ＬＳＩ）とをセンサ装置の内側に封止している。このような構造にあっては、ＬＳＩの信号線をいかにして取り出すかが大きな課題となる。ここで、半導体基板に貫通配線を形成し、この貫通配線によってＬＳＩと外部との電気的接続を取ることがまずは考えられる。しかしながら、貫通配線の基礎技術となる貫通ビアの形成は、設計、製造上の制約が非常に多く、商業的利用が難しい。将来的にも、貫通ビアを利用できるのは、最先端、高付加価値の極微細ＣＭＯＳに限られることが予想される。そこで、本出願人らは特許文献３において、半導体基板の側面を経由して半導体基板の裏面にＬＳＩ信号線を取り出すことを提案した。
また、関連する技術として特許文献４（特開２００２−１３１１６１号公報）もある。この文献では、半導体基板に集積回路と圧力検出素子とを形成し、半導体基板をガラス基板と貼り合わせて半導体圧力センサを形成している。このとき、集積回路が外側、圧力検出素子が内側、になるようにガラス基板を半導体基板に貼る。これにより、信号の取り出しは単純なワイヤーボンディングでよくなる。
特許文献３のごとく半導体基板の側面を経由して半導体基板の裏面にＬＳＩ信号線を取り出すことは確かに有効な方法である。しかし、設計、製造上の制約も少なからずあるため、さらなる改良による問題解決が望まれている。また、特許文献４のように、集積回路が外側、圧力検出素子が内側、では、そもそも触覚センサが実現できない。集積回路形成面を直接対象物に接触させて応力を検知しようとすることには、耐久性や検出感度などの点がどうしても無理がある。
本発明のセンサ装置は、
検出対象と直接に接触する接触センシング面を外部に露出する一面に有するとともに、前記接触センシング面の変化に感応してアナログセンサ信号を出力するセンシング手段を前記接触センシング面とは反対側である他面側に有する表基板構造部と、
前記表基板構造部の前記他面側に配置された裏基板構造部と、
前記表基板構造部と前記裏基板構造部とを貼り合わせる接合層と、を備え、
前記表基板構造部の前記他面側には集積回路が組み込まれ、前記集積回路と前記センシング手段との間には絶縁層が介在しており、
裏基板構造部は、当該裏基板構造部の上面と下面との電気的導通をとる貫通電極を有し、
前記接合層は、前記表基板構造部の他面と前記裏基板構造部の前記上面との間に配設され、前記表基板構造部の前記他面と前記裏基板構造部の前記上面とを貼り合わせている
ことを特徴とする。
検出対象と直接に接触する接触センシング面を外部に露出する一面に有するとともに、前記接触センシング面の変化に感応してアナログセンサ信号を出力するセンシング手段を前記接触センシング面とは反対側である他面側に有する表基板構造部と、
前記表基板構造部の前記他面側に配置された裏基板構造部と、
前記表基板構造部と前記裏基板構造部とを貼り合わせる接合層と、を備え、
前記表基板構造部の前記他面側には集積回路が組み込まれ、前記集積回路と前記センシング手段との間には絶縁層が介在しており、
裏基板構造部は、当該裏基板構造部の上面と下面との電気的導通をとる貫通電極を有し、
前記接合層は、前記表基板構造部の他面と前記裏基板構造部の前記上面との間に配設され、前記表基板構造部の前記他面と前記裏基板構造部の前記上面とを貼り合わせている
ことを特徴とする。
本発明では、
前記集積回路と前記センシング手段との間の絶縁層の厚みはトータルで５μｍ以上である
ことが好ましい。
前記集積回路と前記センシング手段との間の絶縁層の厚みはトータルで５μｍ以上である
ことが好ましい。
本発明では、
前記集積回路は複数の入出力端子を有し、
前記表基板構造部の前記他面側には、
前記入出力端子のうちの一以上は前記センシング手段と配線によって電気的導通がとられ、
前記入出力端子のうちの他の一以上は前記裏基板構造部の前記貫通電極と電気的導通がとられ、
前記センシング手段からの前記アナログセンサ信号は前記集積回路で処理された後、前記裏基板構造部の前記貫通電極を介して前記裏基板構造部の下面から出力される
ことが好ましい。
前記集積回路は複数の入出力端子を有し、
前記表基板構造部の前記他面側には、
前記入出力端子のうちの一以上は前記センシング手段と配線によって電気的導通がとられ、
前記入出力端子のうちの他の一以上は前記裏基板構造部の前記貫通電極と電気的導通がとられ、
前記センシング手段からの前記アナログセンサ信号は前記集積回路で処理された後、前記裏基板構造部の前記貫通電極を介して前記裏基板構造部の下面から出力される
ことが好ましい。
本発明では、
前記表基板構造部は、前記一面側からのエッチングで薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記薄肉部の最も薄いところの厚みは、前記集積回路を構成するトランジスタのウェル深さに対して２倍以上の厚さを有する
ことが好ましい。
前記表基板構造部は、前記一面側からのエッチングで薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記薄肉部の最も薄いところの厚みは、前記集積回路を構成するトランジスタのウェル深さに対して２倍以上の厚さを有する
ことが好ましい。
本発明では、
前記表基板構造部は、他面側から順にSi、SiO２、SiであるSOI基板であって、
他面側Si層の厚みは前記集積回路を構成するトランジスタのウェル深さに対して２倍以上であり、
前記一面側からのエッチングが前記SiO２層で止まり、
前記薄肉部の厚みは、前記他面側Si層の厚みで決定される
ことが好ましい。
前記表基板構造部は、他面側から順にSi、SiO２、SiであるSOI基板であって、
他面側Si層の厚みは前記集積回路を構成するトランジスタのウェル深さに対して２倍以上であり、
前記一面側からのエッチングが前記SiO２層で止まり、
前記薄肉部の厚みは、前記他面側Si層の厚みで決定される
ことが好ましい。
本発明では、
前記表基板構造部は、集積回路を形成するためのロードープ層をハイドープP＋層にエピタキシャル成長させたエピウェハであり、
前記ハイドープP＋層の厚みは、前記集積回路を構成するトランジスタのウェル深さに対して２倍以上であり、
前記一面側からのエッチングが前記ハイドープP＋層の境界で止まっている
ことが好ましい。
前記表基板構造部は、集積回路を形成するためのロードープ層をハイドープP＋層にエピタキシャル成長させたエピウェハであり、
前記ハイドープP＋層の厚みは、前記集積回路を構成するトランジスタのウェル深さに対して２倍以上であり、
前記一面側からのエッチングが前記ハイドープP＋層の境界で止まっている
ことが好ましい。
本発明では、
前記表基板構造部は、前記一面側から薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記ダイヤフラム構造は、前記薄肉部のほぼ中央領域に前記薄肉部よりも厚みを有しその上面が前記センシング面となる力伝達部を有しており、
前記表基板構造部の前記他面側において前記力伝達部の真裏に相当する領域には、前記集積回路のアナログ回路が１以上形成されている
ことが好ましい。
前記表基板構造部は、前記一面側から薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記ダイヤフラム構造は、前記薄肉部のほぼ中央領域に前記薄肉部よりも厚みを有しその上面が前記センシング面となる力伝達部を有しており、
前記表基板構造部の前記他面側において前記力伝達部の真裏に相当する領域には、前記集積回路のアナログ回路が１以上形成されている
ことが好ましい。
本発明では、
前記センシング手段は静電容量素子であって、
前記表基板構造部の前記他面に形成され、前記接触センシング面が押された際に共に変位する変位電極と、
前記裏基板構造部の前記上面に配設され、前記変位電極と対向した固定電極と、を有する
ことが好ましい。
前記センシング手段は静電容量素子であって、
前記表基板構造部の前記他面に形成され、前記接触センシング面が押された際に共に変位する変位電極と、
前記裏基板構造部の前記上面に配設され、前記変位電極と対向した固定電極と、を有する
ことが好ましい。
本発明では、
前記変位電極は、回転対称性を有しつつ、３極、４極、６極または８極に分かれている
ことが好ましい。
前記変位電極は、回転対称性を有しつつ、３極、４極、６極または８極に分かれている
ことが好ましい。
本発明では、
前記表基板構造部の前記他面には、前記変位電極に加えて、前記接触センシング面が押されても変位しない参照電極が形成されており、
前記集積回路は、前記変位電極と前記固定電極との間の静電容量値と、前記参照電極と前記固定電極との間の静電容量値と、の差を検知する
ことが好ましい。
前記表基板構造部の前記他面には、前記変位電極に加えて、前記接触センシング面が押されても変位しない参照電極が形成されており、
前記集積回路は、前記変位電極と前記固定電極との間の静電容量値と、前記参照電極と前記固定電極との間の静電容量値と、の差を検知する
ことが好ましい。
本発明では、
前記センシング手段は静電容量素子であって、
前記表基板構造部の前記他面側に配設、前記接触センシング面が押された際に共に変位する変位電極と、
前記裏基板構造部の前記上面に配設され、前記変位電極と対向した固定電極と、を有し、
前記変位電極は、前記表基板構造部の前記他面側において前記表基板構造部の前記他面と平行なトーションバーを揺動軸として揺動可能であり、
さらに、
前記表基板構造部の前記他面には前記接触センシング面とともに変位するロッドが垂下するように設けられ、前記変位電極の一辺はリンクを介して前記ロッドに接続されている
ことが好ましい。
前記センシング手段は静電容量素子であって、
前記表基板構造部の前記他面側に配設、前記接触センシング面が押された際に共に変位する変位電極と、
前記裏基板構造部の前記上面に配設され、前記変位電極と対向した固定電極と、を有し、
前記変位電極は、前記表基板構造部の前記他面側において前記表基板構造部の前記他面と平行なトーションバーを揺動軸として揺動可能であり、
さらに、
前記表基板構造部の前記他面には前記接触センシング面とともに変位するロッドが垂下するように設けられ、前記変位電極の一辺はリンクを介して前記ロッドに接続されている
ことが好ましい。
本発明では、
前記センシング手段は、ピエゾ抵抗部である
ことが好ましい。
前記センシング手段は、ピエゾ抵抗部である
ことが好ましい。
本発明ではでは、
前記表基板構造部は、前記一面側から薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記ダイヤフラム構造は、
前記薄肉部のほぼ中央領域に前記薄肉部よりも厚みを有しその上面が前記センシング面となる力伝達部と、
前記薄肉部を取り囲むようにしてあり、前記薄肉部よりも厚みを有する支持枠部と、を有しており、
前記ピエゾ抵抗部は、前記表基板構造部の他面において、前記薄肉部と前記力伝達部との境界および前記薄肉部と前記支持枠部との境界の少なくともいずれかに配置されている
ことが好ましい。
前記表基板構造部は、前記一面側から薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記ダイヤフラム構造は、
前記薄肉部のほぼ中央領域に前記薄肉部よりも厚みを有しその上面が前記センシング面となる力伝達部と、
前記薄肉部を取り囲むようにしてあり、前記薄肉部よりも厚みを有する支持枠部と、を有しており、
前記ピエゾ抵抗部は、前記表基板構造部の他面において、前記薄肉部と前記力伝達部との境界および前記薄肉部と前記支持枠部との境界の少なくともいずれかに配置されている
ことが好ましい。
本発明では、
前記裏基板構造部は、貫通電極付きのセラミック基板である
ことが好ましい。
前記裏基板構造部は、貫通電極付きのセラミック基板である
ことが好ましい。
本発明では、
前記セラミック基板は、ＬＴＣＣ基板（低温焼成積層セラミック、Low Temperature Co-fired Ceramics）である
ことが好ましい。
前記セラミック基板は、ＬＴＣＣ基板（低温焼成積層セラミック、Low Temperature Co-fired Ceramics）である
ことが好ましい。
本発明では、
前記ＬＴＣＣ基板の熱膨張率がシリコンの熱膨張率とほぼ等しい
ことが好ましい。
前記ＬＴＣＣ基板の熱膨張率がシリコンの熱膨張率とほぼ等しい
ことが好ましい。
本発明では、
前記裏基板構造部は、貫通電極が形成されたSi基板である
ことが好ましい。
前記裏基板構造部は、貫通電極が形成されたSi基板である
ことが好ましい。
本発明のセンサ装置の製造方法は、
前記センサ装置を製造する製造方法であって、
前記集積回路の入出力端子と電気的に導通しておりかつ突起状の接続バンプを前記表基板構造部の前記他面側に用意しておき、
前記表基板構造部と前記裏基板構造部とを接合する際に、前記接続バンプを前記裏基板構造部の前記上面に露出した前記貫通電極に突き当てる
ことを特徴とする。
前記センサ装置を製造する製造方法であって、
前記集積回路の入出力端子と電気的に導通しておりかつ突起状の接続バンプを前記表基板構造部の前記他面側に用意しておき、
前記表基板構造部と前記裏基板構造部とを接合する際に、前記接続バンプを前記裏基板構造部の前記上面に露出した前記貫通電極に突き当てる
ことを特徴とする。
本発明では、
前記表基板構造部の他面側に前記接続バンプのもとになる金属電極を突起状に形成し、
さらに、前記金属電極も含めて前記表基板構造部の他面側を覆うように前記接合層のもとになる有機接着剤を塗布し、
前記表基板構造部の他面側を研磨することで、前記接合層から突起した前記接続バンプを得る
ことが好ましい。
前記表基板構造部の他面側に前記接続バンプのもとになる金属電極を突起状に形成し、
さらに、前記金属電極も含めて前記表基板構造部の他面側を覆うように前記接合層のもとになる有機接着剤を塗布し、
前記表基板構造部の他面側を研磨することで、前記接合層から突起した前記接続バンプを得る
ことが好ましい。
本発明では、
前記接続バンプの研磨面には凸凹の研磨痕が残るようにし、
前記接続バンプを前記裏基板構造部の前記貫通電極に突き当てた際には、前記接続バンプの前記研磨痕の凸凹が潰れる
ことが好ましい。
前記接続バンプの研磨面には凸凹の研磨痕が残るようにし、
前記接続バンプを前記裏基板構造部の前記貫通電極に突き当てた際には、前記接続バンプの前記研磨痕の凸凹が潰れる
ことが好ましい。
本発明では、
前記裏基板構造部の上面側のうち前記貫通電極の周囲をエッチングすることで、前記貫通電極の所定高さが前記裏基板構造部の上面において露出させる
ことが好ましい。
前記裏基板構造部の上面側のうち前記貫通電極の周囲をエッチングすることで、前記貫通電極の所定高さが前記裏基板構造部の上面において露出させる
ことが好ましい。
本発明では、
前記貫通電極は、前記エッチングされた際に多孔質状になる
ことが好ましい。
前記貫通電極は、前記エッチングされた際に多孔質状になる
ことが好ましい。
本発明では、
前記表基板構造部と前記裏基板構造部とを接合した後で、前記表基板構造部の前記一面側を部分的にエッチングすることで前記表基板構造部の前記一面側をダイヤフラム構造とする
ことが好ましい。
前記表基板構造部と前記裏基板構造部とを接合した後で、前記表基板構造部の前記一面側を部分的にエッチングすることで前記表基板構造部の前記一面側をダイヤフラム構造とする
ことが好ましい。
本発明では、
前記表基板構造部と前記裏基板構造部との貼り合わせにあたって互いの位置関係を調整するための位置決めマークを前記表基板構造部と前記裏基板構造部とにそれぞれ設けておく
ことが好ましい。
前記表基板構造部と前記裏基板構造部との貼り合わせにあたって互いの位置関係を調整するための位置決めマークを前記表基板構造部と前記裏基板構造部とにそれぞれ設けておく
ことが好ましい。
本発明の実施の形態を図示するとともに図中の各要素に付した符号を参照して説明する。
（第１実施形態）
図１は、多数のセンサ装置２００を配置した触覚センサシステム１００をロボットのハンドに適用した様子を示す図である。図２は、バス１１０に複数のセンサ装置２００を配置した様子を示す図である。
（第１実施形態）
図１は、多数のセンサ装置２００を配置した触覚センサシステム１００をロボットのハンドに適用した様子を示す図である。図２は、バス１１０に複数のセンサ装置２００を配置した様子を示す図である。
本実施形態のセンサ装置２００は、図１に示すようにロボット１０のハンド１１あるいはロボット１０の体表面全体に配置され、全体として触覚センサシステム１００を構成するためのものである。各バス１１０には複数の触覚センサ装置２００が設けられている。本明細書の説明においては、「触覚」を省略して、単に、「センサ装置２００」と称する。本実施形態では、バス１１０の配線ラインとしては４本のライン１１２、１１２、１１３、１１３が設けられている。ここでは、４本のうち２本は電源ライン１１２、１１２であり、２本は差動シリアル伝送用の信号ライン１１３、１１３である。なお、配線はセンサ装置の仕様に応じて適宜設計されていればよく、例えば、一本のシリアル信号線、＋３．３Ｖの電源線、＋１．８Ｖの電源線、ＧＮＤ線、としてもよい。そして、総てのバス１１０は、情報中継装置１２０および集線装置１３０を介して情報統合装置１４０に接続されている。
例えばロボット１０のハンド１１が対象物（不図示）を掴むなどしてロボット１０の表面が対象物に接触すると、各センサ装置２００が接触圧を検知する。さらに各センサ装置２００は、センサ信号のデジタル信号処理を実行する。そして、デジタル信号処理済みのセンサ信号が各センサ装置２００から情報統合装置１４０に送信される。情報統合装置１４０では、センサ装置２００からの情報を統合して、どの位置にどの程度の力がかかっているかを検出する。
次に、センサ装置２００の構成を説明する。
図３は、センサ装置２００を表面側からみた斜視図である。
図４は、センサ装置２００を裏面側からみた斜視図である。
図４中、見やすくするために、センサ装置２００の輪郭線を白線で付加した。
図５は、センサ装置２００の断面図である。
図３は、センサ装置２００を表面側からみた斜視図である。
図４は、センサ装置２００を裏面側からみた斜視図である。
図４中、見やすくするために、センサ装置２００の輪郭線を白線で付加した。
図５は、センサ装置２００の断面図である。
断面図を描くにあたっては、ハッチングを適宜省略している。本実施形態のセンサ装置２００は薄い膜の層などを数多含んでおり、すべての構成要素にハッチングを付けてしまうと、図面が極めて見にくくなると懸念される。また、本実施形態のセンサ装置２００は多くの構成要素を含んでいるので、すべての相異なる構成要素に対して別種のハッチングを付けることは難しく、よく似たハッチングを付けると却って見にくくなってしまうと懸念される。このような事情を勘案して、ハッチングを適宜省略している。
図５に示すように、センサ装置２００は、表基板構造部３００（トップ基板構造部）３００と裏基板構造部４００（ボトム基板構造部）４００とが接合部２１０にて貼り合わされた構造を有する。表基板構造部３００（トップ基板構造部）３００と裏基板構造部４００（ボトム基板構造部）４００とを貼り合わせる直前の状態は、図４３を参照されたい。
表基板構造部３００は、構造本体部３１０と、配線層３７０と、接続バンプ３９０と、を有する。そして、構造本体部３１０には、ダイヤフラム３２０と、集積回路部３４０と、が作り込まれている。構造本体部３１０は、主としてＳｉで形成されている。図３に図示されるように、表側面（一面側）を平面視したとき、構造本体部３１０の中心部には対象物と接触するための力伝達部３２１が凸状に設けられ、力伝達部３２１の周囲は凹状の薄肉部３２３となっている。薄肉部３２３が弾性変形可能であることにより、構造本体部３１０が作動膜（ダイヤフラム３２０）として機能するようになる。
すなわち、力伝達部３２１に力がかかると構造本体部３１０がたわむようになっている。図６に、力伝達部３２１に力を受けて構造本体部３１０がたわんだ状態を例示した。薄肉部３２３の周囲である周縁部は、作動膜を支持する支持枠部３２５となっている。
すなわち、力伝達部３２１に力がかかると構造本体部３１０がたわむようになっている。図６に、力伝達部３２１に力を受けて構造本体部３１０がたわんだ状態を例示した。薄肉部３２３の周囲である周縁部は、作動膜を支持する支持枠部３２５となっている。
ここに、力伝達部３２１により接触センシング面が構成されている。
ここで、構造本体部３１０の表面側（一面側）であるダイヤフラム３２０の具体的形状を概説しておく。力伝達部３２１のおもて面は平坦面である。そして、力伝達部３２１から薄肉部３２３に移行する部位は傾斜面（テーパ）３２３Ａになっている。薄肉部３２３の最下部は平坦面であり、薄肉部３２３から支持枠部３２５に移行する部位は傾斜面（テーパ）３２３Ｂになっている。傾斜面３２３Ａ、３２３Ｂを設けることにより、局所的な応力集中を防ぐことができる。
本実施形態の特徴の一つは、構造本体部３１０の表面側（一面側）にはダイヤフラム３２０があり、さらに、構造本体部３１０の裏面側（他面側）に集積回路３４０が一体的に作り込まれている点にある。このようにセンサ装置２００ごとに集積回路３４０を持ち、センサ装置２００ごとに分散処理を実行できるようになっている。集積回路３４０の動作の一例は、ダイヤフラム３２０に掛かる応力に応じた検出信号を処理し、バス１１０を介してセンサ信号を情報統合装置１４０に送信することである。また、逆に、集積回路３４０は、情報統合装置１４０からの指令を受けて、センサＩＤ、センサ閾値といった設定情報をレジスタに登録する。
それぞれのセンサ装置２００ごとに集積回路３４０は独自に動作するので、センサＩＤはもちろんのこと、センサ閾値といった設定値がセンサ装置２００ごとに異なっていてもよい。
それぞれのセンサ装置２００ごとに集積回路３４０は独自に動作するので、センサＩＤはもちろんのこと、センサ閾値といった設定値がセンサ装置２００ごとに異なっていてもよい。
ここで、集積回路３４０を構造本体部３１０の裏面側に作りこむにあたっては、構造本体部３１０自身が力を受けて変形する作動膜（ダイヤフラム３２０）を兼ねていることを考慮する必要がある。
すなわち、Ｓｉにはピエゾ抵抗効果が存在する。しかも、Ｓｉのピエゾ抵抗係数は極めて大きく、結晶方位に強く依存する。参考のため、図７にP型Si｛１００｝面におけるピエゾ抵抗係数を示す。したがって、力印加による変形応力が回路動作特性に影響してしまうことが懸念される。力印加による変形応力が回路動作に影響しないようにするためには、単純には、構造本体部３１０の裏面において力伝達部３２１および薄肉部３２３に対応する部位には集積回路３４０を作らず、支持枠部３２５に対応する部位にのみ集積回路３４０を形成することが考えられる。しかし、当然のことながら、これではデッドスペースが大きいため、その分センサ装置２００が大きくなってしまうことになる。
すなわち、Ｓｉにはピエゾ抵抗効果が存在する。しかも、Ｓｉのピエゾ抵抗係数は極めて大きく、結晶方位に強く依存する。参考のため、図７にP型Si｛１００｝面におけるピエゾ抵抗係数を示す。したがって、力印加による変形応力が回路動作特性に影響してしまうことが懸念される。力印加による変形応力が回路動作に影響しないようにするためには、単純には、構造本体部３１０の裏面において力伝達部３２１および薄肉部３２３に対応する部位には集積回路３４０を作らず、支持枠部３２５に対応する部位にのみ集積回路３４０を形成することが考えられる。しかし、当然のことながら、これではデッドスペースが大きいため、その分センサ装置２００が大きくなってしまうことになる。
そこで、本発明者らは詳細な検討を行い、回路配置に工夫をこらした。図６に図示されるように、力伝達部３２１に力が掛かったときに構造本体部３１０において最も応力を受けるのは、薄肉部３２３であり、さらに詳細には、薄肉部３２３から支持枠部３２５への移行部３２６Ｂと、薄肉部３２３から力伝達部３２１への移行部３２６Ａと、である。薄肉部３２３から支持枠部３２５への移行部３２６Ｂでは圧縮応力を受ける。薄肉部３２３から力伝達部３２１への移行部３２６Ａでは引っ張り応力を受ける。後の説明のため、構造本体部３１０の裏面において薄肉部３２３に対応する部位を「歪み部３２７」と称することとする。
一方、構造本体部３１０の裏面において力伝達部３２１および支持枠部３２５に対応する部位は、変形応力の影響を受けにくい。支持枠部３２５に対応する部位が変形応力の影響を受けないのは当然である。力伝達部３２１は、そのおもて面に力を受けて力伝達部３２１全体が押下げられるのであるが、図６をよく見て判るように、構造本体部３１０の裏面において力伝達部３２１に対応する部位は、面全体が一体的に変位するのであり、曲げ応力のような力は発生しない。したがって、構造本体部３１０の裏面において力伝達部３２１に対応する部位は歪まないのである。そこで、構造本体部３１０の裏面において力伝達部３２１および支持枠部３２５に対応する部位を、「非歪み部３２８」と称することとする。
さて、Ｓｉ基板の抵抗が変化した場合に回路動作に強い影響を受けるのは、典型的には、アナログ信号処理回路である。逆に、ロジック回路部や低抵抗かつ短い配線は応力に対して比較的鈍感である。
そこで、回路配置の工夫としては、図８に図示するように、非歪み部３２８にアナログ信号処理回路を形成し、歪み部３２７にはアナログ信号処理回路を形成しないようにする、ということになる。歪み部３２７には、ロジック回路部や低抵抗かつ短い配線を配置することにする。
回路の具体例を説明する。
図９は、センサ装置２００に組み込む回路の例である。このような回路の構成および動作の説明は、例えば、本出願人によるＷＯ２０１１／０４５８３５に開示済みである。この回路構成のなかでアナログ的回路は、センサ信号検出部３４１、クロック発生部３４２および電源電圧制御部３４３である。（したがって、残りの回路である論理演算処理部３４４、シリアル化部３４５、データ送信部３４６、バス状態判定部３４７、設定レジスタ３４８および送信履歴レジスタ３４９はデジタル的回路である。）センサ信号検出部３４１のうち周波数変換部３４１Ａは、センサ電極の静電容量変化を周波数変化に変換する。（センサ電極が静電容量式であることは後述する。）周波数変換部３４１Ａは、例えば、図１０のようなシュミットトリガ型ＣＦ（容量−周波数）コンバータ回路で実現できる。帰還抵抗Ｒが特性に重要な部分となっており、ピエゾ抵抗効果によって抵抗値が変化すると変換係数が大きく変化してしまう。
図９は、センサ装置２００に組み込む回路の例である。このような回路の構成および動作の説明は、例えば、本出願人によるＷＯ２０１１／０４５８３５に開示済みである。この回路構成のなかでアナログ的回路は、センサ信号検出部３４１、クロック発生部３４２および電源電圧制御部３４３である。（したがって、残りの回路である論理演算処理部３４４、シリアル化部３４５、データ送信部３４６、バス状態判定部３４７、設定レジスタ３４８および送信履歴レジスタ３４９はデジタル的回路である。）センサ信号検出部３４１のうち周波数変換部３４１Ａは、センサ電極の静電容量変化を周波数変化に変換する。（センサ電極が静電容量式であることは後述する。）周波数変換部３４１Ａは、例えば、図１０のようなシュミットトリガ型ＣＦ（容量−周波数）コンバータ回路で実現できる。帰還抵抗Ｒが特性に重要な部分となっており、ピエゾ抵抗効果によって抵抗値が変化すると変換係数が大きく変化してしまう。
また、クロック発生部３４２においては、ピエゾ抵抗効果によって発振周波数を決める抵抗値が変化してしまうと、クロック周波数が大きく変化してしまうことになる。
従来通りの設計指針に従えば、支持枠部３２５に対応する部位にアナログ回路を配置するところであるが、本実施形態では、非歪み部３２８である力伝達部３２１の裏側にセンサ信号検出部３４１、クロック発生部３４２および電源電圧制御部３４３の一つ以上を配置してもよい。このように本発明者らは、ダイヤフラム３２０を一体的に有する構造本体部３１０のなかで歪み部３２７と非歪み部３２８とを峻別した。さらに、本発明者らは、回路のなかで応力変形に対して敏感な回路と鈍感な回路とを峻別した。その上で、応力変形に対して敏感な回路であっても非歪み部３２８である力伝達部３２１の真裏であれば形成することに問題無いことを見いだした。これは、センサ装置２００（センサチップ）の劇的な小型化に繋がり、したがって、低コストにも繋がる。
次に、配線層３７０および接続バンプ３９０について説明する。構造本体部３１０の裏面（他面）において集積回路３４０が作り込まれ、さらにその上層には配線層３７０および接続バンプ３９０が形成されている。
図５において、集積回路３４０の上に入出力端子（Ｉ／Ｏ端子）３５１と表面絶縁層３５２とがあり、本実施形態では入出力端子（Ｉ／Ｏ端子）３５１と表面絶縁層３５２とは同一平面となっている。そして、表面絶縁層３５２の上に配線層３７０が形成されている。この配線層３７０は、パターニングにより、一部はセンサ電極３７１、３７８となり、一部は配線３８１となる。
図５において、集積回路３４０の上に入出力端子（Ｉ／Ｏ端子）３５１と表面絶縁層３５２とがあり、本実施形態では入出力端子（Ｉ／Ｏ端子）３５１と表面絶縁層３５２とは同一平面となっている。そして、表面絶縁層３５２の上に配線層３７０が形成されている。この配線層３７０は、パターニングにより、一部はセンサ電極３７１、３７８となり、一部は配線３８１となる。
ここで、“上”、“下”の説明がやや錯綜するので整理しておく。図５で見ると、直感的には集積回路３４０の下層が表面絶縁層３５２であるが、これを「集積回路３４０の上に表面絶縁層３５２がある」と表現することにする。これは、図１５から図４２における製造工程においては、集積回路３４０の上に表面絶縁層３５２があり、さらに表面絶縁層３５２の上に、配線層３７０（センサ電極３７１、３７８および配線３８１）を形成するからである。図１５から図４２の製造工程の説明と整合させるため、図５ではやや直感に反するが、「集積回路３４０の上に表面絶縁層３５２がある」と表現する。
表面絶縁層３５２の上に配線層３７０が形成され、配線層３７０には、配線３８１とセンサ電極３７１、３７８とがパターンされている。図１１、図１２は、構造本体部３１０の裏面に形成された配線３８１およびセンサ電極３７１、３７８のパターンを示す図である。
表基板構造部３００の側に形成されるセンサ電極としては、変位電極３７１と参照電極３７８とがある。中央の四角形電極がダイヤフラム３２０の変形に伴い変位する変位電極３７１である。変位電極３７１は、力伝達部３２１および薄肉部３２３の真裏に相当する位置にあり、力伝達部３２１および薄肉部３２３の真裏に相当する領域の面積を持つ。力伝達部３２１に応力が掛かって力伝達部３２１が押されると、変位電極３７１も押されて変位する。具体的には、変位電極３７１のうちで力伝達部３２１の真裏に相当する領域が押されて変位する。
変位電極３７１の周囲を囲むように参照電極３７８が形成されている。したがって、本実施形態では、参照電極３７８は、四角い枠状である。参照電極３７８と変位電極３７１とは電気的に繋がっておらず、両者の間にはわずかに隙間がある。参照電極３７８は支持枠部３２５の裏側に相当する位置にある。したがって、力伝達部３２１に力が掛かって力伝達部３２１が押されても、参照電極３７８は変位しない。
変位電極３７１も参照電極３７８も配線３８１によりそれぞれ入出力端子３５１に電気的に接続されている。
参照電極３７８の周囲には、複数の接続バンプ３９０が形成されている。接続バンプ３９０は、表基板構造部３００と裏基板構造部４００との電気的接続をとるために、裏基板構造部４００の電極４３０に突き当てられるように突起状に形成された電極である。図５を参照すると判るように、入出力端子３５１と電気的接続をとるように配線３８１が形成され、この配線３８１の上に接続バンプ３９０が形成されている。これにより、裏基板構造部４００と集積回路３４０の入出力端子３５１とが電気的に接続される。
配線層３７０（センサ電極３７１、３７８、配線３８１）のパターニングおよび接続バンプ３９０を如何に形成するかについては、後述する。
なお、図１１の平面図において、接続バンプ３９０（および入出力端子３５１）のさらに外側に電極パッド３８５が形成されている。図１１においては、右側に上下に並んでいる。この電極パッド３８５は、製造途中で電気的導通を検査するための電極パッドである。
さらに、図示は省略するが、接続バンプ３９０、入出力端子３５１、および電極パッド３８５の外側に接合ランドを設けておくことが好ましい。接合用ランドは、配線層３７０のパターニングの際に同時に形成する。
接合用ランドは、接合位置を明確にするとともに接合領域を確保するため、あるいは、後述する接合部（有機接着剤）２１０との接着性をよくするための機械的接合用金属膜領域である。本実施形態においては接合には有機接着材を用いたが（詳しくは後述する）、これ以外に金属系の材料、合金、半田、金属そのもの、例えばCuSn、AlGe、 CuIn等、鉛半田、鉛フリー半田等、Cu/Cu、An/An、などを用いた接合を用いることができる。
この場合、接合用ランドは金属薄膜層、例えばCr/Pt/Auなどになる。ここでは、表基板構造部３００の側の接合用ランドを説明したが、裏基板構造部４００の側にも同様に接合用ランドを設けておくことが好ましい。
接合用ランドは、接合位置を明確にするとともに接合領域を確保するため、あるいは、後述する接合部（有機接着剤）２１０との接着性をよくするための機械的接合用金属膜領域である。本実施形態においては接合には有機接着材を用いたが（詳しくは後述する）、これ以外に金属系の材料、合金、半田、金属そのもの、例えばCuSn、AlGe、 CuIn等、鉛半田、鉛フリー半田等、Cu/Cu、An/An、などを用いた接合を用いることができる。
この場合、接合用ランドは金属薄膜層、例えばCr/Pt/Auなどになる。ここでは、表基板構造部３００の側の接合用ランドを説明したが、裏基板構造部４００の側にも同様に接合用ランドを設けておくことが好ましい。
裏基板構造部４００を説明する。裏基板構造部４００は、LTCC（Low Temperature Co-fired Ceramics）という絶縁性基板４１０に貫通電極４２０が設けられたものである。ＬＴＣＣ基板のなかでも、熱膨張係数がＳｉの熱膨張係数に近いものにすることが好ましい。Ｓｉと熱膨張係数を合わせておくことで温度変化に伴う応力が発生しにくくなるので、温度特性が改善されたセンサ装置２００とすることができる。
図５を参照して判るように、貫通電極４２０は、絶縁性基板４１０の上面と下面とに露出している。図５に示すように、裏基板構造部４００の上面には固定電極４５０が形成されている。図１３は、裏基板構造部４００の上面を示す図である。固定電極４５０は、変位電極３７１および参照電極３７８に対向配置された一枚の電極板（膜）であり、参照電極３７８の外周よりも一回り大きい。固定電極４５０の方が一回り大きいことにより、表基板構造部３００と裏基板構造部４００とを貼り合わせるときに仮に僅かに位置ずれが生じた場合でも、変位電極３７１および参照電極３７８は固定電極４５０と確実にカップリングする。
図５を参照して判るように、貫通電極４２０は、絶縁性基板４１０の上面と下面とに露出している。図５に示すように、裏基板構造部４００の上面には固定電極４５０が形成されている。図１３は、裏基板構造部４００の上面を示す図である。固定電極４５０は、変位電極３７１および参照電極３７８に対向配置された一枚の電極板（膜）であり、参照電極３７８の外周よりも一回り大きい。固定電極４５０の方が一回り大きいことにより、表基板構造部３００と裏基板構造部４００とを貼り合わせるときに仮に僅かに位置ずれが生じた場合でも、変位電極３７１および参照電極３７８は固定電極４５０と確実にカップリングする。
力伝達部３２１に力が掛かることによって変位電極３７１が変位すると、変位電極３７１と固定電極４５０との間の静電容量が変化する。一方、参照電極３７８と固定電極４５０との間の静電容量は変化しない。ここで、変位電極３７１と固定電極４５０とからなる電極対を検出用電極対と称することにする。また、参照電極３７８と固定電極４５０とからなる電極対を参照用電極対と称することにする。
検出用電極対（３７１、４５０）と参照用電極対（３７８、４５０）とで両者の初期容量はほぼ同じになるように設計されている。検出用電極対（３７１、４５０）の容量変化と参照用電極対（３７８、４５０）の容量変化とをともに集積回路３４０に取り込み、差動回路にて差を取る。したがって、固定電極４５０の電位は直接に絶縁性基板４１０の下面に取り出されるのでなく、一旦接続バンプ３９０を介して集積回路３４０に入力されるようになっている。これにより、ゼロ点（オフセット）の除去や温度特性の改善、経年変化特性の改善を図ることができる。
図１３において、固定電極４５０の周囲に、貫通電極４２０の上端が見えている。貫通電極４２０の周囲の絶縁性基板４１０（LTCC基板）がエッチングされており、貫通電極４２０の上端部が露出している。この露出した貫通電極４２０の上端部が前記接続バンプ３９０との突き当て部になる。露出した貫通電極４２０の上端部を突当て電極４３０と称することとする。
表基板構造部３００と裏基板構造部４００との間は接合部２１０にて接着されている。接合部２１０は、表基板構造部３００の裏面において集積回路形成領域のさらに外側の領域を囲むように設けられた有機接着剤である。接合部２１０によって、電極（３７１、３７８、４５０）や集積回路３４０が表基板構造部３００と裏基板構造部４００との間に封止される。表基板構造部３００と裏基板構造部４００とが対向するように両者を接合するのであるが、両者の間には所定のギャップがある。このギャップは、接合部（有機接着剤）２１０の厚みによって規定される。
なお、金属系の接合を使う場合は、次のようにすると良い。すなわち、金属系の接合による厚さ方向の減少を加味した上で金属膜の厚みを決める。たとえばCu系を使う場合は変形の少ないCuの厚みを厚くしてギャップ長を決定できるようにする。
また、LTCCはSiと陽極接合ができる材料であるので、接着材を用いずにSi基板（表基板構造部３００）とLTCC基板（裏基板構造部４００）とを直接接合することもできる。なお、陽極接合とは、ガラスとSi基板とで互いの研磨面を重ねて加熱しながら電圧をかけると、共有結合による強い接合ができることをいう。この場合、前述の接合用ランドは単に接合位置を示す部分となる。陽極接合時の接合力でAuバンプ（接続バンプ３９０）とポーラスAu（突当て電極４３０）とが圧着されて電気的導通がとれる。 ギャップは表基板構造部３００のSiあるいは裏基板構造部４００のLTCC（絶縁性基板）４１０を接合前に削って設定する。本実施形態の場合であれば、LTCC（絶縁性基板）４１０をエッチングで削ってギャップを設定する方が作り易い。
ここまでの説明で、センサ装置２００の構造は一通り理解されたであろう。また、検出用電極対（３７１、４５０）および参照用電極対（３７８、４５０）からのセンサ信号を集積回路３４０で処理した後、接続バンプ３９０から突当て電極４３０を経て、裏基板構造部４００（ＬＴＣＣ）の貫通電極４２０を介してセンサ装置２００の裏面（下面）に信号が取り出されることが理解されるであろう。
次に、センサ装置２００の製造方法を説明する。図１４のフローチャートに、センサ装置２００の製造方法の概略を示す。まず、表基板構造部３００の裏面側を形成しておく（ＳＴ１１０）（図１５−図２９）。つまり、Ｓｉ基板に集積回路３４０を形成し、その上に配線層および接続バンプ３９０を形成しておく。また、裏基板構造部４００を形成しておく（ＳＴ１２０）（図３０−図４２）。つまり、貫通電極付きの絶縁性基板（ＬＴＣＣ基板）４１０に固定電極４５０および突当て電極４３０を形成しておく。なお、ＳＴ１１０とＳＴ１２０との前後関係は問題ではなく、ＳＴ１１０およびＳＴ１２０のうちどちらを先にやってもよく、同時にやってもよい。
そして、ＳＴ１１０で加工した表基板構造部３００とＳＴ１２０で加工した裏基板構造部４００とを貼り合わせる（ＳＴ１３０）（図４３−図５１）。次に、表基板構造部３００の表側にダイヤフラム３２０を形成する（ＳＴ１４０）（図５２−図６５）。最後に、個々のセンサ装置２００を切り離す（ＳＴ１５０）。
以下、順を追ってセンサ装置２００の製造方法を説明する。まず、表基板構造部３００となるＳｉ基板３１０を用意し、集積回路３４０、表面絶縁層３５２および入出力端子３５１を形成する（図１５）。（このＳｉ基板は最終的には構造本体部３１０となるので同じ符号３１０を付けることとした。）（集積回路３４０の上に絶縁膜（表面絶縁層）に相当するものが無ければ、ここで改めて集積回路の上に絶縁膜を形成する必要がある。この点については本明細書の最後に言及したので参考にされたい。）
表面絶縁層３５２の上にシード層３７０をスパッタリングで成膜する（図１６）。このシード層３７０が配線層３７０であり、配線３８１およびセンサ電極３７１、３７８となる。シード層３７０は、例えば、ＣｒとＡｕとの積層膜である。（シード層は最終的には配線層３７０になるので同じ符号３１０を付けることとした。）
シード層３７０の上にフォトレジスト（ＡＺ４６２０）５０１を塗布し、さらにパターニングする（図１７）。図１７においてフォトレジスト（ＡＺ４６２０）５０１に空いた孔は、接続バンプ３９０を形成する位置に当たる。
図１８において、電気メッキでＡｕ３９０を堆積させ、図１９においてレジスト５０１を除去する。これで、シード層３７０の上に接続バンプ３９０ができた。
続いて、シード層３７０に対し、センサ電極３７１、３７８および配線３８１をパターニングする。レジスト５０２を塗布し、パターニングする。この状態が図２０である。
図２１において、ウェットエッチングでシード層３７０の一部を除去する。そして、レジスト５０２を除去する。この状態が図２２である。これで、センサ電極３７１、３７８、配線３８１および接続バンプ３９０ができた。
さらに、ＢＣＢ（BenzoCycloButene、ベンゾシクロブテン樹脂、CYCLOTENE、DowChemical社）２１０を塗布する（図２３）。（ＢＣＢは最終的に接合部２１０になるので同じ符号２１０を付けた。）ＢＣＢ２１０は、接続バンプ３９０を覆うように塗布する。
そして、ＢＣＢ２１０を研磨する（図２４）。例えば、ＢＣＢ２１０を研磨材でバフ研磨することが典型的な例である。研磨によって、図２４に示すように、ＢＣＢ２１０は薄くなる。研磨後のＢＣＢ２１０の厚みが、後に、表基板構造部３００と裏基板構造部４００とを貼り合わせるときに両者のギャップを規定することになる。したがって、表基板構造部３００と裏基板構造部４００とのギャップを考慮して、所定の厚みになるまでＢＣＢ２１０を研磨する。ここで、ＢＣＢ（樹脂）で被覆された接続バンプ３９０（Ａｕ）をメカニカル研磨すると、図２４に示すように、接続バンプ３９０（Ａｕ）がＢＣＢ２１０から突出したようになる。これは、被研磨素材（ＡｕとＢＣＢ）の硬さの違いで削られる量に差が生じるためである。
また、このようにしてメカニカル研磨を受けると、接続バンプ３９０（Ａｕ）の表面に図２５のような研磨痕ができる。図２５は、接続バンプ３９０の上端面を拡大した模式図である。また、図２６は、接続バンプ３９０を横から見たときの模式図である。図２６のように、接続バンプ３９０の上面には細かな凹凸ができる。この凹凸は、後に、接続バンプ３９０を突当て電極４３０に突き当てたときにつぶれることで、接続バンプ３９０と突当て電極４３０との密着度を適度に調整する効果を発揮する。このように、ＢＣＢ（樹脂）で覆った接続バンプ３９０（Ａｕ）をメカニカル研磨することで、ＢＣＢ２１０の薄化と、接続バンプ３９０の上面加工と、を同時に行う。
次に、BCB２１０をパターンニングする（図２７）。すなわち、BCB２１０の上にレジスト５０３を塗布し、パターニングする。そして、反応性イオンエッチングにより、BCB２１０の一部を除去する（図２８参照）。レジスト５０３を除去すると、表基板構造部３００の裏面側が完成した（図２６）。この状態を平面視すると、図１１、図１２になる。
次に、裏基板構造部４００の加工を説明する。まず、図３０に示すように、貫通電極付きの絶縁性基板４１０（LTCC基板）を用意する。これまで説明したように集積回路３４０は表基板構造部３００の方に形成するようにしたので、この絶縁性基板４１０は単純な貫通電極を持っていればよいのである。また、表基板構造部３００と裏基板構造部４００とは独立して製作されるものであるから、仮に、表基板構造部３００のダイヤフラム構造３２０や集積回路３４０の回路構成が変わったとしても、この裏基板構造部４００の方は共通化するようにしてもよい。貫通電極４２０はAu配線であり、より詳細には、ガラス系のペーストにAu粒子を分散させたAuガラスペーストをスクリーン印刷したものである。このLTCC基板４１０の表裏両面にシード層４６１、４６２をスパッタリングによって成膜する（図３１）。シード層４６１、４６２は、CrとAuとの積層膜である。
次に、シード層４６１、４６２の上にフォトレジスト（OMR１００）５０４を塗布し、貫通電極４２０の上面が露出するようにパターニングする（図３２）。そして、ウェットエッチングでシード層（CrとAu）４６１の一部を除去する（図３３）。
さらに、図３４において、フッ酸でエッチングを行う。レジスト５０４で被覆されていない箇所、すなわち、貫通電極４２０と、その周囲のLTCC基板４１０がエッチングを受けることになる。図３５は、貫通電極４２０の上面付近における断面図である。貫通電極４２０は、フッ酸エッチングによる影響で多孔質的になる。貫通電極（Au配線）４２０はガラス粒子を含んでおり、エッチングによってガラス粒子が溶け出すことでポーラスAuが作製される。すなわち、貫通電極４２０の上面付近が多孔質電極（ポーラス電極）となる。そして、周囲のLTCC基板４１０がエッチングされていることにより、多孔質電極のある程度の高さがＬＴＣＣ基板４１０から露出することになる。このようにＬＴＣＣ基板４１０から露出した多孔質電極が突当て電極４３０となる。
次に、レジスト５０４を除去し（図３６）、続いて、フォトレジスト５０５を裏面に塗布し、パターニングする（図３７）。そして、Ａｕを電気メッキで堆積させて（図３８）、裏基板構造部４００の裏面に接続パッド４８１を形成する。レジスト５０５を除去した状態が図３９である。
次に、固定電極４５０と配線４５５とを形成するため、シード層４６１の上にレジスト（ＡＺ４６２０）５０６を塗布し、パターニングする（図４０）。ウェットエッチングでシード層４６１を部分的に除去すると（図４１）、固定電極４５０および配線４５５が残る。レジスト５０６を除去して（図４２）、裏基板構造部４００が完成となる。
ここまでの工程により、表基板構造部３００の裏面側と裏基板構造部４００の両面とが完成している。そこで、次に、表基板構造部３００と裏基板構造部４００とを貼り合わせる。図４３は貼り合わせる直前の様子を示す図である。図４４は貼り合わせた直後の状態を示す図である。
表基板構造部３００と裏基板構造部４００との貼り合わせにあたっては、表基板構造部３００の裏面にパターニングして残してあったBCB２１０が接合剤として働く。BCB２１０は接着と同時に、表基板構造部３００と裏基板構造部４００とのギャップを規定する。
ここで、表基板構造部３００の接続バンプ３９０はBCB２１０の高さよりも突出するように形成していた。したがって、表基板構造部３００と裏基板構造部４００とを貼り合わせるにあたって両者を近づけていくと、表基板構造部３００の接続バンプ３９０と裏基板構造部４００の突当て電極４３０とが最初に接触することになる。
表基板構造部３００の接続バンプ３９０は、その上端面に凹凸（研磨痕）が形成されている（図２５、図２６）。また、裏基板構造部４００の突当て電極４３０は、ポーラス状になっている（図３５）。したがって、接続バンプ３９０と突当て電極４３０とが接触すると、接合圧により、接続バンプ３９０の凹凸（研磨痕）および裏基板構造部４００の突当て電極（ポーラス電極）４３０とがつぶれ始める（図４５）。接続バンプ３９０の凹凸（研磨痕）がつぶれていく過程を図４６−図５０に模式的に表わした。図５１は、接続バンプ３９０と突当て電極４３０とが接触した部位の断面写真である。このように、表基板構造部３００と裏基板構造部４００との貼り合わせの初期段階に接続バンプ３９０の凹凸（研磨痕）と裏基板構造部４００の突当て電極４３０（ポーラス電極）とがつぶれるように変形することで、接合初期の加圧の安定化、接合プロセスの過渡過程の安定化を図ることができる。また、両者は変形しながら密着するようになるので、電気的接続を確実にする作用も期待できる。
表基板構造部３００と裏基板構造部４００とを貼り合わせた後、構造本体部３１０を表側から研削により薄化する（図５２）。例えば、研削前の構造本体部（Si基板）３１０の厚みが７５０μmとして、研削後の構造本体部（Si基板）３１０の厚みを２００μｍにする。なお、構造本体部３１０を薄化してしまった後で表基板構造部３００と裏基板構造部４００とを貼り合わせても同じであるようにも思えるが、機械的加工で薄化するには支える部分が必要であるので、やはり、表基板構造部３００と裏基板構造部４００とを貼り合わせてから薄化した方がよい。
次に、図５３に示すように、薄化した表基板構造部３００の表面にスパッタ法でマスク用SiO2５０７を堆積させ、さらにその上にフォトレジスト５０８を塗布し、ダイヤフラム３２０の形にパターンニングする（図５４）。エッチングでSiO2５０７を部分的に除去し（図５５）、さらに、界面活性剤（TritonX）入りTMAH（TMAH：Tetramethylammonium hydroxide 水酸化テトラメチルアンモニウム）で構造本体部（Si基板）３１０をエッチングする。
なお、TritonX（トリトンX-100）は、非イオン系界面活性剤の商品名である。ポリオキシエチレンアルキルフェニルエーテルの一種で、ポリエチレングリコール p-(1,1,3,3-テトラメチルブチル)-フェニルエーテルなどの化合物を含む。CAS番号[9002-93-1]。分子は、親水性のポリオキシエチレン鎖（平均鎖長９．５単位）と、疎水性のアルキルフェニル基からなる。
このエッチングにより、図５６に示すように、部分的に構造本体部（Ｓｉ基板）３１０が薄化し、そこに薄肉部３２３ができる。なお、傾斜面３２３A、３２３Bができたり、薄肉部３２３の底面が平坦になったりするのは、異方性エッチングによりＳｉ結晶の結晶面が出るからである。
これで、表基板構造部３００の表側にダイヤフラム３２０が形成されるのであるが、構造本体部（Ｓｉ基板）３１０をエッチングするにあたっては、エッチャント濃度やエッチング時間を調整し、薄肉部３２３が適切な厚みになるように配慮しなければならない。この理由を説明する。
これまでに説明してきたように、表基板構造部３００にはダイヤフラム３２０に加えて集積回路３４０が作り込まれている（図５７参照）。図５７においては、構造本体部３１０の裏面側にCMOSからなる集積回路３４０を形成した状態を模式的に示す図である。したがって、ダイヤフラム３２０を形成するために表基板構造部３００の表側からエッチングするにあたっては、表基板構造部３００の裏に作り込んである集積回路３４０との関係を考慮しなければならない。
ダイヤフラム３２０の構造にあっては、薄肉部３２３の厚みｈを薄くすると変形が著しく増加するようになるのは当然のことであろう。この変形量の増加は、例えば、薄肉部３２３の厚みｈの３乗に反比例する。
従って、薄肉部３２３の厚みｈが薄いほど高感度のダイヤフラム３２０となる。一方、薄肉部３２３の厚みｈを薄くし過ぎると、ダイヤフラム３２０の変形に伴う内部応力が大きくなり、Ｓｉの破壊応力を超えてダイヤフラム３２０が壊れやすくなる。この応力は、たとえば、薄肉部３２３の厚みｈの２乗に反比例する。このように考えると、薄肉部３２３の厚みには適切な範囲が存在することになる。
従って、薄肉部３２３の厚みｈが薄いほど高感度のダイヤフラム３２０となる。一方、薄肉部３２３の厚みｈを薄くし過ぎると、ダイヤフラム３２０の変形に伴う内部応力が大きくなり、Ｓｉの破壊応力を超えてダイヤフラム３２０が壊れやすくなる。この応力は、たとえば、薄肉部３２３の厚みｈの２乗に反比例する。このように考えると、薄肉部３２３の厚みには適切な範囲が存在することになる。
ここで、例えば、集積回路３４０を構成するＣＭＯＳ回路を考えてみると、ｎＭＯＳトランジスタNM１とｐＭＯＳトランジスタPM１と並べて形成するため、それぞれはｎ型ウェルNWとｐ型ウェルPWとにそれぞれ形成される。
図５８は、ＣＭＯＳ回路を拡大した模式図である。表基板構造部３００の表面側からエッチングするにあたって一番深くまでエッチングしようと思えば、図５９に示すように、ウェルNW、PWに到達するまでエッチングできる。しかし、この状態のダイヤフラムを作製して実験したところ、Ｓｉの破壊応力よりもかなり低い応力でダイヤフラムが壊れてしまうことがわかった。ウェルNW、PWに到達するところまで深くエッチングしてしまうと、ウェルNW、PWが存在することにより、ダイヤフラム（薄肉部３２３）の膜厚に凸凹が生じる。すると、厚みが薄いところに応力が集中してしまい、Ｓｉの破壊応力よりかなり低い条件で破壊が生じると考えられる。
図５８は、ＣＭＯＳ回路を拡大した模式図である。表基板構造部３００の表面側からエッチングするにあたって一番深くまでエッチングしようと思えば、図５９に示すように、ウェルNW、PWに到達するまでエッチングできる。しかし、この状態のダイヤフラムを作製して実験したところ、Ｓｉの破壊応力よりもかなり低い応力でダイヤフラムが壊れてしまうことがわかった。ウェルNW、PWに到達するところまで深くエッチングしてしまうと、ウェルNW、PWが存在することにより、ダイヤフラム（薄肉部３２３）の膜厚に凸凹が生じる。すると、厚みが薄いところに応力が集中してしまい、Ｓｉの破壊応力よりかなり低い条件で破壊が生じると考えられる。
そこで、ウェル深さより少し厚めにダイヤフラム３２０を作製した（図６０参照）。破壊の程度は若干緩和されたが、Ｓｉの破壊応力よりまだまだ低い応力でダイヤフラム３２０が壊れてしまうことがわかった。
本発明者らは詳細な観察を行ってみたところ、ウェルNW、PWに対応する箇所でダイヤフラム（薄肉部３２３）の厚みが変化していることがわかった。すなわち、ウェル深さまでエッチングしていないにも関わらず、ダイヤフラム（薄肉部３２３）の膜厚に凸凹が生じてしまっていた。これは、ウェルNW、PWが存在するために、ウェルNW、PWの境界でエッチング条件が変化し、ダイヤフラム（薄肉部３２３）の厚みに変化が生じてしまうのだと推測される。この時の断面形状の模式図が図６０である。
本発明者らは詳細な観察を行ってみたところ、ウェルNW、PWに対応する箇所でダイヤフラム（薄肉部３２３）の厚みが変化していることがわかった。すなわち、ウェル深さまでエッチングしていないにも関わらず、ダイヤフラム（薄肉部３２３）の膜厚に凸凹が生じてしまっていた。これは、ウェルNW、PWが存在するために、ウェルNW、PWの境界でエッチング条件が変化し、ダイヤフラム（薄肉部３２３）の厚みに変化が生じてしまうのだと推測される。この時の断面形状の模式図が図６０である。
この実験結果を詳細に解析した結果、図６１のグラフが得られた。
このグラフを説明する。力伝達部３２１に印加する力を一定にする。まず、集積回路３４０が組み込まれていないSi基板をエッチングして普通のダイヤフラムを形成した。この場合、当然ながら、ダイヤフラム（薄肉部３２３）の厚み（横軸）が減少するに伴いダイヤフラムのたわみ（左側の軸）が急激に増加するデータが得られる（この時の解析結果を最大たわみのデータとして示す）。一方、ダイヤフラム３２０に発生する応力（右側の軸）もダイヤフラム３２０（薄肉部３２３）の厚み（横軸）が減少するに伴い急激に増加するデータが得られる（この時の解析結果を最大応力のデータとして示す）。さて、次に、集積回路３４０を組み込んだSi基板を反対側からエッチングして薄肉部３２３の厚みが一定でないダイヤフラム３２０を得た（図６０）。これを解析した結果を先のデータに重ねると、図６１の局所応力のデータとなった。
このグラフを説明する。力伝達部３２１に印加する力を一定にする。まず、集積回路３４０が組み込まれていないSi基板をエッチングして普通のダイヤフラムを形成した。この場合、当然ながら、ダイヤフラム（薄肉部３２３）の厚み（横軸）が減少するに伴いダイヤフラムのたわみ（左側の軸）が急激に増加するデータが得られる（この時の解析結果を最大たわみのデータとして示す）。一方、ダイヤフラム３２０に発生する応力（右側の軸）もダイヤフラム３２０（薄肉部３２３）の厚み（横軸）が減少するに伴い急激に増加するデータが得られる（この時の解析結果を最大応力のデータとして示す）。さて、次に、集積回路３４０を組み込んだSi基板を反対側からエッチングして薄肉部３２３の厚みが一定でないダイヤフラム３２０を得た（図６０）。これを解析した結果を先のデータに重ねると、図６１の局所応力のデータとなった。
すなわち、集積回路３４０を作り込んだ構造本体部３１０にダイヤフラム３２０を一体的に作製する時、ウェルNW、PWの影響を考慮して作製する必要が有る。
集積回路３４０のウェル深さが１μｍ程度だとする。単純にＳｉの破壊応力だけを考えると、薄肉部３２３を２μｍ程度の厚みまで薄く出来ると考えられるであろう。しかし実際には、ウェルの影響を考えると、薄肉部３２３は２μｍよりも厚くし、例えば４μｍ程度の厚みに作製することが好ましい。つまり、ダイヤフラム３２０の薄肉部３２３の厚みは、集積回路３４０のウェル深さに対して２倍を超えることが好ましい。
さらに、ダイヤフラム３２０の薄肉部３２３の厚みは、集積回路３４０のウェル深さに対して４．０倍前後にすることが好ましい。４．０倍前後とは、誤差も考慮しつつ、前後３０％程度の幅を認める意味である。さらに、ダイヤフラム３２０の薄肉部３２３の厚みは、集積回路３４０のウェル深さに対して４．０倍以上１０．０倍未満にすることが好ましい。この範囲の厚みの場合、エッチングプロセスに対してダイヤフラム３２０の薄肉部３２３の厚みを一定にしやすく、かつセンサの感度を制御し、再現しやすいため製品化が容易という利点がある。
集積回路３４０のウェル深さが１μｍ程度だとする。単純にＳｉの破壊応力だけを考えると、薄肉部３２３を２μｍ程度の厚みまで薄く出来ると考えられるであろう。しかし実際には、ウェルの影響を考えると、薄肉部３２３は２μｍよりも厚くし、例えば４μｍ程度の厚みに作製することが好ましい。つまり、ダイヤフラム３２０の薄肉部３２３の厚みは、集積回路３４０のウェル深さに対して２倍を超えることが好ましい。
さらに、ダイヤフラム３２０の薄肉部３２３の厚みは、集積回路３４０のウェル深さに対して４．０倍前後にすることが好ましい。４．０倍前後とは、誤差も考慮しつつ、前後３０％程度の幅を認める意味である。さらに、ダイヤフラム３２０の薄肉部３２３の厚みは、集積回路３４０のウェル深さに対して４．０倍以上１０．０倍未満にすることが好ましい。この範囲の厚みの場合、エッチングプロセスに対してダイヤフラム３２０の薄肉部３２３の厚みを一定にしやすく、かつセンサの感度を制御し、再現しやすいため製品化が容易という利点がある。
ウェル深さに対して４倍前後の厚みをもつダイヤフラム３２０としたので、薄肉部３２３の底面がフラットで厚み一定となるダイヤフラム３２０が作製できた。
このときのダイヤフラム３２０形状の模式図を図６２に示す。このようにダイヤフラム３２０（薄肉部３２３）の厚みを集積回路３４０との関係で調整することにより、検出感度と破壊耐力とを適切に両立させることができる。
このときのダイヤフラム３２０形状の模式図を図６２に示す。このようにダイヤフラム３２０（薄肉部３２３）の厚みを集積回路３４０との関係で調整することにより、検出感度と破壊耐力とを適切に両立させることができる。
先の例では、ウェル深さの4倍の厚みを持つダイヤフラム３２０を作成するとした。これは、薄肉部３２３の底面が平坦になるようにするためであった。ここで、薄肉部３２３の底面を平坦にできるのであれば、薄肉部３２３の厚みは理論的にはウェル深さの２倍程度にまで薄く出来るはずである。
図６３において、高濃度ボロンドープ基板５３１を用いている。高濃度ボロン層を持つSiウェハにｐウェルPWおよびｎウェルNWを作製したうえでＣＭＯＳ回路を含む集積回路３４０を作製する。このとき、高濃度ボロン層５３２の境界をウェル深さの２倍としている。高濃度ボロンが存在することにより、構造本体部３１０を表側からエッチングした時にエッチングが高濃度ボロンの境界で止まる。これにより、薄肉部３２３の厚みを安定的に調整でき、さらに、薄肉部３２３の底面を平坦にすることができる。したがって、薄肉部３２３の厚みをウェル深さの２倍程度にでき、検出感度と耐久性とを高いレベルで両立させることができる。
図６４においては、ＳＯＩ（Silicon on Insulator)基板５４１を用いている。Si／SiO2／SiからなるSOIウェハにＣＭＯＳ回路を含む集積回路３４０を作製する。
このとき、上層（他面側）Siの厚みはウェル深さの２倍とする。SOIウェハをエッチングするとSiO2５４２でエッチングが止まる。次にSiO2５４２をエッチングする。SiO2のエッチングではSiがエッチングされないので、エッチングがSi／SiO2界面で止まり、ダイヤフラムの薄肉部３２３の厚みは上層（他面側）Siの厚みで決定される。したがって、上記と同様に、薄肉部３２３の厚みをウェル深さの２倍程度にでき、検出感度と耐久性とを高いレベルで両立させることができる。
このとき、上層（他面側）Siの厚みはウェル深さの２倍とする。SOIウェハをエッチングするとSiO2５４２でエッチングが止まる。次にSiO2５４２をエッチングする。SiO2のエッチングではSiがエッチングされないので、エッチングがSi／SiO2界面で止まり、ダイヤフラムの薄肉部３２３の厚みは上層（他面側）Siの厚みで決定される。したがって、上記と同様に、薄肉部３２３の厚みをウェル深さの２倍程度にでき、検出感度と耐久性とを高いレベルで両立させることができる。
ここまでの説明では、エッチングストップによって薄肉部３２３を平坦にできるなら薄肉部３２３の厚みをウェル深さの２倍程度にでき、エッチングをストップさせる仕掛けを使わないなら薄肉部３２３の厚みをウェル深さの４倍程度にしておくことが良い、と説明した。これらは、薄肉部３２３の厚みの下限値を示すもので、実際の製品における薄肉部３２３の厚みを設計するにあたっては、検出感度、耐久性、S/N比、製造し易さ、などを考慮する。薄肉部３２３の厚みの上限値というのは特段に制限されるものではないが、実際の製品を考えると、薄肉部３２３の厚みは、ウェル深さの２倍から４０倍（２μｍ−４０μｍ）の範囲で選択でき、検出感度を上げるために薄肉部３２３を薄くしようとする場合には、薄肉部３２３の厚みは、ウェル深さの２倍から２０倍（２μｍ−２０μｍ）、さらには、ウェル深さの２倍から１０倍（２μｍ−１０μｍ）程度にするのが良いであろう。
最後に、レジスト５０８を除去し、個別に切り離す。これでセンサ装置２００が完成した（図６５）。
ここまでの説明では省略してきたが、表基板構造部３００と裏基板構造部４００とを別個に加工した後で貼り合わせることを考えると、両者が持つ要素同士の相互位置関係が設計通りに合うように製造しなければならないことは言うまでもない。そのためにはいくつかの位置決めマークを基準点とし、この基準点を基にして各要素の配置を調整する必要がある。
表基板構造部３００の裏面の作成にあたっては、集積回路３４０の入出力端子３５１と配線層３７０の配線３８１とを接続し、さらに、変位電極３７１、参照電極３７８、配線３８１および接続バンプ３９０を作成しなければならない。この際の位置合わせマークとしては、構造本体部３１０（Si基板）の裏面に位置合わせマーク（第１位置合わせマーク）を別途に作成してもよい。または、集積回路３４０の特定の入出力端子３５１を位置合わせマーク（これも第１位置合わせマークと称することにする）として利用してもよい。この第１位置合わせマークを利用して配線層をパターニングし、接続バンプ３９０を作成する。（第１位置合わせマークは不図示。）
さて、これで表基板構造部３００の裏面の作成はできるが、後工程として表基板構造部３００と絶縁性基板４１０（LTCC基板）とを貼り合わせる必要がある。
したがって、両者の位置合わせのために表基板構造部３００に位置合わせマークが残っている必要がある。しかし、先の第１位置合わせマークは既に隠れて見えない。そこで、第１位置合わせマークを基準にし、配線層３７０を形成する際に配線層に第２位置合わせマーク５５２を形成しておくとよい（図６６参照）。
したがって、両者の位置合わせのために表基板構造部３００に位置合わせマークが残っている必要がある。しかし、先の第１位置合わせマークは既に隠れて見えない。そこで、第１位置合わせマークを基準にし、配線層３７０を形成する際に配線層に第２位置合わせマーク５５２を形成しておくとよい（図６６参照）。
貫通電極付きの絶縁性基板４１０（LTCC基板）に固定電極４５０、突当て電極４３０および配線４５５を作成するにあたっては、例えば、特定の貫通電極４２０を位置合わせマークとしてもよい。すなわち、まず、貫通電極付きのLTCC基板４１０を作成するにあたって、焼成前に貫通電極４２０を使った位置合わせマーク（もしくはパターン）を作っておく。これを第３位置合わせマークとする。第３位置合わせマークは不図示。
そして、この貫通電極４２０を使った位置合わせマーク（パターン）（第３位置合わせマーク）を基準にして、絶縁性基板４１０（LTCC基板）に固定電極４５０や配線４５５を形成する。上記と同じく、後工程で絶縁性基板４１０（LTCC基板）と表基板構造部３００とを貼り合わせるにあたって、絶縁性基板４１０（LTCC基板）に位置合わせマークが必要である。したがって、絶縁性基板４１０（LTCC基板）に固定電極４５０や配線４５５を形成する際に、位置合わせマークを絶縁性基板４１０（LTCC基板）のシード層４６１に作成しておく。
この位置合わせマークを第４位置合わせマーク５５３とする。
そして、この貫通電極４２０を使った位置合わせマーク（パターン）（第３位置合わせマーク）を基準にして、絶縁性基板４１０（LTCC基板）に固定電極４５０や配線４５５を形成する。上記と同じく、後工程で絶縁性基板４１０（LTCC基板）と表基板構造部３００とを貼り合わせるにあたって、絶縁性基板４１０（LTCC基板）に位置合わせマークが必要である。したがって、絶縁性基板４１０（LTCC基板）に固定電極４５０や配線４５５を形成する際に、位置合わせマークを絶縁性基板４１０（LTCC基板）のシード層４６１に作成しておく。
この位置合わせマークを第４位置合わせマーク５５３とする。
表基板構造部３００と絶縁性基板４１０（ＬＴＣＣ基板）とを貼り合わせるにあたっては、第２位置合わせマーク５５２と第４位置合わせマーク５５３とを基準にする。第２位置合わせマーク５５２と第４位置合わせマーク５５３とを合わせるに当たっては、表基板構造部３００の表側から光を当てて透視するようにする。あるいは、表基板構造部３００の下側（集積回路３４０の側）から位置合わせマーク５５２を見て、画像を記憶し、ＬＴＣＣ側（絶縁性基板４１０側）の位置合わせマーク５５３と合わせるようにしても良い。
さて、表基板構造部３００にダイヤフラム３２０を形成するにあたっては、集積回路３４０の配置と、センサ電極３７１、３７８の配置と、ダイヤフラム３２０要素（力伝達部３２１や薄肉部３２３）の形成位置と、を合わせる必要がある。この場合も、第２位置決めマーク５５２を基準にしてダイヤフラム３２０の位置を決めることができる。
変形例として、第４位置合わせマーク５５４は絶縁性基板４１０（LTCC基板）の裏面（下面）にあってもよい。
すなわち、第３位置合わせマークを基準にして、絶縁性基板４１０（LTCC基板）の裏面（下面）に第４位置合わせマーク５５４を作成してもよい（図６７参照）。また、ダイヤフラム３２０を作成するにあたって、位置合わせマークを表基板構造部３００の表面側に形成しておいてもよい。この場合、前記第４位置合わせマークを基準にして、第５位置合わせマーク５５５を表基板構造部３００の表面側に形成しておく。
（表基板構造部３００の表面側は、絶縁性基板４１０（LTCC基板）との貼り合わせの後で薄化される。したがって、薄化したあとで第５位置合わせマーク５５５を形成する必要があり、そのためには、絶縁性基板４１０（LTCC基板）の裏面（下面）にある前記第４位置合わせマーク５５４を基準にするのがよい。）
すなわち、第３位置合わせマークを基準にして、絶縁性基板４１０（LTCC基板）の裏面（下面）に第４位置合わせマーク５５４を作成してもよい（図６７参照）。また、ダイヤフラム３２０を作成するにあたって、位置合わせマークを表基板構造部３００の表面側に形成しておいてもよい。この場合、前記第４位置合わせマークを基準にして、第５位置合わせマーク５５５を表基板構造部３００の表面側に形成しておく。
（表基板構造部３００の表面側は、絶縁性基板４１０（LTCC基板）との貼り合わせの後で薄化される。したがって、薄化したあとで第５位置合わせマーク５５５を形成する必要があり、そのためには、絶縁性基板４１０（LTCC基板）の裏面（下面）にある前記第４位置合わせマーク５５４を基準にするのがよい。）
図６８において、（ａ）は一方の面に形成されたマーク、（ｂ）は他方の面に形成されたマークである。図６９は２つのマークを合わせたときの合致イメージである。
（第２実施形態）
第２実施形態を図７０に示す。第２実施形態の基本的構成は上記第１実施形態と同様である。第２実施形態においては、裏基板構造部４００をSi基板で形成している。
つまり、Si基板を絶縁性基板４１０として使用している。Si絶縁性基板４１０には貫通電極４２０を設ける。
貫通電極４２０はよく知られている通り、貫通孔の内壁に絶縁膜４２１を形成し、さらに、絶縁膜４２１の内側に導電性部材４２２を充填している。Si基板はLTCC基板（セラミック基板）よりも精密な微細加工ができる利点がある。LTCC基板では焼成した際に変形（縮み）が生じるので貫通電極４２０の配置を設計通りにするにあたっては調整を要する。
この点、Si基板であれば、微細な位置合わせが可能である。微細な配線、位置合わせが可能になるので、センサ装置２００の更なる小型化を図ることが可能となる。
なお、集積回路が形成されているようなSi基板に配線取り出し用の貫通電極を設けるのはそれなりに難しい。しかし、ただのSiの板に単純に貫通電極を設けるだけであればそれほど難しくない。
本発明では、集積回路３４０をダイヤフラム３２０側の基板（表基板構造部３００）に形成するようにしたので、裏基板構造部４００には単純な貫通電極４２０を形成するだけでよくなった。これにより、裏基板構造部４００をSi基板とし、貫通電極を低コストで形成することができるようになり、信号の裏面（下面）取り出しが容易になった。
第２実施形態を図７０に示す。第２実施形態の基本的構成は上記第１実施形態と同様である。第２実施形態においては、裏基板構造部４００をSi基板で形成している。
つまり、Si基板を絶縁性基板４１０として使用している。Si絶縁性基板４１０には貫通電極４２０を設ける。
貫通電極４２０はよく知られている通り、貫通孔の内壁に絶縁膜４２１を形成し、さらに、絶縁膜４２１の内側に導電性部材４２２を充填している。Si基板はLTCC基板（セラミック基板）よりも精密な微細加工ができる利点がある。LTCC基板では焼成した際に変形（縮み）が生じるので貫通電極４２０の配置を設計通りにするにあたっては調整を要する。
この点、Si基板であれば、微細な位置合わせが可能である。微細な配線、位置合わせが可能になるので、センサ装置２００の更なる小型化を図ることが可能となる。
なお、集積回路が形成されているようなSi基板に配線取り出し用の貫通電極を設けるのはそれなりに難しい。しかし、ただのSiの板に単純に貫通電極を設けるだけであればそれほど難しくない。
本発明では、集積回路３４０をダイヤフラム３２０側の基板（表基板構造部３００）に形成するようにしたので、裏基板構造部４００には単純な貫通電極４２０を形成するだけでよくなった。これにより、裏基板構造部４００をSi基板とし、貫通電極を低コストで形成することができるようになり、信号の裏面（下面）取り出しが容易になった。
（第３実施形態）
第１実施形態において、集積回路３４０とセンサ電極（変位電極３７１、参照電極３７８）との間には５μｍ以上の絶縁膜を設けておくことが好ましい。変位電極３７１および参照電極３７８は集積回路３４０の信号線やデジタル回路、アナログ回路に近いのでこれらと静電容量的にカップリングし、信号のクロストークやノイズが混入しやすい。このカップリングを減らす方法として、静電容量が絶縁層（誘電層）の厚みに反比例するという法則により、絶縁層の厚みを5μm厚以上にすることが好ましい。単純な絶縁膜であれば通常は１μm厚程度にするのが一般的であるから、５倍の厚みの絶縁膜を設けることになるが、これにより、ノイズを1/5以下に減少させることができる。
第１実施形態において、集積回路３４０とセンサ電極（変位電極３７１、参照電極３７８）との間には５μｍ以上の絶縁膜を設けておくことが好ましい。変位電極３７１および参照電極３７８は集積回路３４０の信号線やデジタル回路、アナログ回路に近いのでこれらと静電容量的にカップリングし、信号のクロストークやノイズが混入しやすい。このカップリングを減らす方法として、静電容量が絶縁層（誘電層）の厚みに反比例するという法則により、絶縁層の厚みを5μm厚以上にすることが好ましい。単純な絶縁膜であれば通常は１μm厚程度にするのが一般的であるから、５倍の厚みの絶縁膜を設けることになるが、これにより、ノイズを1/5以下に減少させることができる。
（第４実施形態）
第４実施形態を図７１に示す。第４実施形態においては、ダイヤフラム３２０のコーナー部３２９をラウンドさせた（丸めた）点に特徴がある。
力伝達部３２１に力が掛かると角部（コーナー部）３２９に応力が集中する。この点、コーナー部３２９の角をラウンドさせることで応力を分散させ、耐久性を格段に向上させることができる。
コーナー部３２９の角を丸めるにあたっては、異方性エッチングの後に、さらに、等方性エッチングを行うことで実現できる。
第４実施形態を図７１に示す。第４実施形態においては、ダイヤフラム３２０のコーナー部３２９をラウンドさせた（丸めた）点に特徴がある。
力伝達部３２１に力が掛かると角部（コーナー部）３２９に応力が集中する。この点、コーナー部３２９の角をラウンドさせることで応力を分散させ、耐久性を格段に向上させることができる。
コーナー部３２９の角を丸めるにあたっては、異方性エッチングの後に、さらに、等方性エッチングを行うことで実現できる。
（第５実施形態）
第５実施形態としては、変位電極３７１を一枚ではなく、複数に分割した例を説明する。図７２は、変位電極３７１を４つにした例である。
なお、対向する固定電極４５０は大きな一枚のままでよい（図７３）。ダイヤフラム３２０の裏面に変位電極３７１が４つある。
４つの変位電極３７１は、力伝達部３２１の真裏の点を中心とする回転対称に９０度ずつ離れて配置されている。変位電極３７１の配設位置は、薄肉部３２３に相当する部位である。
第５実施形態としては、変位電極３７１を一枚ではなく、複数に分割した例を説明する。図７２は、変位電極３７１を４つにした例である。
なお、対向する固定電極４５０は大きな一枚のままでよい（図７３）。ダイヤフラム３２０の裏面に変位電極３７１が４つある。
４つの変位電極３７１は、力伝達部３２１の真裏の点を中心とする回転対称に９０度ずつ離れて配置されている。変位電極３７１の配設位置は、薄肉部３２３に相当する部位である。
第１実施形態の構成では、Ｚ軸方向（押下げ方向）である１軸に関してのみ力印加を検知できた。この図７２、７３の例では、Ｚ軸に直交するＸ軸およびＹ軸が追加された３軸の力検知が可能となる。
例えば、力伝達部３２１が＋Ｘ方向の成分を有する力で押されたとする。すると、＋Ｘ方向側にある二枚の変位電極３７１ａ、３７１ｂは固定電極４５０に接近するように変位するであろう。
逆に、−Ｘ方向側にある二枚の変位電極３７１ｃ、３７１ｄは固定電極４５０から離間するように変位するであろう。このように、X方向やY方向の力が力伝達に掛かると、４つの変位電極３７１ａ−３７１ｄはそれぞれ異なる方向に変位することから、３軸の力検知が可能となる。
逆に、−Ｘ方向側にある二枚の変位電極３７１ｃ、３７１ｄは固定電極４５０から離間するように変位するであろう。このように、X方向やY方向の力が力伝達に掛かると、４つの変位電極３７１ａ−３７１ｄはそれぞれ異なる方向に変位することから、３軸の力検知が可能となる。
次に、図７４−図７６は、１２０°回転対称に３個の変位電極３７１ａ−３７１ｃを配置した例である。図７４は、表基板構造部３００を表側から平面視した図である。
全体的に三角形であり、力伝達部３２１も薄肉部３２３も支持枠部３２５も三角形もしくは三角枠状である。
全体的に三角形であり、力伝達部３２１も薄肉部３２３も支持枠部３２５も三角形もしくは三角枠状である。
このような構成においても、マトリックス演算によりＸ軸、Ｙ軸およびＺ軸の３軸力検知を行っても良い。４つの変位電極３７１を設けることに比べ、３回対称の電極配置により電極数を少なくできる。これにより、有効電極面積の増加、配線数の減少が可能となり、素子の簡素化による小型化、コスト低減が可能なる。
図７７−図７９は、６回対称の電極配置の例である。図７７は、表基板構造部３００を表側から平面視した図であり、全体的に６角形である。
３回対称の電極配置に対して６回対称の電極配置では電極数は２倍になる。これにより、差動検知ができ、検出精度を向上させることができる。
３回対称の電極配置に対して６回対称の電極配置では電極数は２倍になる。これにより、差動検知ができ、検出精度を向上させることができる。
図８０−図８２は、８回対称の電極配置の例である。この配置であれば、Ｘ軸およびＹ軸の差動検知のみならず、さらに、４５°方向についても差動検知が可能となり、分解能をより高めることができる。
図８３−図８５は、円形ダイヤフラム３２０の例である。ダイヤフラム３２０を円形としておけば、変位電極３７１の配置は対称性を保つ範囲で自由なので用途に応じて変位電極３７１の数を増減できる設計自由度が増す。
（第６実施形態）
図８６−図８８とを参照して第６実施形態を説明する。第６実施形態においては、変位電極３７１が立体的に構成されている。この変位電極３７１の構造をシーソー型変位電極構造と称することにする。
図８６−図８８とを参照して第６実施形態を説明する。第６実施形態においては、変位電極３７１が立体的に構成されている。この変位電極３７１の構造をシーソー型変位電極構造と称することにする。
図８６において、力伝達部３２１の真裏にはロッド６０１が垂下するように設けられている。
ロッド６０１の先端にシーソー型変位電極構造が取り付けられている。
ロッド６０１の先端にシーソー型変位電極構造が取り付けられている。
シーソー型変位電極構造を図８７を参照して説明する。
シーソー型変位電極構造の中心に押し板６０２がある。この押し板６０２がロッド６０１の先端に取り付けられる。押し板６０２から十字方向（X軸方向およびY軸方向）にリンク６０３が伸びている。各リンク６０３の先にはシーソー変位電極３７１ａ−３７１ｄが設けられている。各シーソー変位電極３７１ａ−３７１ｄは、リンク６０３と直交する方向にトーションバー６０４を有する。各トーションバー６０４は、固定部６０５に接続されて固定されている。固定部６０５は、構造本体部３１０に固定されている。固定部６０５は、変位しないようにするため、支持枠部３２５に対応する部位に接続固定する。（固定部の固定構造については図示を省略した。）この構成において、各シーソー変位電極３７１ａ−３７１ｄは、トーションバー６０４を回転軸（揺動軸）として微小角度回転（揺動）できる。
シーソー型変位電極構造の中心に押し板６０２がある。この押し板６０２がロッド６０１の先端に取り付けられる。押し板６０２から十字方向（X軸方向およびY軸方向）にリンク６０３が伸びている。各リンク６０３の先にはシーソー変位電極３７１ａ−３７１ｄが設けられている。各シーソー変位電極３７１ａ−３７１ｄは、リンク６０３と直交する方向にトーションバー６０４を有する。各トーションバー６０４は、固定部６０５に接続されて固定されている。固定部６０５は、構造本体部３１０に固定されている。固定部６０５は、変位しないようにするため、支持枠部３２５に対応する部位に接続固定する。（固定部の固定構造については図示を省略した。）この構成において、各シーソー変位電極３７１ａ−３７１ｄは、トーションバー６０４を回転軸（揺動軸）として微小角度回転（揺動）できる。
裏基板構造部４００に固定電極４５０を設けるのであるが、一つのシーソー変位電極３７１の回転軸（６０４）に対して右側と左側とに対になる２個の固定電極４５０ａ、４５０ｂを配置する（図８８参照）。シーソー変位電極３７１ａ−３７１ｂは４つであり、１つのシーソー電極に対して２個の固定電極４５０ａ、４５０ｂを設けるので、合計８個の固定電極４５０がある。
このような構成において、力伝達部３２１に力が印加されるとダイヤフラム３２０（薄肉部３２３）がたわみ、ロッド６０１が変位する。このロッド６０１の変位がリンク６０３を介してシーソー変位電極３７１ａ−３７１ｄに伝わり、シーソー変位電極３７１ａ−３７１ｄがトーションバー６０４を回転軸として微小回転する。シーソー変位電極３７１ａ−３７１ｄが回転すると、例えばシーソー変位電極３７１の右側領域とそれに対向する固定電極４５０との距離が増加する。この場合、静電容量が減少する。同じく、シーソー変位電極３７１の左側領域とそれに対向する固定電極４５０との距離が減少する。この場合、静電容量が増加する。
このようにして、左右の静電容量を差動検出することができる。
このようにして、左右の静電容量を差動検出することができる。
Ｚ軸方向の力に対しては、４つのシーソー変位電極３７１ａ−３７１ｄが回転対称的に回動する。ここで、Ｚ軸方向の力が掛かったときと、Ｘ軸方向またはＹ軸方向の力が掛かったときとでは、ロッド６０１を挟んだシーソー変位電極３７１ａ−３７１ｄ同士の動き方が異なる。Ｚ軸方向の力が掛かった場合、シーソー変位電極３７１ａ−３７１ｄのロッド６０１に近い側がすべて押下げられることになる。したがって、ロッド６０１を間にして反対にある二つのシーソー変位電極（例えば３７１ａと３７１ｃ）は互いに逆向きに回動することになる。これに対し、Ｘ軸方向成分の力が掛かったときには、ロッド６０１を間にして反対にある二つのシーソー変位電極３７１（例えば３７１ａと３７１ｃ）は同じ向きに回動する。したがって、シーソー変位電極３７１ａ−３７１ｄからの差動後の出力をさらに差動して、Ｘ軸方向、Ｙ軸方向およびＺ軸方向の力に対応する静電容量変化を検知できる。
第１実施形態と比べて見ると、第６実施形態ではＺ軸方向についても完全差動検出が可能となる。ここで完全差動とは、力印加時に片方が増加、片方が減少する時、両者の差動により差動前の２倍の出力を得ることをいう。
これにより、検出感度の向上はもちろん、温度変化や経年変化による影響を排除でき、高い精度と安定性が得られる。
これにより、検出感度の向上はもちろん、温度変化や経年変化による影響を排除でき、高い精度と安定性が得られる。
（第７実施形態）
図８９−図９１を参照して、第７実施形態として、接触力の検出にピエゾ抵抗効果を用いた例を説明する。本体構造部に作り込んだ集積回路３４０の上に表面絶縁層３５２を形成し、その上にピエゾ抵抗効果素子７０１を配設する。ピエゾ抵抗効果素子７０１としては、ＣｒＮｉ合金のような金属膜、Ｃｒ系酸化物のような酸化膜、Ｓｉ、Ｇｅのような半導体膜、あるいは、カーボンや銀粒子を分散させたゴム系材料を利用できる。
図８９−図９１を参照して、第７実施形態として、接触力の検出にピエゾ抵抗効果を用いた例を説明する。本体構造部に作り込んだ集積回路３４０の上に表面絶縁層３５２を形成し、その上にピエゾ抵抗効果素子７０１を配設する。ピエゾ抵抗効果素子７０１としては、ＣｒＮｉ合金のような金属膜、Ｃｒ系酸化物のような酸化膜、Ｓｉ、Ｇｅのような半導体膜、あるいは、カーボンや銀粒子を分散させたゴム系材料を利用できる。
ピエゾ抵抗効果素子７０１を配置する場所としては、薄肉部３２３の真裏の領域であって、力伝達部３２１寄りの位置と支持枠部３２５寄りの位置とに配置するのが好ましい。これは、方形ダイヤフラム３２０の力印加時の歪みの分布（図６）を考慮し、歪みが大きく発生する箇所にピエゾ抵抗効果素子を配設する意図である。そして、薄肉部３２３の内側寄り（力伝達部３２１寄り）に配置されたピエゾ抵抗効果素子７０１と薄肉部３２３の外側寄り（支持枠部３２５寄り）に配置されたピエゾ抵抗効果素子７０１とでは、力が掛かったときの符号が逆になる。したがって、差動出力を得ることができる。
図９０は、表基板構造部３００の上面を平面視した図であり、ピエゾ抵抗効果素子７０１を透視して破線で示した。ピエゾ抵抗効果素子７０１は、四角枠状の薄肉部３２３の真裏において、内外のコーナー部に配設されている。このように対角線に沿って配置すれば、配置スペースが広い。
さらに、ｐ型Ｓｉ（１００）面のピエゾ抵抗係数は図７のようになる。したがって、＜１１０＞方向にピエゾ抵抗効果素子を配置することにより、高い感度が得られることがわかる。図９０において方形ダイヤフラム３２０の辺の方向を＜１００＞方向および＜０１０＞方向とすれば、ピエゾ抵抗効果素子の方向は＜１１０＞方向となり、極めて高い感度が得られる。
この第７実施形態では、集積回路３４０と別個にピエゾ抵抗効果素子７０１を設ける例を説明した。集積回路３４０にSiピエゾ抵抗効果素子を組み込んでしまっても良いが、集積回路３４０のロジックプロセスや設計ルールと整合性が良くないので、特別なLSIとなり作りにくく、価格が極めて高くなる。したがって、上記のように、集積回路３４０と別個にピエゾ抵抗効果素子を設けた方がよい。
図９１は、検出方式にピエゾ抵抗効果を用いた場合の回路構成の例である。この例に示されるように、ピエゾ抵抗効果を検知方式として用いた場合は信号処理回路にアナログ部が多くなる。
その結果、回路中に示された各抵抗値が変わり回路特性が大幅に変化する懸念がある。また、アナログアンプを多用しているので、アナログアンプのゼロ点、増幅率もピエゾ抵抗効果の影響を受けやすい。
従来は、支持枠部３２５に対応する領域にアナログ回路を総て配置するようにしていたので、センサ装置２００の大型化を招いていた。第１実施形態で説明したように、力伝達部３２１の真裏の領域にアナログ回路を形成してもよい。これにより、ピエゾ抵抗効果を用いた場合にセンサ装置２００を格段に小型化でき、その結果、大幅なコスト削減にも繋がる。
その結果、回路中に示された各抵抗値が変わり回路特性が大幅に変化する懸念がある。また、アナログアンプを多用しているので、アナログアンプのゼロ点、増幅率もピエゾ抵抗効果の影響を受けやすい。
従来は、支持枠部３２５に対応する領域にアナログ回路を総て配置するようにしていたので、センサ装置２００の大型化を招いていた。第１実施形態で説明したように、力伝達部３２１の真裏の領域にアナログ回路を形成してもよい。これにより、ピエゾ抵抗効果を用いた場合にセンサ装置２００を格段に小型化でき、その結果、大幅なコスト削減にも繋がる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施形態では、集積回路３４０の表面に表面絶縁層３５２と入出力端子３５１とが形成されていた。
ここで、集積回路３４０の表面に絶縁層が無い場合には、集積回路３４０の上に絶縁層を改めて形成する必要がある。このとき、前記絶縁層にはビアを設け、下地の集積回路３４０の電極パッドと電気的に導通するようにしておく。そして、前記絶縁層の上に配線を形成するにあたっては、前記ビアと電気的導通を取るようにする。
ここで、集積回路３４０の表面に絶縁層が無い場合には、集積回路３４０の上に絶縁層を改めて形成する必要がある。このとき、前記絶縁層にはビアを設け、下地の集積回路３４０の電極パッドと電気的に導通するようにしておく。そして、前記絶縁層の上に配線を形成するにあたっては、前記ビアと電気的導通を取るようにする。
１０…ロボット、１１…ハンド、１００…触覚センサシステム、１１０…バス、１２０…情報中継装置、１３０…集線装置、１４０…情報統合装置、２００…触覚センサ装置、２１０…接合部、３００…表基板構造部、３１０…構造本体部、３２０…ダイヤフラム、３２１…力伝達部、３２３…薄肉部、３２５…支持枠部、３２７…歪み部、３２８…非歪み部、３２９…コーナー部、３４０…集積回路、３４１…センサ信号検出部、３４１Ａ…周波数変換部、３４２…クロック発生部、３４３…電源電圧制御部、３４４…論理演算処理部、３４５…シリアル化部、３４６…データ送信部、３４７…バス状態判定部、３４８…設定レジスタ、３４９…送信履歴レジスタ、３５１…入出力端子、３５２…表面絶縁層、３７０…配線層、３７０…シード層、３７０…配線層、３７１…変位電極、３７８…参照電極、３８１…配線、３８５…電極パッド、３９０…接続バンプ、４００…裏基板構造部、４１０…絶縁性基板、４２０…貫通電極、４２１…絶縁膜、４２２…導電性部材、４３０…突当て電極、４５０…固定電極、４５５…配線、４６１…シード層、４８１…接続パッド、５０１…レジスト、５０２…レジスト、５０３…レジスト、５０４…レジスト、５０５…レジスト、５０６…レジスト、５０８…レジスト、５３１…高濃度ボロンドープ基板、５３２…高濃度ボロン層、５４１…基板、５５２…位置合わせマーク、５５３…位置合わせマーク、５５４…位置合わせマーク、５５５…位置合わせマーク、６０１…ロッド、６０２…押し板、６０３…リンク、６０４…トーションバー、６０５…固定部、７０１…ピエゾ抵抗効果素子。
Claims (21)
- 検出対象と直接に接触する接触センシング面を外部に露出する一面に有するとともに、前記接触センシング面の変化に感応してアナログセンサ信号を出力するセンシング手段を前記接触センシング面とは反対側である他面側に有する表基板構造部と、
前記表基板構造部の前記他面側に配置された裏基板構造部と、
前記表基板構造部と前記裏基板構造部とを貼り合わせる接合層と、を備え、
前記表基板構造部の前記他面側には集積回路が組み込まれ、前記集積回路と前記センシング手段との間には絶縁層が介在しており、
裏基板構造部は、当該裏基板構造部の上面と下面との電気的導通をとる貫通電極を有し、
前記接合層は、前記表基板構造部の他面と前記裏基板構造部の前記上面との間に配設され、前記表基板構造部の前記他面と前記裏基板構造部の前記上面とを貼り合わせ、
前記表基板構造部は、前記一面側からのエッチングで薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記薄肉部の最も薄いところの厚みは、前記集積回路を構成するトランジスタのウェル深さに対して２倍以上の厚さを有し、
前記センシング手段は静電容量素子であって、
前記表基板構造部の前記他面に形成され、前記接触センシング面が押された際に共に変位する変位電極と、
前記裏基板構造部の前記上面に配設され、前記変位電極と対向した固定電極と、を有する
ことを特徴とするセンサ装置。 - 請求項１に記載のセンサ装置において、
前記集積回路と前記センシング手段との間の絶縁層の厚みはトータルで５μｍ以上である
ことを特徴するセンサ装置。 - 請求項１または請求項２に記載のセンサ装置において、
前記集積回路は複数の入出力端子を有し、
前記表基板構造部の前記他面側には、
前記入出力端子のうちの一以上は前記センシング手段と配線によって電気的導通がとられ、
前記入出力端子のうちの他の一以上は前記裏基板構造部の前記貫通電極と電気的導通がとられ、
前記センシング手段からの前記アナログセンサ信号は前記集積回路で処理された後、前記裏基板構造部の前記貫通電極を介して前記裏基板構造部の下面から出力される
ことを特徴とするセンサ装置。 - 請求項１に記載のセンサ装置において、
前記表基板構造部は、他面側から順にSi、SiO２、SiであるSOI基板であって、
他面側Si層の厚みは前記集積回路を構成するトランジスタのウェル深さに対して２倍以上であり、
前記一面側からのエッチングが前記SiO２層で止まり、
前記薄肉部の厚みは、前記他面側Si層の厚みで決定される
ことを特徴とするセンサ装置。 - 請求項１に記載のセンサ装置において、
前記表基板構造部は、集積回路を形成するためのロードープ層をハイドープP＋層にエピタキシャル成長させたエピウェハであり、
前記ハイドープP＋層の厚みは、前記集積回路を構成するトランジスタのウェル深さに対して２倍以上であり、
前記一面側からのエッチングが前記ハイドープP＋層の境界で止まっている
ことを特徴とするセンサ装置。 - 検出対象と直接に接触する接触センシング面を外部に露出する一面に有するとともに、前記接触センシング面の変化に感応してアナログセンサ信号を出力するセンシング手段を前記接触センシング面とは反対側である他面側に有する表基板構造部と、
前記表基板構造部の前記他面側に配置された裏基板構造部と、
前記表基板構造部と前記裏基板構造部とを貼り合わせる接合層と、を備え、
前記表基板構造部の前記他面側には集積回路が組み込まれ、前記集積回路と前記センシング手段との間には絶縁層が介在しており、
裏基板構造部は、当該裏基板構造部の上面と下面との電気的導通をとる貫通電極を有し、
前記接合層は、前記表基板構造部の他面と前記裏基板構造部の前記上面との間に配設され、前記表基板構造部の前記他面と前記裏基板構造部の前記上面とを貼り合わせ、
前記表基板構造部は、前記一面側から薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記ダイヤフラム構造は、前記薄肉部のほぼ中央領域に前記薄肉部よりも厚みを有しその上面が前記接触センシング面となる力伝達部を有しており、
前記表基板構造部の前記他面側において前記力伝達部の真裏に相当する領域には、前記集積回路のアナログ回路が１以上形成され、
前記センシング手段は静電容量素子であって、
前記表基板構造部の前記他面に形成され、前記接触センシング面が押された際に共に変位する変位電極と、
前記裏基板構造部の前記上面に配設され、前記変位電極と対向した固定電極と、を有する
ことを特徴とするセンサ装置。 - 請求項１〜６のいずれかに記載のセンサ装置において、
前記変位電極は、回転対称性を有しつつ、３極、４極、６極または８極に分かれている
ことを特徴とするセンサ装置。 - 請求項１〜７のいずれかに記載のセンサ装置において、
前記表基板構造部の前記他面には、前記変位電極に加えて、前記接触センシング面が押されても変位しない参照電極が形成されており、
前記集積回路は、前記変位電極と前記固定電極との間の静電容量値と、前記参照電極と前記固定電極との間の静電容量値と、の差を検知する
ことを特徴するセンサ装置。 - 検出対象と直接に接触する接触センシング面を外部に露出する一面に有するとともに、前記接触センシング面の変化に感応してアナログセンサ信号を出力するセンシング手段を前記接触センシング面とは反対側である他面側に有する表基板構造部と、
前記表基板構造部の前記他面側に配置された裏基板構造部と、
前記表基板構造部と前記裏基板構造部とを貼り合わせる接合層と、を備え、
前記表基板構造部の前記他面側には集積回路が組み込まれ、前記集積回路と前記センシング手段との間には絶縁層が介在しており、
裏基板構造部は、当該裏基板構造部の上面と下面との電気的導通をとる貫通電極を有し、
前記接合層は、前記表基板構造部の他面と前記裏基板構造部の前記上面との間に配設され、前記表基板構造部の前記他面と前記裏基板構造部の前記上面とを貼り合わせ、
前記センシング手段は静電容量素子であって、
前記表基板構造部の前記他面に形成され、前記接触センシング面が押された際に共に変位する変位電極と、
前記裏基板構造部の前記上面に配設され、前記変位電極と対向した固定電極と、を有し、
前記変位電極は、前記表基板構造部の前記他面側において前記表基板構造部の前記他面と平行なトーションバーを揺動軸として揺動可能であり、
さらに、
前記表基板構造部の前記他面には前記接触センシング面とともに変位するロッドが垂下するように設けられ、前記変位電極の一辺はリンクを介して前記ロッドに接続されている
ことを特徴するセンサ装置。 - 検出対象と直接に接触する接触センシング面を外部に露出する一面に有するとともに、前記接触センシング面の変化に感応してアナログセンサ信号を出力するセンシング手段を前記接触センシング面とは反対側である他面側に有する表基板構造部と、
前記表基板構造部の前記他面側に配置された裏基板構造部と、
前記表基板構造部と前記裏基板構造部とを貼り合わせる接合層と、を備え、
前記表基板構造部の前記他面側には集積回路が組み込まれ、前記集積回路と前記センシング手段との間には絶縁層が介在しており、
裏基板構造部は、当該裏基板構造部の上面と下面との電気的導通をとる貫通電極を有し、
前記接合層は、前記表基板構造部の他面と前記裏基板構造部の前記上面との間に配設され、前記表基板構造部の前記他面と前記裏基板構造部の前記上面とを貼り合わせ、
前記センシング手段はピエゾ抵抗部であって、
前記表基板構造部の前記他面に形成され、前記接触センシング面が押された際に共に変位するピエゾ抵抗部と、を有し、
前記表基板構造部は、前記一面側から薄化されることで形成された薄肉部を有するダイヤフラム構造を備え、
前記ダイヤフラム構造は、
前記薄肉部のほぼ中央領域に前記薄肉部よりも厚みを有しその上面が前記接触センシング面となる力伝達部と、
前記薄肉部を取り囲むようにしてあり、前記薄肉部よりも厚みを有する支持枠部と、を有しており、
前記ピエゾ抵抗部は、前記表基板構造部の他面において、前記薄肉部と前記力伝達部との境界および前記薄肉部と前記支持枠部との境界の少なくともいずれかに配置されている
ことを特徴とするセンサ装置。 - 請求項１から請求項１０のいずれかに記載のセンサ装置において、
前記裏基板構造部は、貫通電極付きのセラミック基板である
ことを特徴とするセンサ装置。 - 請求項１１に記載のセンサ装置において、
前記セラミック基板は、ＬＴＣＣ基板（低温焼成積層セラミック、Low Temperature Co-fired Ceramics）である
ことを特徴するセンサ装置。 - 請求項１２に記載のセンサ装置において、
前記ＬＴＣＣ基板の熱膨張率がシリコンの熱膨張率とほぼ等しい
ことを特徴するセンサ装置。 - 請求項１から請求項１０のいずれかに記載のセンサ装置において、
前記裏基板構造部は、貫通電極が形成されたSi基板である
ことを特徴とするセンサ装置。 - 請求項１、６、９及び１０のうちのいずれかに記載のセンサ装置を製造する製造方法であって、
前記集積回路の入出力端子と電気的に導通しておりかつ突起状の接続バンプを前記表基板構造部の前記他面側に用意しておき、
前記表基板構造部と前記裏基板構造部とを接合する際に、前記接続バンプを前記裏基板構造部の前記上面に露出した前記貫通電極に突き当てる
ことを特徴とするセンサ装置の製造方法。 - 請求項１５に記載のセンサ装置の製造方法において、
前記表基板構造部の他面側に前記接続バンプのもとになる金属電極を突起状に形成し、
さらに、前記金属電極も含めて前記表基板構造部の他面側を覆うように前記接合層のもとになる有機接着剤を塗布し、
前記表基板構造部の他面側を研磨することで、前記接合層から突起した前記接続バンプを得る
ことを特徴とするセンサ装置の製造方法。 - 請求項１６に記載のセンサ装置の製造方法において、
前記接続バンプの研磨面には凸凹の研磨痕が残るようにし、
前記接続バンプを前記裏基板構造部の前記貫通電極に突き当てた際には、前記接続バンプの前記研磨痕の凸凹が潰れる
ことを特徴とするセンサ装置の製造方法。 - 請求項１５から請求項１７のいずれかに記載のセンサ装置の製造方法において、
前記裏基板構造部の上面側のうち前記貫通電極の周囲をエッチングすることで、前記貫通電極の所定高さが前記裏基板構造部の上面において露出させる
ことを特徴とするセンサ装置の製造方法。 - 請求項１８に記載のセンサ装置の製造方法において、
前記貫通電極は、前記エッチングされた際に多孔質状になる
ことを特徴とするセンサ装置の製造方法。 - 請求項１５から請求項１９のいずれかに記載のセンサ装置の製造方法において、
前記表基板構造部と前記裏基板構造部とを接合した後で、前記表基板構造部の前記一面側を部分的にエッチングすることで前記表基板構造部の前記一面側をダイヤフラム構造とする
ことを特徴とするセンサ装置の製造方法。 - 請求項１５から請求項２０のいずれかに記載のセンサ装置の製造方法において、
前記表基板構造部と前記裏基板構造部との貼り合わせにあたって互いの位置関係を調整するための位置決めマークを前記表基板構造部と前記裏基板構造部とにそれぞれ設けておく
ことを特徴とするセンサ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013223714A JP6139377B2 (ja) | 2013-10-28 | 2013-10-28 | センサ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013223714A JP6139377B2 (ja) | 2013-10-28 | 2013-10-28 | センサ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015087131A JP2015087131A (ja) | 2015-05-07 |
| JP6139377B2 true JP6139377B2 (ja) | 2017-05-31 |
Family
ID=53050085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013223714A Active JP6139377B2 (ja) | 2013-10-28 | 2013-10-28 | センサ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6139377B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6923945B2 (ja) | 2016-09-14 | 2021-08-25 | 国立大学法人神戸大学 | 力センサ、および、力センサの製造方法 |
| US20200003635A1 (en) * | 2017-03-08 | 2020-01-02 | Tohoku University | Pressure sensor device and method for manufacturing pressure sensor device |
| KR20210095863A (ko) * | 2018-11-27 | 2021-08-03 | 린텍 가부시키가이샤 | 반도체 장치의 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710270A (en) * | 1980-06-20 | 1982-01-19 | Hitachi Ltd | Semiconductor capacitor type pressure sensor |
| JPH03239939A (ja) * | 1990-02-16 | 1991-10-25 | Toyoda Mach Works Ltd | 容量型圧力センサ |
| JPH07326770A (ja) * | 1991-07-12 | 1995-12-12 | Terumo Corp | 半導体圧力センサおよびその製造方法 |
| JP3043477B2 (ja) * | 1991-07-17 | 2000-05-22 | 和廣 岡田 | 静電容量の変化を利用したセンサ |
| JP3339565B2 (ja) * | 1998-09-29 | 2002-10-28 | 株式会社山武 | 圧力センサ |
| JP4935588B2 (ja) * | 2007-09-07 | 2012-05-23 | 株式会社デンソー | 圧力センサ |
| JP5610177B2 (ja) * | 2008-07-09 | 2014-10-22 | 国立大学法人東北大学 | 機能デバイス及びその製造方法 |
| WO2011102040A1 (ja) * | 2010-02-19 | 2011-08-25 | 旭硝子株式会社 | 素子搭載用基板およびその製造方法 |
-
2013
- 2013-10-28 JP JP2013223714A patent/JP6139377B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015087131A (ja) | 2015-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101296031B1 (ko) | 압력 센서 및 그 제작 방법 | |
| JP6024481B2 (ja) | 半導体圧力センサ | |
| TWI727228B (zh) | 感測器裝置及其製造方法 | |
| CN102853950B (zh) | 采用倒装焊接的压阻式压力传感器芯片及其制备方法 | |
| US11898918B2 (en) | Temperature coefficient of offset compensation for force sensor and strain gauge | |
| US20180246141A1 (en) | Dynamic quantity sensor | |
| Hata et al. | Integrated 3-axis tactile sensor using quad-seesaw-electrode structure on platform LSI with through silicon vias | |
| JP6139377B2 (ja) | センサ装置およびその製造方法 | |
| JP2008039593A (ja) | 静電容量型加速度センサ | |
| WO2012102291A1 (ja) | ガラス埋込シリコン基板およびその製造方法 | |
| JP3938198B1 (ja) | ウェハレベルパッケージ構造体およびセンサエレメント | |
| JP3938199B1 (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
| JP4715503B2 (ja) | センサモジュールの製造方法 | |
| JP3938204B1 (ja) | ウェハレベルパッケージ構造体およびセンサエレメント | |
| Hata et al. | An SOI tactile sensor with a quad seesaw electrode for 3-axis complete differential detection | |
| JP2005228863A (ja) | 半導体装置の製造方法、半導体装置及びセンサ | |
| JP2008039595A (ja) | 静電容量型加速度センサ | |
| JP3938201B1 (ja) | センサ装置およびその製造方法 | |
| JP2012088084A (ja) | 触覚センサユニット | |
| JP5395412B2 (ja) | インタポーザ | |
| JP3938206B1 (ja) | ウェハレベルパッケージ構造体およびセンサエレメント | |
| WO2019035291A1 (ja) | トルク検出器及びトルク検出器の製造方法 | |
| WO2019035290A1 (ja) | トルク検出器 | |
| JP2010177280A (ja) | 半導体センサの製造方法、及び半導体センサ | |
| JP4925273B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6139377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |