JP2014130767A - 静電マイクロリレーおよびその製造方法 - Google Patents

Abstract

【課題】より高い周波数での特性が向上された静電マイクロリレーおよびその製造方法を提供する。
【解決手段】静電マイクロリレー１０１は、固定接点が形成された信号線１１，１２からなる信号線と、その信号線の入力点（パッド５１）に接続される信号入力部と、可動接点２１ａ，２２ａを固定接点に接触および離間させるためのアクチュエータ２５，２６と、キャップ３０を貫通して信号線の入力点に接続される貫通配線３１とを含む。ＭＥＭＳスイッチ１０１の製造方法は、貫通配線３１が形成されたキャップ３０を準備するステップと、キャップ３０と基板１０とを封止材料３８によって接合するステップとを備える。接合するステップにおいて、キャップ３０の貫通配線３１が信号線の入力点に接続される。
【選択図】図１

Description

本発明は、静電マイクロリレーおよびその製造方法に関する。

リレーあるいはスイッチは、２つの信号線を電気的に接続および遮断するために、種々の電気回路に用いられる。近年では、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を利用した種々のデバイスが提案されている。たとえば米国特許第６３０７１６９号公報（特許文献１）は、ＭＥＭＳスイッチにより構成されたＳＰＳＴ（Single Pole, Single Throw）スイッチあるいはＳＰＤＴ（Single Pole, Double Throw）スイッチを開示する。

米国特許第６３０７１６９号公報

米国特許第６３０７１６９号公報に開示されたＳＰＤＴスイッチは、入力を共通にした２つのＳＰＳＴスイッチと等価な構成を有する。具体的には、１本の信号線が２本に分岐される。

２つのＳＰＳＴスイッチは、互いに独立に制御可能である。したがって、２つのＳＰＳＴスイッチのうちの一方がオンされ、他方がオフされる場合がある。オフ状態にあるＳＰＳＴスイッチでは、固定接点と可動接点とが離間している。信号が分岐される点から固定接点までの信号線は、スタブを構成する。

信号線に入力された信号は、オン状態のスイッチに送られる第１の信号と、オフ状態のスイッチに送られる第２の信号とに分割される。第２の信号は、スタブの終端で反射して、第１の信号と結合する。スタブの長さが信号の波長の１／４に等しい場合、２つの信号どうしが打ち消し合う。このため、この波長に対応する周波数での損失が大きくなる。

したがって、上記のようなＭＥＭＳ技術を用いたスイッチあるいは静電マイクロリレーにおいては、より高い周波数での損失を小さくすることが望ましい。しかしながら、米国特許第６３０７１６９号公報（特許文献１）は、このような課題を解決するための具体的方法は開示されていない。

本発明の目的は、より高い周波数での特性が向上された静電マイクロリレーおよびその製造方法を提供することである。

本発明のある局面において、静電マイクロリレーが提供される。静電マイクロリレーは、基板と、信号線と、複数の可動接点と、複数の可動電極と、キャップと、信号入力部とを備える。信号線は、基板に配置されて、信号を受けるための入力点と、入力点に入力された信号を分配するための複数の信号経路とを有する。複数の信号経路の各々には固定接点が形成される。可動接点は、固定接点ごとに設けられる。可動接点は、対応する固定接点と空間を隔てて対向するように配置される。複数の可動電極は、複数の可動接点の各々に連結されて、当該連結された可動接点を対応する固定接点と接触および離間させる。キャップには、複数の可動電極を収容する空間が形成される。キャップは、基板と接合される。信号入力部は、キャップまたは基板を貫通して信号線の入力点に接続される貫通配線を含む。

好ましくは、複数の信号経路の間では、入力点から固定接点までの長さが、互いに等しい。

好ましくは、入力点から固定接点までの信号経路の長さは、複数の可動電極の配置によって規定される最短距離とされる。

好ましくは、静電マイクロリレーは、１対の接地導体をさらに備える。１対の接地導体は、基板の表面において、信号線の両側に配置される。

好ましくは、静電マイクロリレーは、キャップと基板とを接合するための封止材料と、複数の信号出力部とをさらに備える。複数の信号出力部の各々は、キャップまたは基板を貫通する貫通配線を含む。複数の信号出力部の各々は、対応する固定接点に対して入力点と反対側に位置する信号経路の部分に接続される。キャップの空間は、封止材料によって封止される。封止材料は、信号入力部および複数の信号出力部の貫通配線を囲むように配置される。

好ましくは、静電マイクロリレーは、貫通配線に接続される外部電極をさらに備える。外部電極は、貫通配線がキャップに設けられている場合には、基板と対向する面と反対側に位置するキャップの表面に配置される。外部電極は、貫通配線が基板に設けられている場合には、信号線が形成された面と反対側に位置する基板の表面に配置される。

好ましくは、複数の信号出力部の各々は、キャップに形成された貫通配線を含む。
好ましくは、複数の信号出力部の各々は、基板に形成された貫通配線を含む。

好ましくは、信号入力部は、キャップに形成された貫通配線を含む。
好ましくは、信号入力部は、基板に形成された貫通配線を含む。

好ましくは、キャップおよび基板は、ガラスによって形成される。
好ましくは、複数の可動電極のうちの少なくとも１つは、可動接点を支持するための両持ち梁構造を有する。

好ましくは、複数の信号経路は、１つの直線を形成するように配置された２つの信号経路である。信号線は、信号入力部に接続されて入力点を規定するパッドを有する。

本発明の他の局面において、静電マイクロリレーの製造方法が提供される。静電マイクロリレーの製造方法は、基板を準備するステップと、基板に、信号線を形成するステップとを備える。信号線は、信号を受けるための入力点と、入力点に入力された信号を分配するための複数の信号経路とを有する。複数の信号経路の各々に固定接点が形成される。静電マイクロリレーの製造方法は、固定接点ごとに設けられて、対応する固定接点と空間を隔てて対向するように配置された複数の可動接点、および前記複数の可動接点の各々に連結された複数の可動電極を形成するステップと、複数の可動電極を収容するための空間と、貫通配線とが形成されたキャップを準備するステップと、キャップと基板とを封止材料によって接合するステップとをさらに備える。接合するステップにおいて、キャップの貫通配線が信号線の前記入力点に接続される。

本発明のさらに他の局面において、静電マイクロリレーの製造方法が提供される。静電マイクロリレーの製造方法は、基板を準備するステップと、基板に、信号線と、信号線に接続される貫通配線とを形成するステップとを備える。信号線は、信号を受けるための入力点と、入力点に入力された信号を分配するための複数の信号経路とを有する。複数の信号経路の各々に固定接点が形成される。貫通配線は、信号線の前記入力点に接続される。静電マイクロリレーの製造方法は、固定接点ごとに設けられて、対応する固定接点と空間を隔てて対向するように配置された複数の可動接点、および複数の可動接点の各々に連結された複数の可動電極を形成するステップと、複数の可動電極を収容するための空間と、貫通配線とが形成されたキャップを準備するステップと、キャップと基板とを封止材料によって接合するステップとをさらに備える。

本発明によれば、より高い周波数での特性が向上された静電マイクロリレーおよびその製造方法を提供することができる。

本発明の第１の実施の形態に係る静電マイクロリレー１０１の斜視図である。 図１に示される静電マイクロリレー１０１の分解斜視図である。 図１のＩＩＩ−ＩＩＩ方向に沿った静電マイクロリレー１０１の断面を模式的に示した図である。 図１に示される静電マイクロリレー１０１の上面透視図である。 第１の実施の形態に係る静電マイクロリレーの比較例の分解斜視図である。 図５に示した静電マイクロリレーを模式的に示した平面図である。 図５および図６に示された静電マイクロリレー２００によって構成されたＳＰＤＴスイッチの構成を模式的に示した平面図である。 図７に示された静電マイクロリレー２００Ａ，２００Ｂがそれぞれオン状態およびオフ状態であるときの信号経路を等価的に示した図である。 図７に示した比較例と、第１の実施の形態に係る静電マイクロリレーとの対比図である。 第１の実施の形態に係る静電マイクロリレーと、図７に示した模式図と同等のスタブ長を持つ構造とで、挿入損失を比較した図である。 第１の実施の形態に係る静電マイクロリレーの製造フローを概略的に示したフローチャートである。 図１１に示したステップＳ１０のプロセスを詳細に説明するためのフローチャートである。 図１２に示すステップＳ１１，Ｓ１２のプロセスを説明するための図である。 図１２に示すステップＳ１３のプロセスを説明するための図である。 図１２に示すステップＳ１４のプロセスを説明するための図である。 図１２に示すステップＳ１５のプロセスを説明するための図である。 図１２に示すステップＳ１６のプロセスを説明するための図である。 図１１に示したステップＳ２０のプロセスを詳細に説明するためのフローチャートである。 図１８に示すステップＳ２１，Ｓ２２のプロセスを説明するための図である。 図１８に示すステップＳ２３のプロセスを説明するための図である。 図１８に示すステップＳ２４のプロセスを説明するための図である。 図１８に示すステップＳ２５のプロセスを説明するための図である。 図１８に示すステップＳ２６のプロセスを説明するための図である。 図１１のステップＳ３０，Ｓ４０のプロセスを説明するための図である。 本発明の第２の実施の形態に係る静電マイクロリレー１０２の分解斜視図である。 静電マイクロリレー１０２の断面を模式的に示した図である。 本発明の実施の形態に係る静電マイクロリレーの他の構成例を模式的に示した第１の図である。 本発明の実施の形態に係る静電マイクロリレーの他の構成例を模式的に示した第２の図である。 本発明の実施の形態に係る静電マイクロリレーの他の構成例を模式的に示した第３の図である。 本発明の実施の形態に係る静電マイクロリレーが有するアクチュエータの他の構成例を模式的に示した図である。 図３０に示された構成の変形例である。 本発明の実施の形態に係る静電マイクロリレーが有するアクチュエータのさらに他の構成例を模式的に示した図である。 図３２に示された構成の変形例である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

本発明の実施の形態に係る静電マイクロリレーは、高周波スイッチ（ＲＦスイッチとも呼ばれる）として好適に用いることができる。「高周波スイッチ」とは、高周波信号の経路を切り替えるスイッチ、あるいは、高周波信号の伝達および遮断を行なうスイッチである。

高周波スイッチでは、特に、絶縁性(isolation）および挿入損失(insertion loss）が重要な特性である。スイッチがオフの状態の時の絶縁性が低下すると、クロストークあるいはノイズの問題が生じる。したがって、高周波スイッチがオフの状態の時の絶縁性は高いほど好ましい。また、スイッチがオンの状態の時の挿入損失が小さいほど好ましい。

以下で説明するように、本発明の実施の形態に係る静電マイクロリレーは、高周波スイッチのこれらの要求を満たすことができる。したがって、本発明の実施の形態に係る静電マイクロリレーを高周波スイッチとして好適に利用できる。しかしながら、本発明の実施の形態に係る静電マイクロリレーの用途は高周波スイッチに限定されるものではない。

［実施の形態１］
図１は、本発明の第１の実施の形態に係る静電マイクロリレー１０１の斜視図である。図２は、図１に示される静電マイクロリレー１０１の分解斜視図である。図３は、図１のＩＩＩ−ＩＩＩ方向に沿った静電マイクロリレー１０１の断面を模式的に示した図である。図４は、図１に示される静電マイクロリレー１０１の上面透視図である。なお図４では、基板に形成された配線およびアクチュエータ（以下に説明）を示してある。

図１〜図４を参照して、本発明の第１の実施の形態に係る静電マイクロリレー１０１は、ＳＰＤＴスイッチとして構成された静電マイクロリレーである。静電マイクロリレー１０１は、基板１０と、信号線１と、接地電極１３，１４と、固定電極１５，１６とを有する。

基板１０は、たとえばガラス基板である。信号線１と、接地電極１３，１４と、固定電極１５，１６とは、基板１０の一方の面に配置される。

信号線１は、パッド５１と、信号線１１，１２とを含む。パッド５１は、信号が入力される入力点に相当する。信号線１１，１２は、１つの直線を形成するように配置された２つの信号経路に相当する。信号線１１，１２は、それぞれ固定接点１１ａ，１２ａを有する。言い換えると、信号線１は、パッド５１（入力点）を中心として、２つの信号線（信号線１１，１２）へと分岐される。

接地電極１３は、基板１０の表面において、信号線１に対して一方の側に配置される。接地電極１４は、基板１０の表面において、接地電極１３とは反対の側に配置される。言い換えると、信号線１は、接地電極１３，１４の間に配置される。すなわち、この実施の形態では、信号線１は接地電極１３，１４とともにコプレーナ(coplanar）線路を構成する。

固定電極１５，１６は、上記のコプレーナ線路を挟むように配置された２つの電極を有する。具体的には、固定電極１５は、電極１５ａ，１５ｂを含む。固定電極１６は、電極１６ａ，１６ｂを含む。

静電マイクロリレー１０１は、さらに、可動接点２１ａ，２２ａと、アクチュエータ２５，２６とを含む。アクチュエータ２５，２６は、たとえばシリコンによって形成される。可動接点２１ａ，２２ａは、たとえばアクチュエータ２５，２６上に形成された絶縁膜（たとえばシリコン酸化膜）上に形成された金属膜である。

アクチュエータ２５，２６の各々は可動電極である。アクチュエータ２５は、可動接点２１ａを固定接点１１ａと接触および離間させる。アクチュエータ２６は、可動接点２２ａを固定接点１２ａと接触および離間させる。

アクチュエータ２５，２６の各々は、可動接点を支持するための両持ち梁構造を有する。具体的には、アクチュエータ２５は、電極２５ａ，２５ｂを有する。可動接点２１ａは、電極２５ａ，２５ｂの間に連結される。アクチュエータ２６は、電極２６ａ，２６ｂを有する。可動接点２２ａは、電極２６ａ，２６ｂの間に連結される。

この実施の形態では、パッド５１から固定接点１１ａまでの信号線１１の長さと、パッド５１から固定接点１２ａまでの信号線１２の長さとは等しくなるように信号線１（信号線１１，１２およびパッド５１）が形成されている。言い換えると、固定接点１１ａから固定接点１２ａまでの間の信号線の部分の中点が入力点とされている。

入力点から固定接点１１ａまでの信号線１１の長さ、入力点から固定接点１２ａまでの信号線１２の長さは、最短距離となるように定められる。１つの実施の形態では、この最短距離は、アクチュエータ２５，２６の配置によって規定される最短距離とされる。具体的には、アクチュエータ２５，２６の間の最小間隔にしたがって、アクチュエータ２５，２６を配置することによって、可動接点２１ａ，２２ａの位置が決定される。可動接点２１ａと可動接点２２ａとを結ぶ線分の中点が信号の入力点に対応する。アクチュエータ２５，２６の間の最小間隔は、たとえば、静電マイクロリレーを製造する工程において適用されるプロセスルールに従って定めることができる。

可動接点２１ａ，２２ａの位置が決定されることで、固定接点１１ａ，１２ａの位置が必然的に決定される。アクチュエータ２５，２６の間の間隔を最小とすることで、入力点から固定接点１１ａまでの信号線１１の長さ、入力点から固定接点１２ａまでの信号線１２の長さを最短距離とすることができる。

静電マイクロリレー１０１は、さらに、キャップ３０を含む。キャップ３０の素材は、たとえばガラスである。たとえばガラスフリットなどの封止材料３８を介してキャップ３０と基板１０とが接合される。キャップ３０には、アクチュエータ２５，２６をそれぞれ収容するための空間として、キャビティ３９ａ，３９ｂが形成される。

キャップ３０には貫通配線３１，３１ａ，３２ａ，３３ａ，３３ｂ，３３ｃ，３４ａ，３４ｂ，３４ｃ，３５ａ，３５ｂ，３６ａ，３６ｂが形成される。キャップ３０の一方側の面には、外部電極４１，４１ａ，４２ａ，４３ａ，４３ｂ，４３ｃ，４４ａ，４４ｂ，４４ｃ，４５ａ，４５ｂ，４６ａ，４６ｂが形成される。外部電極４１，４１ａ，４２ａ，４３ａ，４３ｂ，４３ｃ，４４ａ，４４ｂ，４４ｃ，４５ａ，４５ｂ，４６ａ，４６ｂは、貫通配線３１，３１ａ，３２ａ，３３ａ，３３ｂ，３３ｃ，３４ａ，３４ｂ，３４ｃ，３５ａ，３５ｂ，３６ａ，３６ｂにそれぞれ電気的に接続される。

キャップ３０の反対側の面、すなわち基板１０に対向する面には、貫通配線３１，３１ａ，３２ａ，３３ａ，３３ｂ，３３ｃ，３４ａ，３４ｂ，３４ｃ，３５ａ，３５ｂ，３６ａ，３６ｂにそれぞれ電気的に接続される内部電極が形成される。この内部電極は、基板１０の表面に形成された各電極のパッドに電気的に接続される。図３では、貫通配線３１，３１ａ，３２ａにそれぞれ接続される内部電極４１ｂ，５１ａ，５２ａが代表的に示されている。

貫通配線３１は内部電極４１ｂを介してパッド５１に電気的に接続される。貫通配線３１は、外部電極４１を介して信号を受ける信号入力部である。

貫通配線３１ａは、内部電極５１ａを介して、パッド５１と反対側に位置する信号線１１の端部に電気的に接続される。貫通配線３２ａは、内部電極５２ａを介して、パッド５１と反対側に位置する信号線１２の端部に電気的に接続される。貫通配線３１ａ，３２ａは、信号出力部として機能する。

貫通配線３３ａ，３３ｂ，３３ｃは、接地電極１３に電気的に接続される。同様に、貫通配線３４ａ，３４ｂ，３４ｃは、接地電極１４に電気的に接続される。貫通配線３３ａ，３３ｂ，３３ｃ，３４ａ，３４ｂ，３４ｃは、静電マイクロリレー１０１の外部から、接地電極１３または接地電極１４に接地電圧を与えるための配線である。

貫通配線３５ａ，３５ｂは、固定電極１５の電極１５ａ，１５ｂにそれぞれ電気的に接続される。同様に、貫通配線３６ａ，３６ｂは、固定電極１６の電極１６ａ，１６ｂにそれぞれ電気的に接続される。貫通配線３５ａ，３５ｂ，３６ａ，３６ｂは、静電マイクロリレー１０１の外部から、固定電極１５または固定電極１６に電圧を与えるための配線である。

封止材料３８は、複数の貫通配線を囲むように配置されている。キャビティ３９ａ，３９ｂは、封止材料３８によって気密状態に保たれる。このような構造によって静電マイクロリレー１０１の外部からキャビティ３９ａ，３９ｂに埃あるいは水分などの浸入を防止することができる。したがって静電マイクロリレー１０１の信頼性を高めることができる。

次に、アクチュエータ２５の駆動を代表的に説明することにより、静電マイクロリレー１０１の動作を説明する。アクチュエータ２６の駆動については以下で説明される内容と同様であるので、説明を繰り返さない。

まず、固定電極１５に電圧が印加されていないものとする。この場合には、固定電極１５とアクチュエータ２５とが離間した状態にある。したがって固定接点１１ａと可動接点２１ａとが離間している。すなわちスイッチがオフの状態である。

次に、外部電極４５ａ、４５ｂおよび貫通配線３５ａ，３５ｂを通じて、静電マイクロリレー１０１の外部から固定電極１５（電極１５ａ，１５ｂ）に電圧が印加される。これにより、固定電極１５とアクチュエータ２５との間に静電引力が発生する。静電引力によって、アクチュエータ２５が固定電極１５に接近して、可動接点２１ａが固定接点１１ａに接触する。これによりスイッチがオン状態となる。

可動接点２１ａが固定接点１１ａに接触した後も、アクチュエータ２５が固定電極１５に接触するまでアクチュエータ２５は移動を続ける。アクチュエータ２５は両持ち梁構造を有している。梁がたわんだ状態で可動接点２１ａが固定接点１１ａに押しつけられる。

続いて、固定電極１５への電圧の印加が終了する。アクチュエータ２５が固定電極１５から離間することによって、可動接点２１ａが固定接点１１ａから離間される。これによりスイッチがオフ状態となる。

静電マイクロリレー１０１がオンすることにより、信号は信号線１を伝達することができる。信号線は、低抵抗の金属によって形成される。したがって、静電マイクロリレー１０１は、半導体スイッチに比較して、オン時の損失（挿入損失）を低くすることができる。一方、静電マイクロリレー１０１のオフ時には、可動接点が固定接点から物理的に離れる。これにより、高い絶縁性を得ることができる。

上記のとおり、この実施の形態では、信号入力部は、キャップ３０に形成された貫通配線３１である。信号入力部は、信号線１の入力点（パッド５１）に接続される。その接続点から固定接点１１ａまでの信号線１１の長さと、その接続点から固定接点１２ａまでの信号線１２の長さとは実質的に等しい。すなわち信号入力部は、信号線の中点に接続される。このような構成によって、高周波特性に優れた静電マイクロリレーを実現することができる。この理由について、この実施の形態に係る静電マイクロリレーと、その比較例とを対比しながら説明する。

（比較例の構成）
図５は、第１の実施の形態に係る静電マイクロリレーの比較例の分解斜視図である。図６は、図５に示した静電マイクロリレーを模式的に示した平面図である。図５および図６を参照して、比較例としての静電マイクロリレー２００は、ＳＰＳＴ（Single Pole, Single Throw）スイッチと等価な構成を有する。静電マイクロリレー２００は、基板１１０と、信号線１１１と、接地電極１１３，１１４と、固定電極１１５と、アクチュエータ１２５と、キャップ１３０とを含む。信号線１１１と、接地電極１１３，１１４と、固定電極１１５とは、基板１１０の一方の面に配置される。信号線１１１は、固定接点１１１ａを有する。信号線１１１の一方の端部が信号入力部に相当し、信号線１１１の他方の端部が信号出力部に相当する。接地電極１１３，１１４は、信号線１１１とともにコプレーナ線路を構成する。

固定電極１１５は、電極１１５ａ，１１５ｂを含む。アクチュエータ１２５は、電極１２５ａ，１２５ｂを含む。可動接点１２１ａは、電極１２５ａ，１２５ｂの間に連結される。キャップ１３０は、基板１１０に接合される。キャップ１３０には、アクチュエータ１２５を収容するための空間が形成される。

図７は、図５および図６に示された静電マイクロリレー２００によって構成されたＳＰＤＴスイッチの構成を模式的に示した平面図である。図７を参照して、静電マイクロリレー２０１は、静電マイクロリレー２００Ａ，２００Ｂを含むＳＰＤＴスイッチと等価な構成を有する。静電マイクロリレー２００Ａ，２００Ｂの各々の構成は、静電マイクロリレー２００の構成と同じである。したがって、図７では、静電マイクロリレー２００の構成要素と同一または対応する要素に同一または類似する参照符号が付されている。

信号線１１１Ｃは、信号入力部の役割を果たす。信号線１１１Ｃは、信号線１１１の中点から基板表面に沿って静電マイクロリレー２０１の周辺部へと引出される信号線である。

コプレーナ線路が基板１１０の表面に形成される。すなわち、信号線１１１の両側には、接地電極１１３，１１４Ａあるいは、接地電極１１３，１１４Ｂが配置される。接地電極１１４Ａ，１１４Ｂは信号線１１１Ｃを挟むように、基板１１０の表面に配置される。

図８は、図７に示された静電マイクロリレー２００Ａ，２００Ｂがそれぞれオン状態およびオフ状態であるときの信号経路を等価的に示した図である。図８を参照して、信号線１１１Ｂは、信号線１１１および信号線１１１Ｃの接続点から、静電マイクロリレー２００Ｂの固定接点１１１ａまでの部分である。

信号線１１１Ｂは、スタブと等価である。信号線１１１Ｂの長さをＬとすると、長さＬが信号線を伝達するべき信号の波長の１／４に等しい場合、信号線１１１Ｂ（スタブ）によって、信号の伝達が遮断される。つまり、その波長に対応する周波数において、静電マイクロリレー２０１の挿入損失が大きくなる。

スタブの長さをより短くすることで、静電マイクロリレー２０１をより高い周波数領域で使用することができる。図７に示された構成によれば、信号線１１１から信号線１１１Ｃが基板１１０の周辺部へと引き出されている。さらに信号線１１１Ｃの両側には、接地電極１１４Ａ，１１４Ｂが形成されている。スタブを短くすると、２つのアクチュエータ１２５が接近して配置される。しかし、たとえばアクチュエータ１２５が固定電極１１５へと接触するときには、アクチュエータ１２５が接地電極１１４Ａまたは１１４Ｂ（信号線１１１Ｃに沿う部分）に接触したり、あるいは信号線１１１Ｃに接触したりする可能性が考えられる。アクチュエータと、接地電極（１１４Ａまたは１１４Ｂ）との接触を避けるために、接地電極１１４Ａまたは１１４Ｂの信号線１１１Ｃに沿う部分を省略すると、たとえばインピーダンスの不整合など、特性が低下する可能性も考えられる。

（比較例と本発明の実施の形態との対比）
図９は、図７に示した比較例と、第１の実施の形態に係る静電マイクロリレーとの対比図である。図９を参照して、Ｌ１は、比較例（静電マイクロリレー２０１）におけるスタブの長さを示す。Ｌ２は、第１の実施の形態に係る静電マイクロリレー１０１におけるスタブの長さを示す。

上記のように、静電マイクロリレー２０１では、信号線１１１Ｃが信号線１１１の中点から基板１１０の表面に沿って基板１１０の周辺部に引き出されている。このような構成のため、接地電極１１４Ａ，１１４Ｂも、信号線１１１および１１１Ｃに沿って、折れ曲がるように形成される。

スタブの長さＬ１は、配線の間隔および配線の幅を含む。具体的には、スタブの長さＬ１は、（信号線１１１Ｃの幅の１／２）＋（信号線１１１Ｃと接地電極１１４Ｂとの間の間隔）＋（接地電極１１４Ｂの幅）＋（アクチュエータ１２５の幅×１／２）以下と見積もることができる。

これに対して、第１の実施の形態に係る静電マイクロリレー１０１は、信号入力部としての貫通配線（図１等に示された貫通配線３１）からパッド５１に信号が入力されて、その信号は、信号線１１，１２へと分配される。スタブの長さＬ２は、（パッド５１の直径×１／２）＋（アクチュエータ１２６の幅×１／２）以下となる。すなわち、スタブの長さＬ２には、（信号線１１１Ｃの幅の１／２）、（信号線１１１Ｃと接地電極１１４Ｂとの間の間隔）、および（接地電極１１４Ｂの幅）が含まれていない。したがって第１の実施の形態によれば、スタブの長さを短くすることができる。さらに、この実施の形態によれば、信号線の中点から基板の表面に沿って基板の周辺部に引き出される配線および、その配線の両側に配置される配線を省略することができるので、２つのアクチュエータをより近づけることができる。これにより、静電マイクロリレーのサイズを小さくすることができる。

図１０は、第１の実施の形態に係る静電マイクロリレーと、図７に示した模式図と同等のスタブ長を持つ構造とで、挿入損失を比較した図である。図１０（ａ）は第１の実施の形態に係る静電マイクロリレー１０１の挿入損失（insertion loss；図では「IL」と示す）の例を示した図である。図１０（ｂ）は比較例（静電マイクロリレー２０１）の挿入損失の例を示した図である。図１０に示されたグラフにおいて、挿入損失は負の値で表される。負の値の絶対値が大きいほど、挿入損失が大きい。

挿入損失が−１．０ｄＢとなる周波数を図１０（ａ）および図１０（ｂ）の間で比較する。第１の実施の形態によれば、挿入損失が−１．０ｄＢとなる周波数は、約１８ＧＨｚである（図１０（ａ）を参照）。一方、比較例（静電マイクロリレー２０１）の構成では、挿入損失が−１．０ｄＢとなる周波数は、約１０ＧＨｚである（図１０（ｂ）を参照）。したがって、第１の実施の形態に係る静電マイクロリレー１０１は、比較例に比べて、より広い周波数帯域で低い挿入損失を実現していることが理解できる。このような効果が得られる理由は、上述のように、第１の実施の形態では、信号入力部に貫通配線を用いることでスタブの長さを短くすることが可能となるためである。

さらに、第１の実施の形態では、スタブの長さ、すなわち、入力点から固定接点１１ａまでの信号線１１の長さ、あるいは、入力点から固定接点１２ａまでの信号線１２の長さは、最短距離に定められる。したがって、より高い周波数における挿入損失を小さくすることができる。

さらに、第１の実施の形態では、信号入力部は、信号線１の入力点（パッド５１）に接続される。その接続点から固定接点１１ａまでの信号線１１の長さと、その接続点から固定接点１２ａまでの信号線１２の長さとは実質的に等しい。これにより、２つのスタブの長さが等しくなるので、２つのアクチュエータのどちらが駆動されても、挿入損失が−１．０ｄＢにおける周波数は実質的に変化しない。すなわち第１の実施の形態によれば、特性の安定した静電マイクロリレーを実現することができる。

続いて、第１の実施の形態に係る静電マイクロリレーの製造方法について説明する。図１１は、第１の実施の形態に係る静電マイクロリレーの製造フローを概略的に示したフローチャートである。

図１１を参照して、ステップＳ１０において、配線および電極（固定電極およびアクチュエータ）が形成された基板を準備する。基板はたとえば、個々の静電マイクロリレーに対応する電極パターンが形成されたウェハの形態である。

ステップＳ２０において、貫通配線が形成されたキャップを準備する。キャップは、たとえば、貫通配線が予め形成されたガラスウェハである。

図１１では、ステップＳ１０，Ｓ２０に示されたプロセスは、並列に実行される。ただし、ステップＳ１０，Ｓ２０のプロセスが順次実行されてもよい。その場合には、プロセスの順序は特に限定されるものではない。

ステップＳ３０において、キャップ３０と基板１０とを位置合わせする。ステップＳ４０において、キャップ３０の表側面と基板１０の表側面とを接合する。基板１０の表側面とは、配線および電極が形成された面である。キャップ３０の表側面とは、その配線あるいは電極と接続されるべき内部電極が形成された面である。ステップＳ５０において、ダイシングによって静電マイクロリレーが個片化される。

図１２は、図１１に示したステップＳ１０のプロセスを詳細に説明するためのフローチャートである。図１２を参照して、ステップＳ１０のプロセスは、ステップＳ１１〜Ｓ１６のプロセスからなる。各ステップのプロセスについて、基板の断面を参照しながらより詳細に説明する。

図１３は、図１２に示すステップＳ１１，Ｓ１２のプロセスを説明するための図である。図１２、図１３を参照して、ステップＳ１１において、基板１０が準備される。上記のように、基板１０として、たとえばガラス基板が準備される。ステップＳ１２において、基板１０の一方の表面に導電性材料１０ａがスパッタリングによって蒸着される。

図１４は、図１２に示すステップＳ１３のプロセスを説明するための図である。図１２、図１４を参照して、ステップＳ１３において、電極および信号線のパターンが形成される。電極および信号線のパターンは、たとえばフォトリソグラフィおよびドライエッチングといった、各種の半導体素子の製造において周知の技術を用いて形成されるので、ここでは詳細な説明を繰り返さない。図１４では、代表的に、固定電極１５，１６、信号線１１および接地電極１３，１４が示されている。

図１５は、図１２に示すステップＳ１４のプロセスを説明するための図である。図１２および図１５を参照して、ステップＳ１５において、電極等が形成された基板１０の表面に、シリコンウェハ２０が陽極接合される。シリコンウェハ２０において、基板１０に接合される側の表面には、後にアクチュエータ２５，２６として残される構造が形成されている。シリコンウェハ２０は、一例ではＳＯＩ(Silicon On Insulator）ウェハであり、たとえば２つのシリコン基板がシリコン酸化膜によって貼り合わされたウェハである。２つのシリコン基板のうち、一方のウェハには、アクチュエータのパターンが形成される。他方のウェハは、パターンが形成されたウェハを支持する役割を果たす。

図１６は、図１２に示すステップＳ１５のプロセスを説明するための図である。図１２および図１６を参照して、ステップＳ１５において、シリコンウェハ２０の支持層が除去される。すなわち、アクチュエータのパターンが形成されたウェハを支持するためのウェハ、および２つのウェハの間に介在するシリコン酸化膜が除去される。

図１７は、図１２に示すステップＳ１６のプロセスを説明するための図である。図１２および図１７を参照して、ステップＳ１６において、シリコンウェハ２０を加工することにより、アクチュエータ２５，２６が形成される。シリコンウェハ２０の加工についても、フォトリソグラフィおよびドライエッチングといった、各種の半導体素子の製造において周知の技術を用いて形成されるので、ここでは詳細な説明を繰り返さない。上述の一連の処理によって、配線および電極が形成された基板が準備される。

図１８は、図１１に示したステップＳ２０のプロセスを詳細に説明するためのフローチャートである。図１８を参照して、ステップＳ２０のプロセスは、ステップＳ２１〜Ｓ１６のプロセスからなる。各ステップのプロセスについて、キャップを形成するためのガラス基板の断面を参照しながらより詳細に説明する。

図１９は、図１８に示すステップＳ２１，Ｓ２２のプロセスを説明するための図である。図１８、図１９を参照して、ステップＳ２１において、キャップ３０を形成するために貫通配線付ガラス基板が準備される。図１９では、代表的に、貫通配線３５，３６が示される。ステップＳ２２において、ガラス基板の一方の表面および他方の表面に導電層４０，５０がスパッタリングによって蒸着される。

導電層４０は、密着層４０ａと表面層４０ｂとを含む。導電層５０は、密着層５０ａと表面層５０ｂとを含む。密着層４０ａ，５０ａはたとえばクロム（Ｃｒ）の層である。表面層４０ｂ，５０ｂは、たとえば金（Ａｕ）の層である。導電層４０は、後に外部電極を形成するための導電膜である。導電層５０は、後に、基板１０上の電極あるいは信号線などに接続される内部電極のための導電膜である。

図２０は、図１８に示すステップＳ２３のプロセスを説明するための図である。図１８、図２０を参照して、ステップＳ２３において、表面層４０ｂ，５０ｂのパターニングにより電極が形成される。表面層４０ｂ，５０ｂのパターニングには、たとえばフォトリソグラフィおよびドライエッチングといった、各種の半導体素子の製造において周知の技術を用いて形成されるので、ここでは詳細な説明を繰り返さない。フォトレジスト６１によって、電極のパターンが形成され、そのパターン以外の部分の表面層４０ｂ，５０ｂがエッチングによって除去される。

図２１は、図１８に示すステップＳ２４のプロセスを説明するための図である。図１８、図２１を参照して、ステップＳ２４において、ガラス基板に、キャビティ３９ａ，３９ｂに対応した凹部が形成される。フォトレジスト６２によって、開口パターンが形成される。その開口パターンをエッチングすることによってキャビティ３９ａ，３９ｂが形成される。

図２２は、図１８に示すステップＳ２５のプロセスを説明するための図である。図１８、図２２を参照して、ステップＳ２５において、密着層４０ａ，５０ａのパターニングにより電極が形成される。密着層４０ａ，５０ａのパターニングは、ステップＳ２３（図２０参照）のプロセスと同様である。これにより、貫通配線に接続される外部電極および内部電極が接続される。図２２では、貫通配線３５に接続される外部電極４５および内部電極５５と、貫通配線３６に接続される外部電極４６および内部電極５６とが示される。

図２３は、図１８に示すステップＳ２６のプロセスを説明するための図である。図１８、図２３を参照して、ステップＳ２６において、キャビティ３９ａ，３９ｂが形成されている側のガラス基板の表面に、封止材料３８としてのガラスフリットが印刷によって塗布される。図２３に示されるように封止材料３８（ガラスフリット）は貫通配線３５，３６の外側に印刷される。したがって図２に示されるように、封止材料３８（ガラスフリット）は複数の貫通配線を囲むように、ガラス基板の表面に設けられている。

図２４は、図１１のステップＳ３０，Ｓ４０のプロセスを説明するための図である。図２４を参照して、基板１０と、キャップ３０とが位置合わせされて、キャップ３０側の電極と、基板１０側の電極あるいは信号線とが位置合わせされる。この状態で基板１０とキャップ３０とを加圧接合する。これにより、信号入力部としての貫通配線３１（図１を参照）が信号線１の入力点であるパッド５１（図１を参照）に接続される。この後、個片化によって、この実施の形態に係る静電マイクロリレーが形成される。

以上のように、第１の実施の形態によれば、信号入力部としての貫通配線が信号線の入力点に接続される。これによりスタブを短くすることができるので、より高い周波数帯域での挿入損失を低減することができる。これにより、静電マイクロリレーの特性を向上させることができる。

また、図５に示された構成を有する静電マイクロリレー２００の場合、基板に形成された電極は、封止材料を跨いで気密空間外に引き出される。これに対して第１の実施の形態によれば、封止材料は複数の貫通配線を囲んでいる。これにより、封止材料を用いて配線の段差部での気密を確保する必要をなくすことができる。したがって、配線の段差部での封止が不十分であることによる気密性の低下の可能性を低減することができる。

また、図５に示された構成を有する静電マイクロリレー２００を２つ用いてＳＰＤＴスイッチと等価な構成を実現する場合、それらの静電マイクロリレーを収容するパッケージが必要となる。ここで図５に示された構成では、キャップ１３０の外側の面（基板１１０に対向する面と反対側の面）と、電極が形成された基板１１０の表面との間に段差がある。このために、２つの静電マイクロリレー２００をパッケージに収容するためには、そのパッケージに、キャビティを形成し、そのキャビティ内にキャップ１３０が収まるように静電マイクロリレー２００を配置することが考えられる。この場合、パッケージ表面に形成した電極と静電マイクロリレー２００の電極とが接続される。しかし、キャビティの形成されたパッケージを準備する必要があるので、製造コストが増大する。第１の実施の形態によれば、貫通配線によって、キャップ３０の表面（基板１０に対向する面と反対側の面）に複数の外部電極の全てが配置される。これによって、上記のようなキャビティの形成されたパッケージを準備しなくてもよい。したがって、実装コストの低減を図ることができる。

［実施の形態２］
図２５は、本発明の第２の実施の形態に係る静電マイクロリレー１０２の分解斜視図である。図２６は、静電マイクロリレー１０２の断面を模式的に示した図である。図２５および図２６を参照して、静電マイクロリレー１０２は、基板１０側に貫通配線が形成される点において静電マイクロリレー１０１と異なる。

貫通配線３１は、信号線１の入力点に接続され、信号入力部として機能する。貫通配線３１ａ，３２ａは、信号線１１，１２のそれぞれの端部に電気的に接続されて信号出力部として機能する。貫通配線３１，３１ａ，３２ａには、外部電極４１，４１ａ，４２ａがそれぞれ接続される。外部電極４１，４１ａ，４２ａは、基板１０において、信号線１１，１２が形成された面と反対側の面に配置される。また、基板１０には、接地電極１３，１４に接続される貫通配線（たとえば貫通配線３３ａ，３３ｂ，３３ｃ，３３ｄなど）と、固定電極１５，１６に接続される貫通配線（たとえば貫通配線３５ｂ，３６ｂなど）とが配置される。

静電マイクロリレー１０２の他の部分の構成は、第１の実施の形態に係る静電マイクロリレー１０１の対応する部分の構成と同じである。第２の実施の形態によれば、信号入力部としての貫通配線が複数の信号線の接続点に接続される。したがって第１の実施の形態と同じように、より高い周波数帯域での挿入損失を低減することができるので、静電マイクロリレーの特性を向上させることができる。

なお、第２の実施の形態に係る静電マイクロリレー１０２は、基本的には、図１１に示された製造方法に従って製造可能である。たとえば、図１２に示されたステップＳ１１と図１８に示されたステップＳ２１とを置き換えればよく、また、ステップＳ１３の後に、貫通配線を形成するステップおよび、外部電極を形成するステップが追加されてもよい。ただし、貫通配線を形成するステップと電極および信号線のパターンを形成するステップの順番は特に限定されるものではない。

また、第２の実施の形態では、将来的にキャップとなるガラス基板には、貫通配線および電極は形成されていない。したがって、図１８に示されたステップＳ２１において、貫通配線のないガラス基板が準備される。さらに、ステップＳ２２，Ｓ２３，Ｓ２５の処理が省略される。

上記の各実施の形態では、ＳＰＤＴスイッチと等価な構成を有する静電マイクロリレーを示した。すなわち、１つの信号入力部に対して２つの接点を備えるスイッチが示される。しかし本発明の実施の形態に係る静電マイクロリレーの構成はこのように限定されるものではない。

図２７は、本発明の実施の形態に係る静電マイクロリレーの他の構成例を模式的に示した第１の図である。図２８は、本発明の実施の形態に係る静電マイクロリレーの他の構成例を模式的に示した第２の図である。図２９は、本発明の実施の形態に係る静電マイクロリレーの他の構成例を模式的に示した第３の図である。

図２７〜図２９を参照して、第１の例では、信号入力部１３１に対して、３つの固定接点１４１〜１４３が設けられる。第２の例では、信号入力部１３１に対して、４つの固定接点１４１〜１４４が設けられる。このように、本発明の実施の形態では、信号入力部１３１に対して、ｎ（ｎは２以上の整数）個の固定接点１４１〜１４ｎを有する静電マイクロリレーを実現することができる。

なお、信号入力部１３１から複数の固定接点の各々までの長さは、互いに等しいことが好ましい。これにより、どの固定接点が選択された（固定接点と可動接点とが接触した状態）であっても、スタブの長さが実質的に変わらないので、特性の安定した静電マイクロリレーを実現することができる。したがって、ｎ個の固定接点は、たとえば信号入力部に対して放射状に配置される。

さらに、信号入力部１３１から、複数の固定接点の各々までの長さは可能な限り短いことが好ましい。これにより、より高い周波数まで挿入損失の低下を抑制することができるので、特性に優れた静電マイクロリレーを実現することができる。

信号入力部１３１から複数の固定接点の各々までの長さを互いに等しくする、および／または、信号入力部１３１から複数の固定接点の各々までの長さを最短にするため、たとえば図２９に示されるように、隣り合う２つの固定接点は、信号入力部１３１の中心に対して（３６０°／ｎ）の角度をなすように配置される。すなわち、複数の固定接点は等角度に配置される。

平面上で複数の固定接点を信号入力部１３１の中心に対して等角度で配置することによって、複数の固定接点にそれぞれ対応する複数のアクチュエータが、互いに干渉する可能性を低くすることができる。しかしながら、上記のように、信号の入力点から固定接点までの最短距離は、複数のアクチュエータの配置の関係に従って定めることができる。たとえば複数のアクチュエータが互いに干渉しない、あるいは複数のアクチュエータ同士の間隔が最短となるように複数のアクチュエータを配置することで、信号入力部１３１から複数の固定接点の各々までの長さを最短にすることができるのであれば、隣り合う２つの固定接点は、信号入力部１３１の中心に対して（３６０°／ｎ）の角度をなすように配置されるものと限定されるものではない。たとえばｎ＝３の場合、３つのアクチュエータが互いに干渉することを回避できるのであれば、３つの固定接点１４１〜１４３が信号入力部１３１の中心に対して０°、９０°、１８０°の方向に配置された構成を採用してもよい。

また、上述の実施の形態では、２つのアクチュエータが、いずれも両持ち梁構造を有する。しかし、アクチュエータの構造をこのように限定する必要はない。

図３０は、本発明の実施の形態に係る静電マイクロリレーが有するアクチュエータの他の構成例を模式的に示した図である。図３１は、図３０に示された構成の変形例である。図３０および図３１を参照して、アクチュエータ２５，２６の各々は片持ち梁構造を有する。したがって、固定電極は、アクチュエータ２５，２６に対応した形状となる。図３０と図３１とでは、アクチュエータ２５，２６の配置が異なっている。このような構成によれば、上記の実施の形態１，２に係る静電マイクロリレーよりもサイズを小さくすることができる。

図３２は、本発明の実施の形態に係る静電マイクロリレーが有するアクチュエータのさらに他の構成例を模式的に示した図である。図３３は、図３２に示された構成の変形例である。図３２および図３３を参照して、アクチュエータ２５は両持ち梁構造を有する（電極２５ａ，２５ｂに可動接点２１ａが連結される）。これに対してアクチュエータ２６は片持ち梁構造を有する。このように、両持ち梁構造を有するアクチュエータと片持ち梁構造を有するアクチュエータとを組み合わせてもよい。

また、上述の実施の形態では、コプレーナ線路が基板に形成された形態を示した。しかしながら、コプレーナ線路に代えて、他の線路、たとえばマイクロストリップ線路が基板に形成されてもよい。この場合には、基板１０の表側の面に信号線１１，１２が形成されて、基板１０の裏側の面に接地電極が形成される。第１の実施の形態と同じく、キャップ３０に形成された貫通配線によって信号入力部および信号出力部が構成される。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１１，１２，１１１，１１１Ｂ，１１１Ｃ 信号線、１０，１１０ 基板、１０ａ 導電性材料、１１ａ，１２ａ，１１１ａ，１４１〜１４４，１４ｎ 固定接点、１３，１４，１１３，１１４，１１４Ａ，１１４Ｂ 接地電極、１５，１６，１１５ 固定電極、１５ａ，１５ｂ，１６ａ，１６ｂ，２５ａ，２５ｂ，２６ａ，２６ｂ，１１５ａ，１１５ｂ，１２５ａ，１２５ｂ 電極、２０ シリコンウェハ、２１ａ，２２ａ，１２１ａ 可動接点、２５，２６，１２５，１２６ アクチュエータ、３０，１３０ キャップ、３１，３１ａ，３２ａ，３３ａ，３３ｂ，３３ｃ，３３ｄ，３４ａ，３４ｂ，３４ｃ，３５ａ，３５ｂ，３５，３６，３６ａ，３６ｂ 貫通配線、３８ 封止材料、３９ａ，３９ｂ キャビティ、４０，５０ 導電層、４０ａ，５０ａ 密着層、４０ｂ，５０ｂ 表面層、４１，４１ａ，４２ａ，４３ａ，４３ｂ，４３ｃ，４４ａ，４４ｂ，４４ｃ，４５ａ，４５ｂ，４５，４６ 外部電極、４１ｂ，５１ａ，５２ａ，５５，５６ 内部電極、５１ パッド、６１，６２ フォトレジスト、１０１，１０２，２００，２００Ａ，２００Ｂ，２０１ 静電マイクロリレー、１３１ 信号入力部。

Claims (15)

1. 基板と、
   前記基板に配置されて、信号を受けるための入力点と、前記入力点に入力された前記信号を分配するための複数の信号経路とを有し、前記複数の信号経路の各々に固定接点が形成された信号線と、
   前記固定接点ごとに設けられて、対応する固定接点と空間を隔てて対向するように配置された、複数の可動接点と、
   前記複数の可動接点の各々に連結されて、当該連結された可動接点を前記対応する固定接点と接触および離間させる、複数の可動電極と、
   前記複数の可動電極を収容する空間が形成されて、前記基板と接合されるキャップと、
   信号入力部とを備え、前記信号入力部は、前記キャップまたは前記基板を貫通して前記信号線の前記入力点に接続される貫通配線を含む、静電マイクロリレー。
2. 前記複数の信号経路の間では、前記入力点から前記固定接点までの長さが、互いに等しい、請求項１に記載の静電マイクロリレー。
3. 前記入力点から前記固定接点までの前記信号経路の長さは、前記複数の可動電極の配置によって規定される最短距離とされる、請求項１または２に記載の静電マイクロリレー。
4. 前記基板の表面において、前記信号線の両側に配置された１対の接地導体をさらに備える、請求項１から３のいずれか１項に記載の静電マイクロリレー。
5. 前記キャップと前記基板とを接合するための封止部材と、
   各々が、前記キャップまたは前記基板を貫通する貫通配線を含むとともに、前記対応する固定接点に対して前記入力点と反対側に位置する前記信号経路の部分に接続される複数の信号出力部とをさらに備え、
   前記キャップの前記空間は、前記封止部材によって封止され、
   前記封止部材は、前記信号入力部および前記複数の信号出力部の前記貫通配線を囲むように配置される、請求項１から４のいずれか１項に記載の静電マイクロリレー。
6. 前記貫通配線に接続される外部電極をさらに備え、前記外部電極は、前記貫通配線が前記キャップに設けられている場合には、前記基板と対向する面と反対側に位置する前記キャップの表面に配置され、前記貫通配線が前記基板に設けられている場合には、前記信号線が形成された面と反対側に位置する前記基板の表面に配置される、請求項１から５のいずれか１項に記載の静電マイクロリレー。
7. 前記複数の信号出力部の各々は、前記キャップに形成された前記貫通配線を含む、請求項５に記載の静電マイクロリレー。
8. 前記複数の信号出力部の各々は、前記基板に形成された前記貫通配線を含む、請求項５に記載の静電マイクロリレー。
9. 前記信号入力部は、前記キャップに形成された前記貫通配線を含む、請求項１から７のいずれか１項に記載の静電マイクロリレー。
10. 前記信号入力部は、前記基板に形成された前記貫通配線を含む、請求項１から７のいずれか１項に記載の静電マイクロリレー。
11. 前記キャップおよび前記基板は、ガラスによって形成される、請求項１から１０のいずれか１項に記載の静電マイクロリレー。
12. 前記複数の可動電極のうちの少なくとも１つは、前記可動接点を支持するための両持ち梁構造を有する、請求項１から１１のいずれか１項に記載の静電マイクロリレー。
13. 前記複数の信号経路は、１つの直線を形成するように配置された２つの信号経路であり、
    前記信号線は、前記信号入力部に接続されて前記入力点を規定するパッドを有する、請求項１から１２のいずれか１項に記載の静電マイクロリレー。
14. 静電マイクロリレーの製造方法であって、
    基板を準備するステップと、
    前記基板に、信号線を形成するステップとを備え、
    前記信号線は、信号を受けるための入力点と、前記入力点に入力された前記信号を分配するための複数の信号経路とを有し、前記複数の信号経路の各々に固定接点が形成され、
    前記製造方法は、
    前記固定接点ごとに設けられて、対応する固定接点と空間を隔てて対向するように配置された複数の可動接点、および前記複数の可動接点の各々に連結された複数の可動電極を形成するステップと、
    前記複数の可動電極を収容するための空間と、貫通配線とが形成されたキャップを準備するステップと、
    前記キャップと前記基板とを封止材料によって接合するステップとをさらに備え、
    前記接合するステップにおいて、前記キャップの前記貫通配線が前記信号線の前記入力点に接続される、静電マイクロリレーの製造方法。
15. 静電マイクロリレーの製造方法であって、
    基板を準備するステップと、
    前記基板に、信号線と、前記信号線に接続される貫通配線とを形成するステップとを備え、
    前記信号線は、信号を受けるための入力点と、前記入力点に入力された前記信号を分配するための複数の信号経路とを有し、前記複数の信号経路の各々に固定接点が形成され、
    前記貫通配線は、前記信号線の前記入力点に接続されており、
    前記製造方法は、
    前記固定接点ごとに設けられて、対応する固定接点と空間を隔てて対向するように配置された複数の可動接点、および前記複数の可動接点の各々に連結された複数の可動電極を形成するステップと、
    前記複数の可動電極を収容するための空間と、貫通配線とが形成されたキャップを準備するステップと、
    前記キャップと前記基板とを封止材料によって接合するステップとをさらに備える、静電マイクロリレーの製造方法。
    

Images