JP6070404B2 - Ｍｅｍｓデバイス及びｍｅｍｓデバイスの製造方法 - Google Patents

Description

本発明は、ＭＥＭＳデバイス及びＭＥＭＳデバイスの製造方法に関する。

ＭＥＭＳデバイスの製造方法として、ウエハレベルパッケージング（ＷＬＰ）技術が提案されている。

ＷＬＰ技術は、ＭＥＭＳデバイスと同一材料であるシリコンウエハをパッケージとして用いる技術である。ＷＬＰ技術では、複数のＭＥＭＳデバイスがウエハ状態のままで一括してパッケージングされた後、ウエハが切断されて個々のＭＥＭＳデバイスが形成される。

例えば、ＷＬＰ技術を用いて、ＭＥＭＳスイッチを製造することが提案されている。

ＭＥＭＳスイッチは、上側基板に配置された上側電極と、上側基板と間隔をあけて対向するように配置され、下側基板に配置された可動な下側電極とを有する。上側電極及び下側電極は、上側基板と下側基板との間に形成された密封空間に配置される。密封空間において、駆動部により駆動される下側電極は、上側電極に対して機械的に接離する。

この密封空間は、例えば、上側基板の面がエッチングされて、下側基板と対向する面に設けられた凹部により形成される。上側基板の凹部内には、上側電極が配置される。そして、上側電極と下側電極とが間隔をあけて対向した状態で、上側基板と下側基板とが凹部の周囲で接合されて、密封空間が形成される。

特開２０１０−１７８０５号公報 特開２００６−３２６８０６号公報 国際公開ＷＯ２００２／０８８０１７号パンフレット 国際公開ＷＯ２００４／０２４６１８号パンフレット

ＷＬＰ技術では、上側基板を形成する時に、ウエハ上において複数の凹部が同時に形成されるが、ウエハ上に形成された個々の凹部の深さが異なる場合があった。

凹部の深さが異なると、上側電極と下側電極との間隔が変わるので、個々のＭＥＭＳスイッチの駆動電圧にばらつきが生じることになる。

そこで、本明細書は、密封空間の高さが均一であるＭＥＭＳデバイスを提案することを目的とする。

また、本明細書は、密封空間の高さが均一であるＭＥＭＳデバイスの製造方法を提案することを目的とする。

本明細書に開示するＭＥＭＳデバイスの一形態によれば、第１電極が配置される第１面を有し、ケイ酸ガラス又はセラミックスにより形成される第１基板と、空洞と、上記空洞の上に配置され、上記第１基板との間の距離を変化させるように運動可能な可動部と、上記可動部上に配置され、上記第１電極と間隔をあけて対向する第２電極と、を有し、シリコンにより形成される第２基板と、上記第１基板と上記第２基板との間に配置されて、上記可動部上に空間を形成するスペーサであって、上記可動部上ではない位置に配置されるスペーサと、を備え、上記第１基板と上記第２基板とは、上記第１基板が上記第１面を第２基板側に向けて、上記第１基板又は上記第２基板の内の少なくとも一方の基板が撓んだ状態で上記空間の周囲で陽極接合される。

また、本明細書に開示するＭＥＭＳデバイスの製造方法の一形態によれば、第１電極が配置される第１面を有し、ケイ酸ガラス又はセラミックスにより形成される第１基板の上記第１面を、空洞と、上記空洞の上に配置され上記空洞の大きさを変化させるように運動可能な可動部と、上記可動部上に配置される第２電極と、を有し、シリコンにより形成される第２基板側に向け、上記第１基板と上記第２基板との間であって、上記可動部上ではない位置にスペーサを配置して、上記第１電極と上記第２電極とを間隔をあけて対向させ、上記第１基板又は上記第２基板の内の少なくとも一方の基板を撓ませ、且つ上記可動部上に空間を形成するように、上記第１基板と上記第２基板とを上記空間の周囲で陽極接合する。

本明細書に開示するＭＥＭＳデバイスの一形態によれば、密封空間の高さが均一となる。

また、本明細書に開示するＭＥＭＳデバイスの製造方法の一形態によれば、密封空間の高さが均一となる。

本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。

前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。

本明細書に開示するＭＥＭＳデバイスの第１実施形態を示す端面図（その１）である。 第１実施形態のＭＥＭＳデバイスの平面図（その１）である。 第１実施形態のＭＥＭＳデバイスの平面図（その２）である。 第１実施形態のＭＥＭＳデバイスの端面図（その２）である。 第１実施形態のＭＥＭＳデバイスの端面図（その３）である。 第１実施形態のＭＥＭＳデバイスの変型例１を示す図である。 第１実施形態のＭＥＭＳデバイスの変型例２を示す図である。 第１実施形態のＭＥＭＳデバイスの変型例３を示す図である。 第１実施形態のＭＥＭＳデバイスの変型例４を示す図である。 第１実施形態のＭＥＭＳデバイスの変型例５を示す図である。 本明細書に開示するＭＥＭＳデバイスの第２実施形態を示す端面図である。 第２実施形態のＭＥＭＳデバイスの平面図（その１）である。 第２実施形態のＭＥＭＳデバイスの平面図（その２）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その２）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その３）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その４）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その５）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その６）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その７）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その８）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その９）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１０）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１１）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１２）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１３）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１４）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１５）である。 本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を説明する図（その１６）である。

以下、本明細書で開示するＭＥＭＳデバイスの好ましい第１実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。

図１は、本明細書に開示するＭＥＭＳデバイスの第１実施形態を示す図であり、図３のＸ１−Ｘ１線を通る端面図である。図２は、第１実施形態のＭＥＭＳデバイスの第１ユニットの平面図である。図３は、第１実施形態のＭＥＭＳデバイスの第２ユニットの平面図である。図４は、第１実施形態のＭＥＭＳデバイスの図であり、図３のＸ２−Ｘ２線を通る端面図である。図５は、第１実施形態のＭＥＭＳデバイスの図であり、図３のＸ３−Ｘ３線を通る端面図である。

本実施形態のＭＥＭＳデバイス１は、ケイ酸ガラス又はセラミックスにより形成される第１基板１０と、シリコンにより形成される第２基板３０とを備える。

第１基板１０は、固定電極１５が配置される平滑な第１面１０ａ、及び第１面とは反対側の第２面１０ｂを有する。

第２基板３０は、空洞３１と、空洞３１の上に配置され、第１基板１０との間の距離を変化させるように運動可能な可動部３２と、可動部３２上に配置され、固定電極１５と間隔をあけて対向する可動電極３４と、を有する。

また、ＭＥＭＳデバイス１は、第１基板１０と第２基板３０との間に配置されて、可動部３２上に空間Ｒを形成するスペーサＳ１〜Ｓ４を備える。スペーサＳ１〜Ｓ４は、可動部３２上ではない位置に配置される。

第１基板１０と第２基板３０とは、第１基板１０が第１面１０ａを第２基板３０側に向けて、第１基板１０又は第２基板３０の内の少なくとも一方の基板が撓んだ状態で空間Ｒの周囲の接合部２で陽極接合される。

本実施形態のＭＥＭＳデバイス１は、第１基板１０が撓み部Ｍを撓ませて、第２基板３０と陽極接合している。また、本実施形態のＭＥＭＳデバイス１は、第１基板１０を有する第１ユニット１ａと、第２基板３０を有する第２ユニット１ｂとが、接合部２において陽極接合されて形成される。

ＭＥＭＳデバイス１は、可動部３２が、後述する駆動部３６により駆動されて、可動部３２上の可動電極３４が固定電極１５と接離するスイッチである。

図１に示すように、一対のスペーサＳ１，Ｓ２が、間隔をあけて対向する固定電極１５及び可動電極３４を挟むように配置される。また、一対のスペーサＳ１，Ｓ２は、空間Ｒを挟むように配置される。

また、図４に示すように、一対のスペーサＳ３，Ｓ４が、空間Ｒを挟むように配置される。間隔をあけて対向する固定電極１５及び可動電極３４は、空間Ｒ内に配置されており、この空間Ｒは、４つのスペーサＳ１，Ｓ２、Ｓ３，Ｓ４に囲まれている。

以下、本実施形態のＭＥＭＳデバイス１について、更に説明する。

まず、第１ユニット１ａについて、以下に説明する。図２は、第２ユニット１ｂから分離された第１ユニット１ａを、第１面１０ａ側から見た平面図である。

第１ユニット１ａは、第１基板１０と、第１基板１０を貫通する貫通電極１１ａ〜１６ａと、第１基板１０の第１面１０ａから第２基板３０に向かって延びる凸部１１〜１４と、固定電極１５と、第１駆動電極１６を有する。

また、第１ユニット１ａは、第１基板１０の第２面１０ｂ上に配置され、貫通電極１１ａ〜１６ａと電気的に接続するパッド１１ｂ〜１６ｂを有する。

第１基板１０としては、例えば、ＬＴＣＣ（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃ）基板を用いることができる。第１基板１０は、陽極接合している部分２ａにおいて、第２基板３０と接合している。

凸部１１は、電気導電性を有し、第１基板１０内の貫通電極１１ａから第２基板３０に向かって延びる電極であり、貫通電極１１ａと電気的に接続する。凸部１１は、後述する凸部２１と当接して、電気的に接続する。

同様に、凸部１２〜１４は、電気導電性を有し、第１基板１０内の貫通電極１２ａ〜１４ａから第２基板３０に向かって延びる電極であり、貫通電極１２ａ〜１４ａと電気的に接続する。凸部１２〜１４は、後述する凸部２２〜２４と当接して、電気的に接続する。

第１駆動電極１６は、電気導電性を有し、第１基板１０内の貫通電極１６ａから第２基板３０に向かって延びる電極であり、貫通電極１６ａと電気的に接続する。第１駆動電極１６は、後述する駆動部３６の第２電極層３６ｃと当接して、電気的に接続する。

凸部１１〜１４及び第１駆動電極１６の第２基板３０側の端面は、第１基板１０の第１面１０ａに対して同じ距離に位置している。即ち、凸部１１〜１４及び第１駆動電極１６の第２基板側の端面は、第１基板１０の第１面１０ａに対して同じ高さにある。

パッド１１ｂ及びパッド１６ｂは、駆動部３６を駆動する電力を入力する。パッド１２ｂは、可動電極３４への信号を入出力する。パッド１５ｂは、固定電極１５への信号を入出力する。パッド１３ｂ及びパッド１４ｂは、後述するグランド電極３９をアースに接続する。

図２に示すように、固定電極１５は、貫通電極１５ａと電気的に接続しており、第１基板１０の第１面１０ａ上において、貫通電極１５ａから第１基板１０の中央に向かって延びている。

次に、第２ユニット１ｂについて、以下に説明する。図３は、第１ユニット１ａから分離された第２ユニット１ｂを、その可動電極３４側から見た平面図である。

第２ユニット１ｂは、第２基板３０と、第２基板３０内に形成された空洞３１と、空洞３１上に形成された可動部３２と、第２基板３０上であって、可動部３２上ではない位置に配置される凸部２１〜２４を有する。また、第２ユニット１ｂは、可動電極３４と、可動電極配線３５と、駆動部３６と、第２駆動電極３７と、駆動電極配線３８と、グランド電極３９を有する。

第２基板３０は、支持層３０ａと、支持層３０ａ上に積層される中間酸化膜３０ｂと、中間酸化膜３０ｂ上に積層される活性層３０ｃを有する。活性層３０ｃは、シリコンにより形成される。活性層３０ｃは、平滑な表面を有する。第２基板３０として、例えば、ＳＯＩ（ＳＩＬＩＣＯＮ ＯＮ ＩＮＳＵＬＡＴＯＲ）基板を用いることができる。

第２基板３０は、陽極接合している部分２ｂにおいて、第１基板１０と接合している。

中間酸化膜３０ｂには、空洞３１が形成される。

空洞３１上の活性層３０ｃには、空洞３１を形成する時に用いられた第１スリット４０が配置される。図３に示すように、空洞３１は、横長に形成される。

空洞３１上の活性層３０ｃの部分が可動部３２である。可動部３２は、空洞３１と同様に横長に形成される。可動部３２の幅方向の両端部では、第２スリット４１によって、活性層３０ｃが切断されている。一方、可動部３２の長手方向の両端部では、活性層３０ｃは切断されていない。このように、可動部３２は、活性層３０ｃが両持ち梁に形成された構造を有する。

第２スリット４１に囲まれた活性層３０ｃ上には、電気絶縁性を有する絶縁層３３が積層される。可動電極３４及び駆動部３６は、絶縁層３３上に配置される。

可動電極３４は、可動電極配線３５を介して、電気導電性の凸部２２と電気的に接続する。可動電極配線３５及び凸部２２も、絶縁層３３上に配置される。

凸部２２は、第２基板３０側から第１基板１０に向かって延びる電極である。凸部２２は、上述した凸部１２と当接して、電気的に接続する。

駆動部３６は、本実施形態では、圧電膜である。駆動部３６は、絶縁層３３上に配置される第１電極層３６ａと、第１電極層３６ａ上に積層される誘電体層３６ｂと、誘電体層３６ｂ上に積層される第２電極層３６ｃを有する。

第１電極層３６ａには、第２駆動電極３７が電気的に接続する。第２駆動電極３７は、駆動電極配線３８を介して、電気導電性の凸部２１と電気的に接続する。駆動電極配線３８及び凸部２１も、絶縁層３３上に配置される。

凸部２１は、第２基板３０側から第１基板１０に向かって延びる電極である。凸部２１は、上述した凸部１１と当接して、電気的に接続する。

外部からパッド１１ｂ及びパッド１６ｂに印加する電圧を制御することにより、駆動部３６が駆動されて、可動部３２が第１基板１０との間の距離を変化させるように運動する。可動部３２が運動することにより、可動電極３４が固定電極１５と接離して、パッド１５ｂ及びパッド１２ｂから信号が入出力する。

図３に示すように、第２スリット４１を囲むように、グランド電極３９が配置される。グランド電極３９は、電気導電性の凸部２３及び凸部２４と電気的に接続する。第２スリット４１は、活性層３０ｃを切断するスリットであり、活性層３０ｃは、第２スリット４１の内側と外側とが電気的に絶縁される。

図４に示すように、凸部２３及び凸部２４は、第２基板３０から第１基板１０に向かって延びる電極である。凸部２３は、上述した凸部１３と当接して、電気的に接続する。凸部２４は、上述した凸部１４と当接して、電気的に接続する。

凸部２１〜２４の第１基板側の端面及び第２電極層３６ｃの表面は、第２基板３０の活性層３０ｃの表面に対して同じ距離に位置している。即ち、凸部２１〜２４の第１基板側の端面及び第２電極層３６ｃの表面は、第２基板３０の活性層３０ｃの表面に対して同じ高さにある。

スペーサＳ１は、凸部１１及び凸部２１により形成される。スペーサＳ２は、凸部１２及び凸部２２により形成される。スペーサＳ３は、凸部１３及び凸部２３により形成される。スペーサＳ４は、凸部１４及び凸部２４により形成される。スペーサＳ１〜Ｓ４は、可動部３２上ではない部分に配置される。スペーサＳ１〜Ｓ４は、第１基板１０と第２基板３０とを離間させて、空間Ｒを形成する。

第１基板１０及び第２基板３０は、接合部２において、陽極接合されている。ケイ酸ガラス又はセラミックスにより形成される第１基板１０、又は、シリコンにより形成される第２基板３０は、そり又はうねりを有している。このような２つの基板を接合する時、基板間の距離が近い部分と、離れた部分とができる。陽極接合では、電界で２つの基板同士を近づけて共有結合により接合するので、そり又はうねりを有する基板同士を、密着性良く接合することができる。また、陽極接合では、基板同士が接合した部分から周囲の部分が閉じるように接合が広がるので、そり又はうねりがある基板同士の接合を密着性良く行える。更に、陽極接合では、樹脂結合のように有機物を発することもない。このように、接合部２が陽極接合により形成されるので、汚染されない密閉された空間Ｒが形成される。

ＭＥＭＳデバイス１では、スペーサＳ１〜Ｓ４が空間Ｒを形成する。空間Ｒでは、可動電極３４と固定電極１５とが、所定の間隔をあけて対向する。空間Ｒの高さは、材料が同じであれば、スペーサＳ１〜Ｓ４の配置により定めることができる。この所定の間隔は空間の高さによって決定されるので、可動電極３４と固定電極１５との間の距離は、スペーサＳ１〜Ｓ４の配置により定められる。

スペーサＳ１〜Ｓ４の配置は、スペーサＳ１とスペーサＳ２との距離Ｌ１と、スペーサＳ３とスペーサＳ４との距離Ｌ２と、スペーサＳ３（又はＳ４）とスペーサＳ２との距離Ｌ３とに基づいて定められる（図３参照）。

ここで、ＭＥＭＳデバイス１は、横長であり、その長手方向と、スペーサＳ１及びスペーサＳ２が並ぶ向きは一致している。また、スペーサＳ３及びスペーサＳ４が並ぶ向きは、ＭＥＭＳデバイス１の幅方向と一致している。ＭＥＭＳデバイス１の幅方向は、長手方向と直交する向きである。上述した距離Ｌ１〜Ｌ３は、ＭＥＭＳデバイス１の長手方向又は幅方向に沿った向きの距離である。また、距離Ｌ１〜Ｌ３は、スペーサの端面の中心の位置の間の距離である。

距離Ｌ１は、例えば、８００〜１０００μｍとすることができる。距離Ｌ２は、例えば、２００〜４００μｍとすることができる。距離Ｌ３は、例えば、３００〜７００μｍとすることができる。

また、スペーサＳ１と接合部２との間の距離Ｌ４、又は、スペーサＳ２と接合部２との間の距離Ｌ５、又は、スペーサＳ４（又はＳ３）と接合部２との間の距離Ｌ６を定めても良い。上述した距離Ｌ４〜６は、ＭＥＭＳデバイス１の長手方向又は幅方向に沿った向きの距離である。距離Ｌ４〜６は、スペーサの端面の中心と、接合部２との間の距離である。

距離Ｌ４〜６は、例えば、３００〜７００μｍとすることができる。

ＭＥＭＳデバイス１は、ＷＬＰ技術を用いて形成され得る。詳しくは後述するが、図２７〜２９に示すように、複数のＭＥＭＳデバイスがウエハ状態のままで一括してパッケージされた後、ウエハがダイシングされて個々のＭＥＭＳデバイスが形成される。

上述したように、本実施形態のＭＥＭＳデバイス１によれば、可動電極３４と固定電極１５との間の距離は、スペーサＳ１〜Ｓ４の配置により定められるので、各ＭＥＭＳデバイス１における密封された空間Ｒの高さを均一にすることができる。従って、各ＭＥＭＳデバイス１では、可動電極３４と固定電極１５との間の距離を一定にすることができるので、各駆動部を駆動する駆動電圧も一定になる。

上述した本実施形態のＭＥＭＳデバイス１では、４つのスペーサが配置されていたが、ＭＥＭＳデバイスは、少なくとも１つのスペーサを有してれば、各ＭＥＭＳデバイス１における密封された空間Ｒの高さを均一にすることができる。

また、上述した本実施形態のＭＥＭＳデバイス１では、可動電極３４が、第２基板３０から第１基板１０に向かって延びているが、固定電極１５が、第１基板１０から第２基板３０に向かって延びるようにしても良い。

次に、上述した本実施形態のＭＥＭＳデバイスの変型例１〜５を、図面を参照して、以下に説明する。

図６は、第１実施形態のＭＥＭＳデバイスの変型例１を示す図である。

本変型例のＭＥＭＳデバイス１では、第１基板１０は、撓んだ部分及び第２基板３０と陽極接合される部分の厚さが、他の部分の厚さよりも薄い。

図６に示すように、撓み部Ｍ及び接合部２における第１基板１０の厚さが、可動部３２と対向している部分の厚さよりも薄くなっている。

撓み部Ｍ及び接合部２における第１基板１０の厚さを薄くすると、これらの部分の剛性が低下するので、同じ荷重を加えた時の変形量が大きくなる。そのため、撓み部Ｍの長さが短くなるので、図２７〜図２９に示すように、一枚の基板上に配置するＭＥＭＳデバイス同士の間隔を狭くすることが可能となる。その結果、一枚の基板上により多くのＭＥＭＳデバイスを形成することが可能となる。

また、撓み部Ｍ及び接合部２における第１基板１０の厚さを薄くすると、第１基板１０の剛性が低下するので、接合時の温度を低くすることができるため、ＭＥＭＳデバイスを製造するスループットを向上できる。

第１基板１０の厚さを薄くする方法としては、フッ酸等を用いてエッチングすること等が挙げられる。例えば、３００μｍの厚さの第１基板に対して、撓み部及び接合部における第１基板の厚さを１００μｍの厚さにしても良い。

図７は、第１実施形態のＭＥＭＳデバイスの変型例２を示す図である。

本変型例のＭＥＭＳデバイス１では、第２基板３０は、第１基板１０と陽極接合される部分の厚さが、他の部分の厚さよりも薄い。図７には示してないが、第２基板３０は、撓み部Ｍにおいて撓んでいても良い。

図７に示すように、撓み部Ｍ及び接合部２における第２基板３０の支持層３０ａの厚さが、固定電極１５と対向している部分の厚さよりも薄くなっている。

図８は、第１実施形態のＭＥＭＳデバイスの変型例３を示す図である。

本変型例のＭＥＭＳデバイス１では、第１基板１０は、撓んだ部分及び第２基板３０と陽極接合される部分の厚さが、他の部分の厚さよりも薄い。また、本変型例のＭＥＭＳデバイス１では、第２基板３０は、第１基板１０と陽極接合される部分の厚さが、他の部分の厚さよりも薄い。図８には示してないが、第２基板３０は、撓み部Ｍにおいて撓んでいても良い。

図８に示すように、撓み部Ｍ及び接合部２における第１基板１０の厚さが、可動部３２と対向している部分の厚さよりも薄くなっている。また、撓み部Ｍ及び接合部２における第２基板３０の支持層３０ａの厚さが、固定電極１５と対向している部分の厚さよりも薄くなっている。

図９は、第１実施形態のＭＥＭＳデバイスの変型例４を示す図である。

本変型例のＭＥＭＳデバイス１では、駆動部３６の第２電極層３６ｃ上に、第１駆動電極１６と対向するように、第３電極層３６ｄが積層される。

第３電極層３６ｄの形成材料を、第１駆動電極１６の形成材料と同じにすることにより、第３電極層３６ｄと第１駆動電極１６との電気導電性を高めることができる。

第１駆動電極１６が金により形成される場合、第３電極層３６ｄは、第２電極層３６ｃ上にチタン及び金を順番にリフトオフ法を用いて形成することができる。

凸部２１〜２４の第１基板側の端面及び第３電極層３６ｄの表面は、第２基板３０の活性層３０ｃの表面に対して同じ距離に位置している。即ち、凸部２１〜２４の第１基板側の端面及び第３電極層３６ｄの表面は、第２基板３０の活性層３０ｃの表面に対して同じ高さにある。

図１０は、第１実施形態のＭＥＭＳデバイスの変型例５を示す図である。

本変型例のＭＥＭＳデバイス１では、第１電極１５ｃ及び第２電極３４ａは、キャパシタを形成しており、接離はしない。

可動部３２上の第２電極３４ａは、駆動部３６により駆動されて、第１電極１５ｃとの間の距離が変化することにより、キャパシタの容量が可変となる。

次に、上述したＭＥＭＳデバイスの第２実施形態を、図１１〜図１３を参照しながら以下に説明する。第２実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。

図１１は、本明細書に開示するＭＥＭＳデバイスの第２実施形態を示す図であり、図１３のＹ１−Ｙ１線を通る端面図である。図１２は、第２実施形態のＭＥＭＳデバイスの第１ユニットの平面図である。図１３は、第２実施形態のＭＥＭＳデバイスの第２ユニットの平面図である。

本実施形態のＭＥＭＳデバイス１では、駆動部３６は、第１基板１０の第１面１０ａ上に配置された第１駆動電極５２と、第１駆動電極５２と間隔をあけて対向するように第２基板３０上に配置された第２駆動電極５３とを有する。本実施形態のＭＥＭＳデバイス１の駆動部３６は、静電気力を用いて可動部３２を駆動する。

図１２に示すように、第１駆動電極５２は、電気導電性を有し、第１基板１０内の貫通電極１６ａから第１基板１０の中央に向かって延びる電極であり、貫通電極１６ａと電気的に接続する。

第２駆動電極５３は、活性層３０ｃ上に配置される。

図１１及び図１３に示すように、第２駆動電極５３は、凸部２１と電気的に接続しており、凸部２１から可動電極３４に向かって延びている。

第１駆動電極５２に第１の極性の電圧を印加すると共に、第２駆動電極５３に第２の極性の電圧を印加することにより、第１駆動電極５２と第２駆動電極５３との間に静電引力を生じさせて、可動部３２が第１基板１０との間の距離を縮めるように運動する。

外部からパッド１１ｂ及びパッド１６ｂに印加する電圧を制御することにより、駆動部３６が駆動されて、可動部３２が第１基板１０との間の距離を変化させるように運動する。可動部３２が運動することにより、可動電極３４が固定電極１５と接離して、パッド１５ｂ及びパッド１２ｂから信号が入出力される。

第１駆動電極５２と第２駆動電極５３との間の距離を、例えば１４００ｎｍとして、可動部３２が運動していない状態における固定電極１５と可動電極３４との間の距離を８００ｎｍとすることができる。

本実施形態では、活性層３０ｃ上に絶縁層は配置されない。

本実施形態のＭＥＭＳデバイス１の他の構成は、上述した第１実施形態と同様である。

次に、本明細書に開示するＭＥＭＳデバイスの製造方法の一実施形態を、図面を参照して、以下に説明する。

第１ユニット１ａの製造方法の一実施形態を説明した後、第２ユニット１ｂの製造方法の一実施形態を説明する。

まず、図１４に示すように、研磨されて平滑な第１面１０ａを有する第１基板１０が用意される。第１基板１０には、貫通孔が形成された後、貫通孔内に導電体が充填されて、貫通電極１１ａ〜１６ａが形成されると共に、第２面１０ｂ上には、貫通電極１１ａ〜１６ａと電気的に接続するパッド１１ｂ〜１６ｂが形成される。なお、図１４には、貫通電極１３ａ、１４ａ、１５ａ及びパッド１３ｂ、１４ｂ、１５ｂは示されていない。このことは、以下の図面においても同様である。

本実施形態では、第１基板１０として、厚さ３００μｍのＬＴＣＣ基板を用いた。貫通電極１１ａ〜１６ａの径は、１００μｍであった。

次に、図１５に示すように、導電層６０が、第１面１０ａ上に形成される。導電層６０は、貫通電極１１ａ〜１６ａと電気的に接続する。本実施形態では、スパッタ法を用いて、厚さ５０ｎｍのチタンと、厚さ１００ｎｍの白金と、厚さ１０００ｎｍの金とが、順番に第１面１０ａ上に形成された。

次に、図１６に示すように、導電層６０がパターニングされて、凸部１１〜１４及び第１駆動電極１６の端面の部分が形成される。本実施形態では、フォトリソグラフィ法及びイオンミリング法を用いて、導電層６０の金の部分が、８００ｎｍの深さでエッチングされた。凸部１１〜１４及び第１駆動電極１６の端面の形状は、一辺の長さが１００μｍの正方形とした。

そして、導電層６０の残りの部分がパターニングされて、凸部１１〜１４、第１駆動電極１６、固定電極１５が形成されて、図２６に示す第１ユニット１ａが形成される。本実施形態では、フォトリソグラフィ法及びイオンミリング法を用いて、パターニングが行われた。固定電極１５の端面の位置と、凸部１１〜１４及び第１駆動電極１６の端面の位置との差は、第１面１０ａの高さ方向において８００ｎｍとなる。

以上が、第１ユニット１ａの製造方法の説明である。次に、第２ユニット１ｂの製造方法を説明する。

まず、図１７に示すように、支持層３０ａ、中間酸化膜３０ｂ及び活性層３０ｃを有する第２基板３０が用意されて、活性層３０ｃに複数の第１スリット４０が形成される。本実施形態では、第２基板３０として、厚さ５２５μｍの支持層３０ａと、厚さ４μｍの中間酸化膜３０ｂと、厚さ１５μｍの活性層３０ｃを有するＳＯＩ基板が用いられた。活性層３０ｃの抵抗率は１０００Ωｃｍ以上であった。複数の第１スリット４０は、フォトリソグラフィ法及ディープ反応性イオンエッチング(Ｄｅｅｐ−ＲＩＥ)法を用いて形成された。第１スリット４０の幅は２μｍであった。

次に、図１８に示すように、中間酸化膜３０ｂが、ウェットエッチングされて、空洞３１が形成される。本実施形態では、バッファードフッ酸を用いて、第１スリット４０を通して、中間酸化膜３０ｂがエッチングされた。

次に、図１９に示すように、絶縁層３３が、活性層３０ｃ上に形成される。絶縁層３３は、複数の第１スリット４０を覆うように形成される。本実施形態では、プラズマＣＶＤ法を用いて、厚さ２μｍの二酸化シリコン膜が、絶縁層３３として活性層３０ｃ上に形成された。

次に、図２０に示すように、第１電極層３６ａと、誘電体層３６ｂと、第２電極層３６ｃとが、順番に絶縁層３３上に形成される。本実施形態では、スパッタ法を用いて、厚さ５０ｎｍのチタンと厚さ２００ｎｍの白金とが、順番に絶縁層３３上に積層されて、第１電極層３６ａが形成された。誘電体層３６ｂとしては、チタン酸ジルコン酸鉛（ＰＺＴ）のゾルゲル溶液が第１電極層３６ａ上にスピンコートされた後４５０℃で焼成することを繰り返して、厚さ１μｍのＰＺＴ膜が形成された。第２電極層３６ｃとしては、スパッタ法を用いて、厚さ２００ｎｍの白金が、誘電体層３６ｂ上に形成された。そして、各層が形成された第２基板３０が、６５０℃でＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理されて、ＰＺＴ膜を結晶化した。

次に、図２１に示すように、第１電極層３６ａと、誘電体層３６ｂと、第２電極層３６ｃとが、順番にパターニングされて、駆動部３６が形成される。本実施形態では、第１電極層３６ａは、フォトリソグラフィ法及びイオンミリング法を用いてパターニングされた。誘電体層３６ｂは、フォトリソグラフィ法及びバッファードフッ酸を用いたエッチング法によりパターニングされた。第２電極層３６ｃは、フォトリソグラフィ法及びイオンミリング法を用いてパターニングされた。

次に、図２２に示すように、絶縁層３３が、パターニングされる。本実施形態では、絶縁層３３は、バッファードフッ酸を用いたエッチング法によりパターニングされた。

次に、図２３に示すように、リフトオフ法を用いて、第２電極層３６ｃを除く部分に、導電層６１が形成される。本実施形態では、まず、レジストが第２電極層３６ｃを含む部分に形成された。そして、スパッタ法を用いて、厚さ５０ｎｍのチタンと、厚さ１００ｎｍの白金と、厚さ１３００ｎｍの金とが順番に積層された。そして、有機溶剤を用いて、レジストが溶解させて、レジスト上の導電層の部分がリフトオフされた。将来、凸部２１〜２４が形成される導電層６１の部分の表面の位置と、第２電極層３６ｃの表面の位置とは一致する。

次に、図２４に示すように、導電層６１がパターニングされて、凸部２１〜２４及び可動電極３４の端面の部分が形成される。本実施形態では、フォトリソグラフィ法及びイオンミリング法を用いて、導電層６１の金の部分が、６００ｎｍの深さでエッチングされた。凸部２１〜２４の端面の形状は、一辺の長さが１００μｍの正方形とした。可動電極３４の端面の形状は、直径５μｍの円形とした。なお、図２４には、凸部２３，２４は示されていない。このことは、以下の図面においても同様である。

次に、図２５に示すように、導電層６１の残りの部分がパターニングされて、凸部２１〜２４と、可動電極３４と、可動電極配線３５と、第２駆動電極３７と、駆動電極配線３８と、グランド電極３９とが形成される。本実施形態では、フォトリソグラフィ法及びイオンミリング法が用いられた。

そして、活性層３０ｃに、第２スリット４１が形成されることにより、可動部３２が形成されて、図２６に示す第２ユニット１ｂが得られる。本実施形態では、第２スリット４１は、フォトリソグラフィ法及ディープ反応性イオンエッチング(Ｄｅｅｐ−ＲＩＥ)法を用いて形成された。第２スリット４１の幅は、２μｍであった。

次に、図２６に示すように、第１基板１０を、固定電極１５が配置される平滑な第１面１０ａを第２基板３０側に向けて、第２基板３０と対向させる。そして、凸部１１と凸部２１とを当接させてスペーサＳ１を形成し、凸部１２と凸部２２とを当接させてスペーサＳ２を形成し、凸部１３と凸部２３とを当接させてスペーサＳ３を形成し、凸部１４と凸部２４とを当接させてスペーサＳ４を形成する。また、第１駆動電極１６と第２電極層３６ｃとを当接させる。そして、第１基板１０と第２基板３０との間にスペーサＳ１〜Ｓ４を配置させて、第１基板１０と第２基板３０とを間隔をあけて対向させる。そして、第１基板１０又は第２基板３０の内の少なくとも一方の基板を撓ませ、且つ、且つ可動部３２上に空間Ｒを形成するように、第１基板１０と第２基板３０とを空間Ｒの周囲で陽極接合する。

本実施形態では、図示しないステージ上に載置された第２基板３０に対して、スペーサＳ１〜Ｓ４を形成するように、凸部１１〜１４と凸部２１〜２４とが当接させて、第１基板１０が位置合わせされた。そして、第１基板１０の第２面１０ｂに荷重を加えながら両基板を４００℃に加熱し、且つ、第１基板１０が負極に、第２基板３０が正極となるように６００Ｖの電圧を印加して、窒素雰囲気中で２０分間、陽極接合の処理が行われた。そして、第１基板１０が撓み部Ｍにおいて撓み、第１基板１０と第２基板３０とが接合して接合部２が形成されて、ＭＥＭＳデバイス１が得られた。

上述した説明では、単体のＭＥＭＳデバイスが形成される製造工程を説明した。本実施形態のＭＥＭＳデバイスは、ＷＬＰ技術を用いて形成され得る。次に、ＷＬＰ技術を用いて、ＭＥＭＳデバイスを形成する説明を以下に行う。

図２７は、複数の第１ユニット１ａが形成された第１基板１０を示す平面図である。

図２８は、複数の第２ユニット１ｂが形成された第２基板３０を示す平面図である。

図２７及び図２８では、第１ユニット１ａ及び第２ユニット１ｂは、構造を簡略して示している。

複数の第１ユニット１ａが形成された第１基板１０は、上述した第１ユニット１ａの製造と同様にして形成され得る。

同様に、複数の第２ユニット１ｂが形成された第２基板３０は、上述した第２ユニット１ｂの製造と同様にして形成され得る。

次に、図２９に示すように、対応する第１ユニット１ａと第２ユニット１ｂにおいて、スペーサＳ１〜Ｓ４を形成するように凸部１１〜１４と凸部２１〜２４とを当接させて、第１基板１０を、図示しないステージ上に載置された第２基板３０に対向させる。そして、第１基板１０と第２基板３０とを、各空間Ｒの周囲で陽極接合した後に、陽極接合された部分で切断して、個々のＭＥＭＳデバイス１が得られる。図２９は、図２８のＺ１−Ｚ１線を通る端面図である。

上述した本実施形態のＭＥＭＳデバイスの製造方法によれば、ＷＬＰ技術を用いて、空間Ｒの高さが均一な複数のＭＥＭＳデバイス１を形成することができる。従って、各ＭＥＭＳデバイス１では、可動電極３４と固定電極１５との間の距離を一定にすることができるので、各駆動部を駆動する駆動電圧も一定になる。従って、ＭＥＭＳデバイスの製造における歩留まりを向上することができる。

また、本実施形態の製造方法によれば、可動部が運動する空間を形成するための基板をエッチングする工程を有さないので、製造コストを低減できる。

本発明では、上述した実施形態のＭＥＭＳデバイス及びＭＥＭＳデバイスの製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。

ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。

１ ＭＥＭＳデバイス
１ａ 第１ユニット
１ｂ 第２ユニット
２ 接合部
２ａ 第１基板の接合部分
２ｂ 第２基板の接合部分
１０ 第１基板
１０ａ 第１面
１０ｂ 第２面
１１ａ 貫通電極
１１ｂ パッド
１１ 凸部
１２ａ 貫通電極
１２ｂ パッド
１２ 凸部
１３ａ 貫通電極
１３ｂ パッド
１３ 凸部
１４ａ 貫通電極
１４ｂ パッド
１４ 凸部
１５ａ 貫通電極
１５ｂ パッド
１５ 固定電極（第１電極）
１６ａ 貫通電極
１６ｂ パッド
１６ 第１駆動電極
Ｒ 空間
Ｓ１ 第１スペーサ
Ｓ２ 第２スペーサ
Ｓ３ 第３スペーサ
Ｓ４ 第４スペーサ
２１ 凸部
２２ 凸部
２３ 凸部
２４ 凸部
３０ 第２基板
３０ａ 支持層
３０ｂ 中間酸化膜
３０ｃ 活性層
３１ 空洞
３２ 可動部
３３ 絶縁層
３４ 可動電極（第２電極）
３５ 可動電極配線
３６ 駆動部
３６ａ 第１電極層
３６ｂ 誘電体層
３６ｃ 第２電極層
３６ｄ 第３電極層
３７ 第２駆動電極
３８ 駆動電極配線
３９ グランド電極
４０ 第１スリット
４１ 第２スリット
Ｍ 撓み部
５２ 第１駆動電極
５３ 第２駆動電極
６０ 導電層
６１ 導電層

Claims (7)

1. 第１電極が配置される第１面を有し、ケイ酸ガラス又はセラミックスにより形成される第１基板と、
   空洞と、
   前記空洞の上に配置され、前記第１基板との間の距離を変化させるように運動可能な可動部と、
   前記可動部上に配置され、前記第１電極と間隔をあけて対向する第２電極と、
   を有し、シリコンにより形成される第２基板と、
   前記第１基板と前記第２基板との間に配置されて、前記可動部に空間を形成するスペーサであって、前記可動部上ではない位置に配置されるスペーサと、
   を備え、
   前記第１基板と前記第２基板とは、前記第１基板が前記第１面を第２基板側に向けて、前記第１基板又は前記第２基板の内の少なくとも一方の基板が撓んだ状態で前記空間の周囲で陽極接合されるＭＥＭＳデバイス。
2. 前記スペーサは、前記第１基板側から前記第２基板に向かって延びる電極、又は、前記第２基板側から前記第１基板に向かって延びる電極により形成される請求項１に記載のＭＥＭＳデバイス。
3. 一対の前記スペーサが、間隔をあけて対向する前記第１電極及び前記第２電極を挟むように配置される請求項１又は２に記載のＭＥＭＳデバイス。
4. 複数の前記スペーサが、前記空間を囲むように配置される請求項１〜３の何れか一項に記載のＭＥＭＳデバイス。
5. 前記第１基板又は前記第２基板は、撓んだ部分及び他の基板と陽極接合される部分の厚さが、他の部分の厚さよりも薄い請求項１〜４の何れか一項に記載のＭＥＭＳデバイス。
6. 前記可動部を、前記第１基板との間の距離が変化するように運動させる駆動部を備える請求項１〜５の何れか一項に記載のＭＥＭＳデバイス。
7. 第１電極が配置される第１面を有し、ケイ酸ガラス又はセラミックスにより形成される第１基板の前記第１面を、空洞と、前記空洞の上に配置され前記空洞の大きさを変化させるように運動可能な可動部と、前記可動部上に配置される第２電極と、を有し、シリコンにより形成される第２基板側に向け、
   前記第１基板と前記第２基板との間であって、前記可動部上ではない位置にスペーサを配置して、前記第１電極と前記第２電極とを間隔をあけて対向させ、
   前記第１基板又は前記第２基板の内の少なくとも一方の基板を撓ませ、且つ前記可動部上に空間を形成するように、前記第１基板と前記第２基板とを前記空間の周囲で陽極接合するＭＥＭＳデバイスの製造方法。

Images