WO2013145260A1

WO2013145260A1 - 電子装置及びその製造方法

Info

Publication number: WO2013145260A1
Application number: PCT/JP2012/058576
Authority: WO
Inventors: 中谷　忠司; 奥田　久雄; 勝木　隆史
Original assignee: 富士通株式会社
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2013-10-03

Abstract

　基板１０上に形成された第１の電極２２ａと、第１の電極に対向するように形成された第２の電極２４ａと、第１の電極及び第２の電極を覆うように形成され、第１の電極のための可動空間３６を封止する封止層３２とを有し、可動空間は、基板に形成された貫通開口部１８と繋がっており、貫通開口部を封止する封止部材３８を更に有している。

Description

電子装置及びその製造方法

　本発明は、電子装置及びその製造方法に関する。

　近時、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いた電子装置、即ち、ＭＥＭＳデバイスが提案されている。

　例えば、ＭＥＭＳ技術を用いたスイッチは、伝送損失が低く、十分な絶縁性も得られるため、大きな注目を集めている。このようなスイッチは、高周波用に用いることが可能であるため、ＲＦ－ＭＥＭＳ（Radio Frequency Micro Electro Mechanical Systems）スイッチとも称される。

　背景技術としては以下のようなものがある。

特開２００５－２５１８９８号公報特開２００４－２０９５８５号公報特開２００７－１９４５９１号公報特開２００９－２６２２６８号公報特開２００７－２２２９５７号公報特開２０１０－１０８８３６号公報

　しかしながら、従来の電子装置では、十分に高い信頼性が得られない場合があった。

　本発明の目的は、信頼性の高い電子装置及びその製造方法を提供することにある。

　実施形態の一観点によれば、基板上に形成された第１の電極と、前記第１の電極に対向するように形成された第２の電極と、前記第１の電極及び前記第２の電極を覆うように形成され、前記第１の電極のための可動空間を封止する封止層とを有し、前記可動空間は、前記基板に形成された貫通開口部と繋がっており、前記貫通開口部を封止する封止部材を更に有することを特徴とする電子装置が提供される。

　実施形態の他の観点によれば、基板上に第１の電極を形成する工程と、前記第１の電極上に犠牲層を形成する工程と、前記第１の電極に対向する第２の電極を形成する工程と、前記第１の電極、前記犠牲層及び前記第２の電極を覆うように封止層を形成する工程と、前記基板に貫通開口部を形成する工程と、前記貫通開口部を介して前記犠牲層をエッチング除去し、前記第１の電極のための可動空間を形成する工程と、封止部材により前記貫通開口部を封止する工程とを有することを特徴とする電子装置の製造方法が提供される。

　開示の電子装置及びその製造方法によれば、基板に形成された貫通開口部を介してエッチング液を供給することにより、犠牲層がエッチング除去される。このため、エッチング液を供給するための穴を犠牲層上の膜に形成することを要しない。このため、封止層の樹脂膜から放出される有機ガスを、犠牲層上に形成した無機膜により遮断することができる。このため、接点が有機ガスにより汚染されるのを防止することができ、接点の不良が生じるのを防止することができる。従って、封止層に樹脂膜を用いた場合であっても、信頼性の高い電子装置を提供することができる。

図１は、第１実施形態による電子装置を示す断面図（その１）である。図２は、第１実施形態による電子装置を示す断面図（その２）である。図３は、第１実施形態による電子装置を示す断面図（その３）である。図４は、第１実施形態による電子装置を示す断面図（その４）である。図５は、第１実施形態による電子装置を示す平面図（その１）である。図６は、第１実施形態による電子装置を示す平面図（その２）である。図７は、第１実施形態による電子装置を示す平面図（その３）である。図８は、第１実施形態による電子装置の動作を示す断面図である。図９は、第１実施形態による電子装置の製造方法を示す工程断面図（その１）である。図１０は、第１実施形態による電子装置の製造方法を示す工程断面図（その２）である。図１１は、第１実施形態による電子装置の製造方法を示す工程断面図（その３）である。図１２は、第１実施形態による電子装置の製造方法を示す工程断面図（その４）である。図１３は、第１実施形態による電子装置の製造方法を示す工程断面図（その５）である。図１４は、第１実施形態による電子装置の製造方法を示す工程断面図（その６）である。図１５は、第１実施形態による電子装置の製造方法を示す工程断面図（その７）である。図１６は、第１実施形態による電子装置の製造方法を示す工程断面図（その８）である。図１７は、第１実施形態による電子装置の製造方法を示す工程断面図（その９）である。図１８は、第１実施形態による電子装置の製造方法を示す工程断面図（その１０）である。図１９は、第１実施形態による電子装置の製造方法を示す工程断面図（その１１）である。図２０は、第２実施形態による電子装置を示す断面図である。図２１は、第２実施形態による電子装置の製造方法を示す工程断面図（その１）である。図２２は、第２実施形態による電子装置の製造方法を示す工程断面図（その２）である。図２３は、第３実施形態による電子装置を示す断面図である。図２４は、第３実施形態による電子装置を示す平面図（その１）である。図２５は、第３実施形態による電子装置を示す平面図（その２）である。図２６は、第３実施形態による電子装置の製造方法を示す工程断面図（その１）である。図２７は、第３実施形態による電子装置の製造方法を示す工程断面図（その２）である。図２８は、第３実施形態による電子装置の製造方法を示す工程断面図（その３）である。図２９は、第４実施形態による電子装置を示す断面図である。図３０は、第４実施形態による電子装置を示す平面図（その１）である。図３１は、第４実施形態による電子装置を示す平面図（その２）である。図３２は、第４実施形態による電子装置の製造方法を示す工程断面図（その１）である。図３３は、第４実施形態による電子装置の製造方法を示す工程断面図（その２）である。図３４は、第４実施形態による電子装置の製造方法を示す工程断面図（その３）である。図３５は、第５実施形態による電子装置を示す断面図（その１）である。図３６は、第５実施形態による電子装置を示す断面図（その２）である。図３７は、第５実施形態による電子装置を示す平面図である。図３８は、第５実施形態による電子装置の製造方法を示す工程断面図（その１）である。図３９は、第５実施形態による電子装置の製造方法を示す工程断面図（その２）である。図４０は、第５実施形態による電子装置の製造方法を示す工程断面図（その３）である。図４１は、第５実施形態による電子装置の製造方法を示す工程断面図（その４）である。図４２は、第５実施形態による電子装置の製造方法を示す工程断面図（その５）である。図４３は、第５実施形態による電子装置の製造方法を示す工程断面図（その６）である。図４４は、第６実施形態による電子装置を示す断面図（その１）である。図４５は、第６実施形態による電子装置を示す断面図（その２）である。図４６は、第６実施形態による電子装置を示す断面図（その３）である。図４７は、第６実施形態による電子装置を示す断面図（その４）である。図４８は、第６実施形態による電子装置を示す平面図（その１）である。図４９は、第６実施形態による電子装置を示す平面図（その２）である。図５０は、第６実施形態による電子装置の製造方法を示す工程断面図（その１）である。図５１は、第６実施形態による電子装置の製造方法を示す工程断面図（その２）である。図５２は、第６実施形態による電子装置の製造方法を示す工程断面図（その３）である。図５３は、第７実施形態による電子装置の製造方法を示す工程図（その１）である。図５４は、第７実施形態による電子装置の製造方法を示す工程図（その２）である。

　ＭＥＭＳスイッチ等においては、接点の不良が生じるのを防止すべく、気密封止を行うことが好ましい。

　気密封止を行うための封止層の材料として樹脂を用いることも考えられるが、単に封止層に樹脂を用いた場合には、熱処理の際に樹脂から放出される有機ガスが接点を汚染し、接点の不良等が生ずる虞がある。

　［第１実施形態］
　第１実施形態による電子装置及びその製造方法について図１乃至図１９を用いて説明する。

　（電子装置）
　まず、本実施形態による電子装置について図１乃至図８を用いて説明する。図１は、本実施形態による電子装置を示す断面図（その１）である。図２は、本実施形態による電子装置を示す断面図（その２）である。図３は、本実施形態による電子装置を示す断面図（その３）である。図４は、本実施形態による電子装置を示す断面図（その４）である。図５は、本実施形態による電子装置を示す平面図（その１）である。図６は、本実施形態による電子装置を示す平面図（その２）である。図７は、本実施形態による電子装置を示す平面図（その３）である。図８は、本実施形態による電子装置の動作を示す断面図である。図１及び図８は、図５のＡ－Ａ′断面に対応している。図２は、図５のＢ－Ｂ′線端面に対応している。図３は、図５のＣ－Ｃ′線断面に対応している。図４は、図５のＤ－Ｄ′線断面に対応している。

　本実施形態による電子装置は、ＭＥＭＳ技術を用いた電子装置であり、ＭＥＭＳデバイスとも称される。また、本実施形態による電子装置は、高周波信号をスイッチングし得るものであり、ＲＦ－ＭＥＭＳスイッチとも称し得る。

　図１乃至図７に示すように、ＳＯＩ（Silicon On Insulator）基板１６が用いられている。ＳＯＩ基板１６は、基板（シリコン基板）１０とシリコン層１４との間に絶縁膜１２が形成されているものである。かかるＳＯＩ基板１６としては、例えば貼り合わせＳＯＩ基板が用いられている。基板１０の厚さは、例え５２５μｍ程度とする。絶縁膜１２の厚さは、例えば４μｍ程度とする。シリコン層１４の厚さは、例えば１５μｍ程度とする。シリコン層１４の抵抗率は、例えば１０００Ωｃｍ以上とする。図５の紙面左右方向におけるＳＯＩ基板１６の寸法は、例えば１ｍｍ程度とする。図５の紙面上下方向におけるＳＯＩ基板１６の寸法は、例えば１．５ｍｍ程度とする。

　なお、本実施形態においてＳＯＩ基板１６を用いているのは、製造上の便宜によるものであり、必ずしもＳＯＩ基板１６でなくてもよい。

　基板（支持基板、シリコン基板）１０には、開口部１８（貫通開口部、貫通穴）が形成されている。かかる貫通開口部１８は、シリコン酸化膜（絶縁層、中間層、境界層）１２をも貫いている。貫通開口部１８は、後述する犠牲層２６をエッチング除去する際に用いられたものである。図１の紙面左右方向における貫通開口部１８の寸法は、例えば５２５μｍ程度とする。図４の紙面左右方向における貫通開口部１８の寸法は、例えば６００μｍ程度とする。

　シリコン層（半導体層、活性層）１４には、スリット（切り込み）２０ａ、２０ｂが形成されている。シリコン層１４のうちのスリット２０ａ、２０ｂにより画定された部分により、可動部（梁）１４ａが形成されている。スリット２０ａは、可動部１４ａの外縁を画定している。スリット２０ｂは、可動部１４ａの内縁を画定している。シリコン層１４のうちの可動部１４ａ以外の部分は、固定部１４ｂとなっている。

　シリコン層１４上には、例えば膜厚５００ｎｍ程度の金（Ａｕ）の可動電極（信号線、下部電極、下部接点電極）２２ａが形成されている。可動電極２２ａは、例えば、膜厚５０ｎｍ程度のチタン（Ｔｉ）の密着層（図示せず）と、密着層上に形成された膜厚５００ｎｍ程度の金（Ａｕ）膜との積層膜により形成されている。可動電極２２ａの一方の端部は、可動部１４ａ上に位置しており、可動電極２２ａの他方の端部は、固定部１４ｂ上に位置している。可動電極２２ａの一部２３は、接点となる。

　また、シリコン層１４上には、例えば膜厚５００ｎｍ程度のＡｕの可動電極（下部電極）２２ｂが形成されている。可動電極２２ｂの一方の端部は、可動部１４ａ上に位置しており、可動電極２２ｂの他方の端部は、固定部１４ｂ上に位置している。可動電極２２ｂは、後述する固定電極２４ｃと相俟って、可動部１４ａ及び可動電極２２ａを変位（駆動）させる。

　シリコン層１４上には、例えば厚さ２０μｍ程度のＡｕの固定電極（上部電極）２４ａが形成されている。固定電極２４ａの一部は、シリコン層１４のうちの固定部１４ｂに接している。固定電極２４ａの他の一部は、庇状に突出しており、かかる庇状に突出している部分が、可動電極２２ａと対向している。換言すれば、庇状に突出している固定電極２４ａの一部は、可動部１４ａの上方に位置しており、当該部分の下面は可動電極２２ａの上面と対向している。固定電極２４ａのうちの庇状に突出した部分の下部には、接点（突起、突出部）２４ｂが形成されている。接点２４ｂは、固定電極２４ａと一体に形成されている。

　図２に示すように、シリコン層１４上には、例えば厚さ２０μｍ程度のＡｕの固定電極（上部電極）２４ｃが形成されている。固定電極２４の両端は、シリコン層１４に接している。固定電極２４ｃの一部は、ブリッジ状になっており、かかるブリッジ状の部分が可動電極２２ｂと対向している。換言すれば、固定電極２４ｃの一部は可動部１４ａの上方に位置しており、当該部分の下面は可動電極２２ｂの上面と対向している。

　固定部１４ｂ上に位置する可動電極２２ａの端部上には、例えば厚さ２０μｍ程度のＡｕの電極２４ｄが形成されている。

　また、固定部１４ｂ上に位置する可動電極２２ｂの端部上には、例えば厚さ２０μｍ程度のＡｕの電極２４ｅが形成されている。

　これらの電極２４ｄ、２４ｅは、外部との接続のためのものである。

　シリコン層１４上には、可動電極２２ａ、２２ｂ、固定電極２４ａ、２４ｃ及び電極２４ｄ、２４ｅを囲うように封止用構造物（気密シール部）２４ｆが形成されている。封止用構造物２４ｆは、例えば厚さ２０μｍ程度のＡｕ層により形成されている。

　封止用構造物２４ｆの外側におけるシリコン１４層上には、犠牲層２６が残存している。犠牲層２６は、例えばプラズマＣＶＤ（Plasma-enhanced Chemical Vapor Deposition、プラズマ化学気相成長）法により形成されたシリコン酸化膜により形成されている。犠牲層２６の膜厚は、例えば５μｍである。

　可動電極１４ａ、１４ｂ、固定電極２４ａ、２４ｃ、電極２４ｄ、２４ｅ及び封止用構造物２４ｆを覆うように封止層３２が形成されている。封止層３２は、無機膜（無機保護膜）２８と、無機膜２８上に形成された樹脂膜（有機樹脂膜）３０とを有している。無機膜２８は、例えば膜厚５００ｎｍ程度の酸化アルミニウム膜（アルミナ膜）により形成されている。樹脂膜３０は、例えば、膜厚５０μｍ程度の永久フォトレジストにより形成されている。封止層３２のうちの下層側に無機膜２８を形成しているのは、熱処理等の際に樹脂膜３９から放出されるガスが、接点２３，２４ｂに達するのを防止するためである。これにより、接点２３，２４ｂが有機ガスにより汚染されるのを防止することができ、接点２３，２４ｂの不良を防止することが可能となる。

　封止層３２には、固定電極２４ａに達する開口部３４ａと、固定電極２４ｃに達する開口部３４ｂと、電極２４ｄに達する開口部３４ｃと、電極２４ｅに達する開口部３４ｄとが形成されている。

　これらの開口部３４ａ～３４ｄは、外部との接続を可能とするためのものである。

　封止層３２は、可動電極２２ａ、２２ｂとは接していない。可動電極２２ａ、２２ｂの周囲には、可動電極２２ａ、２２ｂが動くことを可能とするための可動空間（間隙、空隙）３６が形成されている。可動空間３６は、後述するように犠牲層２６をエッチング除去することにより形成されたものである。

　犠牲層２６は、貫通開口部１８及びスリット２０ａ、２０ｂを介してエッチングされている。このため、可動空間３６は、貫通開口部１８と繋がっている。

　基板１０の裏面側には、貫通開口部１８を封止する封止部材（封止用部材、キャップ、キャップウェハ、キャップ基板）３８が接合されている。封止部材３８としては、例えばシリコン基板が用いられている。基板１０と封止部材３８とは、例えば直接接合法により接合されている。

　図１乃至図４は、可動電極２２ｂに接続された電極２４ｅと固定電極２４ｃとの間に電圧を印加していない状態に対応している。

　可動電極２２ｂに接続された電極２４ｅと固定電極２４ｃとの間に電圧を印加していない状態では、可動電極２２ｂと固定電極２４ｃとの間に静電引力は生じず、可動電極２２は変位しない。このため、図１乃至図４に示すように、可動電極２２ａと固定電極２４ａとは電気的に接続されない。このため、可動電極２２ａと固定電極２４ａとを含む信号線２５は、非導通の状態である。

　図５は、可動電極２２ｂに接続された電極２４ｅと固定電極２４ｃとの間に所定の電圧を印加した状態に対応している。

　可動電極２２ｂに接続された電極２４ｅと固定電極２４ｃとの間に所定の電圧を印加すると、可動電極２２ｂと固定電極２４ｃとの間に静電引力が生じる。このため、可動電極２２ｂが可動部１４ａとともに固定電極２４ｃ側に変位する。可動部１４ａの変位により可動電極２２ａも変位するため、可動電極２２ａの一部（接点）２３と固定電極２４ａの接点２４ｂとが接触する。これにより、可動電極２２ａと固定電極２４ａとを含む信号線２５が導通状態となる。

　このように、本実施形態によれば、基板１０に形成された貫通開口部１８を介してエッチング液を供給することにより、犠牲層２６がエッチング除去されている。このため、本実施形態によれば、エッチング液を供給するための穴を犠牲層２６上の膜２８に形成することを要しない。このため、封止層３２の樹脂膜３０から放出される有機ガスを、犠牲層２６上に形成した無機膜２８により遮断することができる。このため、本実施形態によれば、接点が有機ガスにより汚染されるのを防止することができ、接点の不良が生じるのを防止することができる。従って、本実施形態によれば、封止層３２に樹脂膜３０を用いた場合であっても、信頼性の高い電子装置を提供することができる。

　（電子装置の製造方法）
　次に、本実施形態による電子装置の製造方法について図９乃至図１９を用いて説明する。図９乃至図１９は、本実施形態による電子装置の製造方法を示す工程断面図である。

　まず、図９（ａ）に示すように、ＳＯＩ基板１６を用意する。即ち、基板１０上に絶縁膜１２が形成され、絶縁膜１２上にシリコン層１４が形成されたＳＯＩ基板１６を用意する。ＳＯＩ基板１６の絶縁膜１２は、犠牲層２６よりエッチング速度が遅いことが好ましい。犠牲層２６としてプラズマＣＶＤ法により形成されたシリコン酸化膜を用いる場合、絶縁膜１２として熱酸化法により形成されたシリコン酸化膜を用いれば、絶縁膜１２の方が犠牲層２６よりエッチング速度が遅くなる。従って、ここでは、熱酸化法により形成されたシリコン酸化膜を絶縁膜１２として用いる。このようなＳＯＩ基板１６としては、例えば貼り合わせＳＯＩ基板が挙げられる。シリコン基板１０の厚さは、例え５２５μｍ程度とする。絶縁膜１２の厚さは、例えば４μｍ程度とする。シリコン層１４の厚さは、例えば１５μｍ程度とする。シリコン層１４の抵抗率は、例えば１０００Ωｃｍ以上とする。

　次に、全面に、例えばスパッタリング法により、例えば厚さ５０ｎｍ程度のチタン（Ｔｉ）の密着層（図示せず）を形成する。

　次に、全面に、例えばスパッタリング法により、例えば厚さ５００ｎｍ程度のＡｕ膜２２を形成する（図９（ｂ）参照）。

　次に、フォトリソグラフィ技術を用い、Ａｕ膜２２及び密着層をパターニングすることにより、可動電極２２ａと可動電極２２ｂ（図２乃至図５参照）とを形成する（図９（ｃ）参照）。

　次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。

　次に、フォトレジスト膜に、スリット（切り込み）２０ａ、２０ｂの平面形状の開口部（図示せず）を形成する。

　次に、フォトレジスト膜をマスクとし、シリコン酸化膜１２をエッチングストッパとして、Ｄｅｅｐ－ＲＩＥ（Deep Reactive Ion Etching）法により、シリコン層１４をエッチングする。これにより、スリット２０ａとスリット２０ｂ（図２，図５）とがシリコン層１４に形成される（図１０（ａ）参照）。シリコン層１４のうちのスリット２０ａ、２０ｂにより画定された部分は、可動部（梁）１４ａとなる。シリコン層１４のうちの可動部１４ａ以外の部分は、固定部１４ｂとなる。

　次に、図１０（ｂ）に示すように、全面に、例えばプラズマＣＶＤ法により、例えば膜厚５μｍ程度のシリコン酸化膜の犠牲層２６を形成する。犠牲層２６のエッチング速度は、絶縁膜１２のエッチング速度より速いことが好ましい。絶縁膜１２として熱酸化法により形成されたシリコン酸化膜が用いられており、犠牲層２６としてプラズマＣＶＤ法により形成されたシリコン酸化膜が用いられているため、犠牲層２６のエッチング速度の方が絶縁膜１２のエッチング速度より速い。

　次に、全面に、例えばスピンコート法により、フォトレジスト膜４０を形成する。

　次に、図１１（ａ）に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜４０をパターニングする。これにより、固定電極２４ａ（図１４（ｂ）参照）の平面形状の開口部４２ａが、フォトレジスト膜４０に形成される。また、固定電極２４ｃ（図２、図５参照）の平面形状の開口部（図示せず）が、フォトレジスト膜４０に形成される。また、電極２４ｄ（図１４ｂ（ｂ）参照）の平面形状の開口部４２ｂが、フォトレジストマスク４０に形成される。また、電極２４ｅ（図３，図５参照）の平面形状の開口部（図示せず）が、フォトレジスト膜４０に形成される。また、封止用構造物２４ｆ（図１４（ｂ）参照）の平面形状の開口部４２ｃが、フォトレジスト膜４０に形成される。

　次に、フォトレジスト膜４０をマスクとし、犠牲層２６を例えば３μｍ程度エッチングする。これにより、固定電極２４ａ、２４ｃが形成される領域において、犠牲層２６の厚さが薄くなる。また、電極２４ｄ、２４ｅが形成される領域において、犠牲層２６の厚さが薄くなる。また、封止用構造物２４ｆが形成される領域において、犠牲層２６の厚さが薄くなる（図１１（ｂ）参照）。

　この後、例えばアッシングにより、フォトレジスト膜４０を剥離する。

　次に、全面に、例えばスピンコート法により、フォトレジスト膜４４を形成する。

　次に、図１２（ａ）に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜４４をパターニングする。これにより、固定電極２４ａのうちのシリコン層１４に接する部分の平面形状の開口部４６ａが、フォトレジスト膜４４に形成される。また、固定電極２４ａの接点２４ｂの平面形状の開口部４６ｂが、フォトレジスト膜４４に形成される。また、固定電極２４ｃのうちのシリコン層１４に接する部分の平面形状の開口部（図示せず）が、フォトレジスト膜４４に形成される。また、電極２４ｄの平面形状の開口部４６ｃが、フォトレジスト膜４４に形成される、また、電極２４ｅの平面形状の開口部（図示せず）が、フォトレジスト膜４４に形成される。また、封止用構造物２４ｆの平面形状の開口部４６ｄが、フォトレジスト膜４４に形成される。

　次に、フォトレジスト膜４４をマスクとし、犠牲層２６を例えば０．５μｍ程度エッチングする。これにより、固定電極２４ａのうちのシリコン層１４に接する部分が形成される領域において、犠牲層２６の厚さが更に薄くなる。また、固定電極２４ｃのうちのシリコン層１４に接する部分が形成される領域において、犠牲層２６の厚さが更に薄くなる。また、電極２４ｄが形成される領域において、犠牲層２６の厚さが更に薄くなる。また、電極２４ｅが形成される領域において、犠牲層２６の厚さが更に薄くなる。また、封止用構造物２６ｆが形成される領域において、犠牲層２６の厚さが更に薄くなる。

　この後、例えばアッシングによりフォトレジスト膜４４を剥離する。

　次に、全面に、例えばスピンコート法により、フォトレジスト膜４８を形成する。

　次に、図１３（ａ）に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜４８をパターニングする。これにより、固定電極２４ａのうちのシリコン層１４に接する部分の平面形状の開口部５０ａが、フォトレジスト膜４８に形成される。また、固定電極２４ｃのうちのシリコン層１４に接する部分の平面形状の開口部（図示せず）が、フォトレジスト膜４８に形成される。また、電極２４ｄの平面形状の開口部５０ｂが、フォトレジスト膜４８に形成される。また、電極２４ｅの平面形状の開口部（図示せず）が、フォトレジスト膜４８に形成される。また、封止用構造物２４ｆの平面形状の開口部５０ｃがフォトレジスト膜４８に形成される。

　次に、図１３（ｂ）に示すように、フォトレジスト膜４８をマスクとし、シリコン層１４をエッチングストッパとして、犠牲層２６をエッチングする。これにより、固定電極２４ａのうちのシリコン層１４に接する部分が形成される領域において、シリコン層１４が露出した状態となる。また、固定電極２４ｃのうちのシリコン層１４に接する部分が形成される領域において、シリコン層１４が露出した状態となる。また、電極２４ｄが形成される領域において、可動電極２２ａが露出した状態となる。また、電極２４ｅが形成される領域において、可動電極２２ｂ（図３及び図５参照）が露出した状態となる。また、封止用構造物２６ｆが形成される領域において、シリコン層１４が露出した状態となる。

　この後、例えばアッシングにより、フォトレジスト膜４８を剥離する。

　次に、全面に、例えばスパッタリング法により、シード層５２を形成する。より具体的には、例えば、膜厚５０ｎｍ程度のモリブデン（Ｍｏ）膜と、膜厚３００ｎｍ程度のＡｕ膜とを順次積層することにより、シード層５２を形成する。

　次に、全面に、例えばスピンコート法により、フォトレジスト膜５４を形成する。

　次に、フォトリソグラフィ技術を用い、フォトレジスト膜５４をパターニングする（図１４（ａ）参照）。これにより、固定電極２４ａの平面形状の開口部５６ａが、フォトレジスト膜５４に形成される。また、固定電極２４ｃの平面形状の開口部（図示せず）が、フォトレジスト膜５４に形成される。また、電極２４ｄの平面形状の開口部５６ｂが、フォトレジスト膜５４に形成される。また、電極２４ｅの平面形状の開口部（図示せず）が、フォトレジスト膜５４に形成される。また、封止用構造物２４ｆの平面形状の開口部５６ｃが、フォトレジスト膜５４に形成される。

　次に、例えば電解めっき法により、フォトレジスト膜５４により覆われていない部分のシード層５２上に、厚さ２０μｍ程度のＡｕ層を形成する。これにより、Ａｕにより形成された固定電極２４ａ、固定電極２４ｃ（図２及び図５参照）、電極２４ｄ、電極２４ｅ（図３及び図５参照）及び封止用構造物２４ｆが形成される（図１４（ｂ）参照）。

　この後、例えばアッシングにより、フォトレジスト膜５４を剥離する。

　次に、例えばウェットエッチングにより、固定電極２４、２４ｃ、電極２４ｅ、２４ｆ及び封止用構造物２４ｆにより覆われていない部分のシード層５２を除去する（図１５（ａ）参照）。なお、固定電極２４、２４ｃ、電極２４ｅ、２４ｆ及び封止用構造物２４ｆの下部には、シード層５２が残存するが、図１５（ａ）以降においては、シード層５２の図示を省略する。

　次に、例えばスパッタリング法により、例えば膜厚５００ｎｍ程度の酸化アルミニウムの無機膜（無機保護膜）２８を形成する（図１５（ｂ）参照）。

　次に、図１６（ａ）に示すように、例えばスピンコート法により、例えば膜厚５０μｍ程度の樹脂膜３０を形成する。樹脂膜３０の材料としては、例えば、永久レジストを用いる。かかる永久レジストとしては、例えば、東京応化工業株式会社製のＭＥＭＳ用永久フォトレジスト（型番：ＴＭＭＲ（登録商標）Ｓ２０００）等を用いる。

　次に、例えばフォトリソグラフィ技術を用い、樹脂膜３０に開口部３４ａ～３４ｄを形成する。

　次に、例えば、窒素雰囲気中にて、２５０℃程度で熱処理を行うことにより、樹脂膜３０をキュア（硬化）する。

　次に、例えばウェットエッチングにより、開口部３４ａ～３４ｄ内に露出している無機膜２８を除去する（図１６（ｂ）参照）。これにより、固定電極２４ａに達する開口部３４ａが封止層３２に形成される。また、固定電極２４ｃに達する開口部３４ｂ（図２及び図７参照）が封止層３２に形成される。また、電極２４ｄに達する開口部３４ｃが封止層３２に形成される。また、電極２４ｅに達する開口部３４ｄ（図３及び図７参照）が封止層３２に形成される。

　次に、例えばスピンコート法により、基板１０の裏面側にフォトレジスト膜（図示せず）を形成する。

　次に、フォトレジスト膜に、貫通開口部１８の平面形状の開口部（図示せず）を形成する。

　次に、フォトレジスト膜をマスクとし、Ｄｅｅｐ－ＲＩＥ法により、基板１０をエッチングする。これにより、シリコン酸化膜１２に達する開口部１８が形成される。

　次に、開口部１８内に露出しているシリコン酸化膜１２をエッチング除去する。こうして、基板１０及びシリコン酸化膜１２を貫通する貫通開口部１８が形成される（図１７（ａ）参照）。

　次に、基板１０の裏面側から貫通開口部１８を介してエッチング液を供給することにより、犠牲層２６をエッチング除去する。犠牲層２６をエッチングするためのエッチング液としては、例えば希釈されたフッ酸を用いる。これにより、可動電極２２ａ、２２ｂが動くことを可能とするための可動空間（間隙、空隙）３６が、可動電極２２ａ、２２ｂの周囲に形成される。貫通開口部１８を介してエッチング液を供給することにより犠牲層２６をエッチング除去し、これにより可動空間３６を形成するため、可動空間３６は、貫通開口部１８と繋がった状態となる。こうして、封止用構造物２４ｆの内側に存在する犠牲層２６がエッチング除去される。封止用構造物２４ｆの外側に存在する犠牲層２６にはエッチング液が到達しないため、封止用構造物２４ｆの外側には犠牲層２６が残存する（図１７（ｂ）参照）。

　次に、基板１０の裏面側から貫通開口部１８を介して可動空間３６内にエッチング液を供給することにより、固定電極２４ａ、２４ｂの下面側に存在しているモリブデン膜（図示せず）のうちの可動空間３６内に露出している部分を除去する。かかるモリブデン膜は、シード層５２の一部として形成されたものである。モリブデン膜をエッチングするためのエッチング液としては、例えば、リン酸と酢酸と硝酸とを混合した薬液を用いる。

　次に、貫通開口部１８を封止するための封止部材３８と基板１０とを重ね合わせる。この際、基板１０の裏面側を封止部材３８に接触させる。封止部材３８としては、例えばシリコン基板を用いる（図１８参照）。

　次に、直接接合技術を用い、基板１０と封止部材３８とを接合する。即ち、基板１０と封止部材３８とを互いに押し付けた状態で、熱処理を行うことにより、基板１０と接合部材３８とを接合する。熱処理温度は、例えば３００～５００℃程度とする。封止部材３８からは有機ガスが放出されないため、スイッチの接点２３，２４ｂが有機ガスで汚染されることはない。

　こうして、本実施形態による電子装置が製造される（図１９参照）。

　このように、本実施形態によれば、基板１０に形成された貫通開口部１８を介してエッチング液を供給することにより、犠牲層２６がエッチング除去される。このため、本実施形態によれば、エッチング液を供給するための穴を犠牲層２６上の膜２８に形成することを要しない。このため、封止層３２の樹脂膜３０から放出される有機ガスを、犠牲層２６上に形成した無機膜２８により遮断することができる。このため、本実施形態によれば、接点が有機ガスにより汚染されるのを防止することができ、接点の不良が生じるのを防止することができる。従って、本実施形態によれば、封止層３２に樹脂膜３０を用いた場合であっても、信頼性の高い電子装置を提供することができる。

　［第２実施形態］
　第２実施形態による電子装置及びその製造方法を図２０乃至図２２を用いて説明する。図１乃至図１９に示す第１実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

　本実施形態による電子装置は、封止部材３８ａの材料としてガラスが用いられており、封止部材３８ａと基板１０とが陽極接合法により接合されているものである。

　（電子装置）
　まず、本実施形態による電子装置について図２０を用いて説明する。図２０は、本実施形態による電子装置を示す断面図である。

　図２０に示すように、基板１０の裏面側には、封止部材３８ａが接合されている。封止部材３８ａの材料としては、ガラス基板が用いられている。

　基板１０と封止部材３８ａとは、例えば陽極接合法により直接接合されている。

　このように、封止部材３８ａの材料としてガラスを用いるようにしてもよい。封止部材３８ａの材料としてガラスを用いた場合であっても、確実に封止することが可能である。

　（電子装置の製造方法）
　次に、本実施形態による電子装置の製造方法について図２１及び図２２を用いて説明する。図２１及び図２２は、本実施形態による電子装置の製造方法を示す工程断面図である。

　まず、ＳＯＩ基板１６を用意する工程からモリブデン膜をエッチングする工程までは、図９（ａ）乃至図１７（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるので、説明を省略する。

　次に、貫通開口部１８を封止するための封止部材３８ａと基板１０とを重ね合わせる。この際、基板１０の裏面側を封止部材３８ａに接触させる。封止部材３８ａとしては、例えばガラス基板を用いる。かかるガラス基板の材料としては、例えば、硼珪酸ガラス、アルミノ珪酸塩ガラス等を用いることが好ましい（図２１参照）。

　次に、例えば陽極接合法により、基板１０と封止部材３８ａとを接合する。即ち、例えば、重ね合わせた基板１０及び封止部材３８ａを３００～４００℃程度に加熱し、封止部材３８ａに－５００～－１０００Ｖ程度の電圧を印加する。そうすると、封止部材３８ａと基板１０との間に大きな静電引力が生じ、封止部材３８と基板１０との界面において共有結合が生じ、これにより、封止部材３８と基板１０とが接合される。封止部材３８ａからは有機ガスが放出されないため、スイッチの接点２３，２４ｂが有機ガスにより汚染されることはない。

　こうして、本実施形態による電子装置が製造される（図２２参照）。

　［第３実施形態］
　第３実施形態による電子装置及びその製造方法を図２３乃至図２８を用いて説明する。図１乃至図２２に示す第１又は第２実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

　（電子装置）
　まず、本実施形態による電子装置について図２３乃至図２５を用いて説明する。図２３は、本実施形態による電子装置を示す断面図である。図２４は、本実施形態による電子装置を示す平面図（その１）である。図２５は、本実施形態による電子装置を示す平面図（その２）である。

　本実施形態による電子装置は、ろう材６０を用いて封止部材３８と基板１０とが接合されているものである。

　基板１０の裏面側には、例えばＡｕ膜５８が形成されている。Ａｕ膜５８は、貫通開口部１８の外側に、枠状に形成されている。Ａｕ膜５８の幅は、例えば１００～２００μｍ程度とする。Ａｕ膜５８の厚さは、例えば１～５μｍ程度とする（図２４参照）。

　封止部材３８上には、例えばＡｕの下地膜５９（図２３参照）のパターンが形成されている。下地膜５９の膜厚は、例えば１～５μｍ程度とする。

　下地膜５９上には、Ａｕ－Ｓｎのろう材６０のパターンが形成されている。ろう材６０の厚さは、例えば１０～３０μｍ程度とする。

　下地膜５９及びろう材６０のパターンは、貫通開口部１８の外側に、枠状に形成されている。下地膜５９及びろう材６０のパターンの幅は、例えば１００～２００μｍ程度とする。（図２５参照）。

　基板１０側のＡｕ膜５８と封止部材３８側のろう材６０とは、互いに接合されている。

　こうして、封止部材３８が基板１０にろう材６０を用いて接合されている。

　このように、封止部材３８を基板１０にろう材６０を用いて接合してもよい。本実施形態によれば、ろう材６０を用いるため、基板１０や封止部材３８に反りが生じた場合であっても、高い歩留りで気密封止を行うことが可能である。

　（電子装置の製造方法）
　次に、本実施形態による電子装置の製造方法について図２６乃至図２８を用いて説明する。図２６乃至図２８は、本実施形態による電子装置の製造方法を示す工程断面図である。

　まず、ＳＯＩ基板１６を用意する（図２６（ａ）参照）。

　次に、例えばスパッタリング法により、基板１０の裏面側にシード層（図示せず）を形成する。

　次に、フォトリソグラフィ技術を用い、フォトレジスト膜にＡｕ膜５８の平面形状の開口部（図示せず）を形成する。

　次に、電解めっき法により、例えば膜厚１～５μｍ程度のＡｕ膜を形成する。

　次に、例えばアッシングによりフォトレジスト膜を剥離する。

　次に、パターン５８により覆われていない部分のシード層をエッチング除去する。

　こうして、Ａｕ膜５８が基板１０の裏面側に枠状に形成される（図２６（ｂ）参照）。

　なお、ここでは、初期の段階でＡｕ膜５８を形成する場合を例に説明したが、この段階でＡｕ膜５８を形成しなくてもよい。封止部材３８を基板１０に接合する工程の前に、Ａｕ膜５８が形成されていればよい。

　この後のＡｕ膜２２を形成する工程からモリブデン膜をエッチングする工程までは、図９（ｂ）乃至図１７（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様であるので、説明を省略する。

　次に、封止部材３８を用意する。かかる封止部材３８としては、例えばシリコン基板等を用いる。

　次に、封止部材３８上の全面に、例えばスパッタリング法により、シード層（図示せず）を形成する。

　次に、封止部材３８上の全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。

　次に、フォトリソグラフィ技術を用い、フォトレジスト膜に下地膜５９の平面形状の開口部（図示せず）を形成する。

　次に、電解めっき法により、例えば膜厚１～５μｍ程度のＡｕの下地膜５９を形成する。

　次に、下地膜５９により覆われていない部分のシード層をエッチング除去する。

　こうして、下地膜５９が封止部材３８上に枠状に形成される。

　次に、例えば印刷法により、下地膜５９上に、ろう材６０を形成する。ろう材６０としては、例えばＡｕ－Ｓｎを用いる。より具体的には、例えば、Ａｕ－２０％Ｓｎのろう材６０を用いる。Ａｕ－２０％Ｓｎのろう材６０の融点は２８０℃であるため、２８０℃以上で加熱することにより接合可能である。

　次に、Ａｕ膜５８が形成された基板１０とろう材６０が形成された封止部材３８とを重ね合わせる。この際、基板１０の裏面側に形成されたＡｕ膜５８と封止部材３８に形成されたろう材６０とを接触させる（図２７参照）。

　次に、熱処理を行うことにより、基板１０の裏面側に形成されたＡｕ膜５８と封止部材３８に形成されたろう材６０とを接合する。熱処理温度は、例えば２８０～３２０℃程度とする。Ａｕ膜５８とろう材６０とを接合する際に、Ａｕ膜５８やろう材６０から有機ガスが放出されることはないため、スイッチの接点２３，２４ｂが有機ガスにより汚染されることはない。

　こうして、本実施形態による電子装置が製造される（図２８参照）。

　このように、封止部材３８を基板１０にろう材６０を用いて接合するようにしてもよい。本実施形態によれば、ろう材６０を用いるため、基板１０や封止部材３８に反りが生じた場合であっても、高い歩留りで気密封止を行うことが可能である。

　［第４実施形態］
　第４実施形態による電子装置及びその製造方法を図２９乃至図３４を用いて説明する。図１乃至図２８に示す第１乃至第３実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

　（電子装置）
　まず、本実施形態による電子装置について図２９乃至図３１を用いて説明する。図２９は、本実施形態による電子装置を示す断面図である。図３０は、本実施形態による電子装置を示す平面図（その１）である。図３１は、本実施形態による電子装置を示す平面図（その２）である。

　本実施形態による電子装置は、基板１０の裏面側に形成されたＡｕ膜６２と封止部材３８側に形成されたＡｕ膜６４とが接合されているものである。

　基板１０の裏面側には、例えばＡｕ膜６２が形成されている。Ａｕ膜６２は、貫通開口部１８の外側に、枠状に形成されている。Ａｕ膜６２の幅は、例えば１００～２００μｍ程度とする。Ａｕ膜６２の厚さは、例えば１～５μｍ程度とする（図２４参照）。

　封止部材３８上には、例えばＡｕ膜６４が形成されている。Ａｕ膜６４は、貫通開口部１８の外側に、枠状に形成されている。Ａｕ膜６４の幅は、例えば１００～２００μｍ程度とする。Ａｕ膜６４の厚さは、例えば１～５μｍ程度とする（図２５参照）。

　基板１０側のＡｕ膜６４と封止部材３８側のＡｕ膜６４とは、固相拡散接合により互いに接合されている。

　こうして、Ａｕ膜６２とＡｕ膜６４との接合により、封止部材３８が基板１０に接合されている。

　このように、Ａｕ膜６２とＡｕ膜６４とを接合することにより封止部材３８を基板１０に接合してもよい。本実施形態においても、接点２３，２４ｂを有機ガスで汚染することなく、気密封止することができるため、信頼性の高い電子装置を提供することができる。

　（電子装置の製造方法）
　次に、本実施形態による電子装置の製造方法について図３２乃至図３４を用いて説明する。図３２乃至図３４は、本実施形態による電子装置の製造方法を示す工程断面図である。

　まず、ＳＯＩ基板１６を用意する（図３２（ａ）参照）。

　次に、例えばスパッタリング法により、基板１０の裏面側に、例えばＴｉの下地膜（図示せず）を形成する。

　次に、例えばスパッタリング法により、下地膜が形成された基板１０の裏面側に、例えばＡｕのシード層（図示せず）を形成する。

　次に、フォトリソグラフィ技術を用い、フォトレジスト膜にＡｕ膜６２の平面形状の開口部（図示せず）を形成する。

　次に、電解めっき法により、膜厚１～５μｍ程度のＡｕ膜６２を形成する。

　次に、Ａｕ膜６２により覆われていない部分のシード層をエッチング除去する。

　こうして、Ａｕ膜６２が基板１０の裏面側に形成される（図３２（ｂ）参照）。

　なお、ここでは、初期の段階でＡｕ膜６２を形成する場合を例に説明したが、この段階でＡｕ膜６２を形成しなくてもよい。封止部材３８を基板１０に接合する工程の前に、Ａｕ膜６２が形成されていればよい。

　次に、例えばスパッタリング法により、封止部材３８上の全面に、例えばＴｉの下地膜（図示せず）を形成する。

　次に、例えばスパッタリング法により、封止部材３８上の全面に、例えばＡｕのシード層（図示せず）を形成する。

　次に、例えばスピンコート法により、封止部材３８上の全面にフォトレジスト膜（図示せず）を形成する。

　次に、フォトリソグラフィ技術を用い、フォトレジスト膜にＡｕ膜６４の平面形状の開口部（図示せず）を形成する。

　次に、電解めっき法により、例えば膜厚１～５μｍ程度のＡｕ膜６４を形成する。

　次に、Ａｕ膜６４により覆われていない部分のシード層をエッチング除去する。

　こうして、Ａｕ膜６４が封止部材３８上に形成される。

　次に、Ａｕ膜６２が形成された基板１０とＡｕ膜６４が形成された封止部材３８とを重ね合わせる（図３３参照）。この際、基板１０の裏面側に形成されたＡｕ膜６２と封止部材３８に形成されたＡｕ膜６４とを接触させる。

　次に、Ａｕ膜６２とＡｕ膜６４とを押し付けた状態で、熱処理を行うことにより、Ａｕ膜６２とＡｕ膜６４とを固相拡散接合する。熱処理温度は、例えば３００～５００℃程度とする。Ａｕ膜６２、６４を固相拡散接合する際に、Ａｕ膜６２，６４から有機ガスが放出されることはないため、スイッチの接点２３，２４ｂが有機ガスにより汚染されることはない。

　こうして、本実施形態による電子装置が製造される（図３４参照）。

　このように、基板１０の裏面側に形成したＡｕ膜６２と封止部材３８に形成したＡｕ膜６４とを固相拡散接合するようにしてもよい。本実施形態によっても、接点２３，２４ｂを有機ガスで汚染することなく気密封止することができる、信頼性の高い電子装置を提供することができる。

　［第５実施形態］
　第５実施形態による電子装置及びその製造方法を図３５乃至図４３を用いて説明する。図１乃至図３４に示す第１乃至第４実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

　（電子装置）
　まず、本実施形態による電子装置について図３５乃至図３７を用いて説明する。図３５は、本実施形態による電子装置を示す断面図（その１）である。図３６は、本実施形態による電子装置を示す断面図（その２）である。図３７は、本実施形態による電子装置を示す平面図である。図３５は、図３７のＡ－Ａ′線断面に対応している。図３６は、図３７のＣ－Ｃ′線断面に対応している。

　本実施形態による電子装置は、封止層３２を支持する庇状部分２４ｇ、２４ｈが封止用構造物２４ｆに形成されているものである。

　図３５乃至図３７に示すように、庇状部分２４ｇ、２４ｈが封止用構造物２４ｆに形成されている。かかる庇状部分２４ｇは、封止層３２を支持するためのものである。

　封止層３２を支持している部材２４ａ、２４ｃ、２４ｄ、２４ｅ、２４ｆどうしの間隔が比較的広い箇所においては、封止層３２が撓む虞がある。そこで、本実施形態では、封止層３２を支持している部材２４ａ、２４ｃ、２４ｄ、２４ｅ、２４ｆどうしの間隔が比較的広い箇所に、庇状部分２４ｇ、２４ｈを形成している。

　庇状部分２４ｇは、固定電極２４ａと電極２４ｄとの間の領域における可動電極２２ａの上方に達するように形成されている。庇状部分２４ｈは、可動電極２２ｂの上方に達するように形成されている。これら庇状部分２４ｇ、２４ｈは、封止用構造物２４ｆと一体に形成されている。

　封止層３２を支持する部材どうしの間隔が２００μｍ程度を超えると、封止層３２が比較的撓みやすくなるため、封止層３２を支持する部材の間隔が２００μｍ以下となるように、庇状部分２４ｇ、２４ｈを適宜形成することが好ましい。

　本実施形態によれば、封止層３２を支持する庇状部分２４ｇ、２４ｈが形成されているため、封止層３２が撓むのを防止することができる。このため、本実施形態によれば、より信頼性の高い電子装置を提供することができる。

　（電子装置の製造方法）
　次に、本実施形態による電子装置の製造方法について図３８乃至図４３を用いて説明する。図３８乃至図４３は、本実施形態による電子装置の製造方法を示す工程断面図である。

　まず、ＳＯＩ基板１６を用意する工程から犠牲層２６を形成する工程までは、図９（ａ）乃至図１０（ｂ）に示す第１実施形態による電子装置の製造方法と同様であるので、説明を省略する。

　次に、全面に、例えばスピンコート法により、フォトレジスト膜６６を形成する。

　次に、図３８（ａ）に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜６６をパターニングする。これにより、固定電極２４ａ（図４１（ｂ）参照）の平面形状の開口部６８ａが、フォトレジスト膜６６に形成される。また、固定電極２４ｃ（図３７参照）の平面形状の開口部（図示せず）が、フォトレジスト膜６６に形成される。また、電極２４ｄ（図４１（ｂ）参照）の平面形状の開口部６８ｂが、フォトレジストマスク６６に形成される。また、電極２４ｅ（図３７参照）の平面形状の開口部（図示せず）が、フォトレジスト膜６６に形成される。また、庇状部分２４ｇ、２４ｈを含む封止用構造物２４ｆ（図１４（ｂ）参照）の平面形状の開口部４２ｃが、フォトレジスト膜４０に形成される。

　次に、フォトレジスト膜６６をマスクとし、犠牲層２６を例えば３μｍ程度エッチングする。これにより、固定電極２４ａ、２４ｃが形成される領域において、犠牲層２６の厚さが薄くなる。また、電極２４ｄ、２４ｅが形成される領域において、犠牲層２６の厚さが薄くなる。また、庇状部分２４ｇ、２４ｈを含む封止用構造物２４ｆが形成される領域において、犠牲層２６の厚さが薄くなる（図３８（ｂ）参照）。

　この後、例えばアッシングにより、フォトレジスト膜６６を剥離する。

　この後のフォトレジスト膜４４を形成する工程からフォトレジスト膜４８をマスクとして犠牲層２６をエッチングする工程までは、図１２（ａ）乃至図１３（ｂ）を用いて上述した第１実施形態による電子装置の製造方法と同様である。このため、説明を省略する（図３９（ａ）乃至図４０（ｂ）参照）。

　次に、図１４（ａ）を用いて上述した電子装置の製造方法と同様にして、シード層５２を形成する。

　次に、全面に、例えばスピンコート法により、フォトレジスト膜７０を形成する。

　次に、フォトリソグラフィ技術を用い、フォトレジスト膜７０をパターニングする（図４１（ａ）参照）。これにより、固定電極２４ａの平面形状の開口部７２ａが、フォトレジスト膜７０に形成される。また、固定電極２４ｃの平面形状の開口部（図示せず）が、フォトレジスト膜７０に形成される。また、電極２４ｄの平面形状の開口部７２ｂが、フォトレジスト膜７０に形成される。また、電極２４ｅの平面形状の開口部（図示せず）が、フォトレジスト膜７０に形成される。また、庇状部分２４ｇ、２４ｈを含む封止用構造物２４ｆの平面形状の開口部７２ｃが、フォトレジスト膜７０に形成される。

　次に、例えば電解めっき法により、フォトレジスト膜７０により覆われていない部分のシード層５２上に、厚さ２０μｍ程度のＡｕ層を形成する。これにより、固定電極２４ａ、固定電極２４ｃ、電極２４ｄ、及び、電極２４ｅが形成される。また、庇状部分２４ｇ、２４ｈを含む封止用構造物２４ｆが形成される（図４１（ｂ）参照）。

　この後、例えばアッシングにより、フォトレジスト膜７０を剥離する。

　次に、例えばウェットエッチングにより、固定電極２４、２４ｃ、電極２４ｅ、２４ｆ及び封止用構造物２４ｆにより覆われていない部分のシード層５２を除去する（図４２参照）。なお、固定電極２４、２４ｃ、電極２４ｅ、２４ｆ及び封止用構造物２４ｆの下部には、シード層５２が残存するが、図４２及び図４３においては、シード層５２の図示を省略する。

　この後の無機膜２８を形成する工程から封止部材３８と接合する工程までは、図１５（ｂ）乃至図１９に示す第１実施形態による電子装置の製造方法と同様であるため、説明を省略する。

　こうして、本実施形態による電子装置が製造される（図４３参照）。

　このように、封止層３２を支持する庇状部分２４ｇ、２４ｈが形成するようにしてもよい。本実施形態によれば、封止層３２を支持する庇状部分２４ｇ、２４ｈが形成されているため、封止層３２が撓むのを防止することができる。このため、本実施形態によれば、より信頼性の高い電子装置を提供することができる。

　［第６実施形態］
　第６実施形態による電子装置及びその製造方法を図４４乃至図５２を用いて説明する。図１乃至図４３に示す第１乃至第５実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

　（電子装置）
　まず、本実施形態による電子装置について図４４乃至図４９を用いて説明する。図４４は、本実施形態による電子装置を示す断面図（その１）である。図４５は、本実施形態による電子装置を示す断面図（その２）である。図４６は、本実施形態による電子装置を示す断面図（その３）である。図４７は、本実施形態による電子装置を示す断面図（その４）である。図４８は、本実施形態による電子装置を示す平面図（その１）である。図４９は、本実施形態による電子装置を示す平面図（その２）である。図４４は、図４８のＡ－Ａ′線断面に対応している。図４５は、図４８のＢ－Ｂ′線断面に対応している。図４６は、図４８のＣ－Ｃ′線断面に対応している。図４７は、図４８のＤ－Ｄ′線断面に対応している。

　本実施形態による電子装置は、比較的径の小さい貫通開口部１８ａが基板１０に複数形成されているものである。換言すれば、本実施形態による電子装置は、複数の貫通開口部１８ａの集合体が基板１０に形成されているものである。

　図４４乃至図４７及び図４９に示すように、複数の貫通開口部１８ａが基板１０に形成されている。各々の貫通開口部１８ａの径は、例えば２０～６０μｍ程度とする。

　シリコン酸化膜１２には、貫通開口部（開口部）１８ｂが形成されている。シリコン酸化膜１２に形成された貫通開口部１８ｂは、基板１０に形成された複数の貫通開口部１８ａと繋がっている。

　犠牲層２６をエッチング除去する際には、基板１０に形成された複数の貫通開口部１８ａとシリコン酸化膜１２に形成された貫通開口部１８とを介して、犠牲層２６にエッチング液が到達し、犠牲層２６がエッチング除去される。従って、犠牲層２６が除去されることにより形成された可動空間３６は、貫通開口部１８ｂを介して貫通開口部１８ａに繋がっている。

　このように、比較的径の小さい貫通開口部１８ａを複数形成するようにしてもよい。本実施形態によっても、貫通開口部１８ａを介して犠牲層２６を確実にエッチングすることが可能である。本実施形態によれば、大きな貫通開口部１８を形成するわけではないため、機械的強度を向上することができ、信頼性の向上を図ることができる。また、本実施形態によれば、大きな貫通開口部１８を形成する場合と比較して基板１０の反りを低減することができるため、製造歩留りの向上を実現することもできる。

　（電子装置の製造方法）
　次に、本実施形態による電子装置の製造方法について図５０乃至図５２を用いて説明する。図５０乃至図５２は、本実施形態による電子装置の製造方法を示す工程断面図である。

　まず、ＳＯＩ基板１６を用意する工程から開口部３４ａ～３４ｄを形成する工程までは、図９（ａ）乃至図１６（ｂ）に示す第１実施形態による電子装置の製造方法と同様であるので、説明を省略する。

　次に、フォトレジスト膜に、貫通開口部１８ａの平面形状の開口部（図示せず）を形成する。かかる開口部は、フォトレジスト膜に複数形成される。

　次に、フォトレジスト膜をマスクとし、Ｄｅｅｐ－ＲＩＥ法により、基板１０をエッチングする。これにより、シリコン酸化膜１２に達する複数の貫通開口部１８ａが形成される（図５０（ａ）参照）。

　次に、基板１０の裏面側から複数の貫通開口部１８ａを介してエッチング液を供給することにより、シリコン酸化膜１２をエッチング除去し、更に犠牲層２６をエッチング除去する。シリコン酸化膜１２及び犠牲層２６をエッチングするためのエッチング液としては、例えば希釈されたフッ酸を用いる。これにより、可動電極２２ａ、２２ｂのための可動空間３６が、可動電極２２ａ、２２ｂの周囲に形成される。貫通開口部１８ａ、貫通開口部１８ｂを介してエッチング液を供給することにより犠牲層２６をエッチング除去し、これにより可動空間３６を形成するため、可動空間３６は、貫通開口部１８ｂを介して貫通開口部１８ａと繋がった状態となる。こうして、封止用構造物２４ｆの内側に存在する犠牲層２６がエッチング除去される。封止用構造物２４ｆの外側に存在する犠牲層２６にはエッチング液が到達しないため、封止用構造物２４ｆの外側には犠牲層２６が残存する（図５０（ｂ）参照）。

　次に、基板１０の裏面側から貫通開口部１８ａ、１８ｂを介して可動空間３６内にエッチング液を供給することにより、固定電極２４ａ、２４ｂの下面側に存在しているモリブデン膜（図示せず）のうちの可動空間３６内に露出している部分を除去する。モリブデン膜をエッチングするためのエッチング液としては、例えば、リン酸と酢酸と硝酸とを混合した薬液を用いる。

　次に、貫通開口部１８ａを封止するための封止部材３８と基板１０とを重ね合わせる。この際、基板１０の裏面側を封止部材３８に接触させる。封止部材３８としては、例えばシリコン基板を用いる（図５１参照）。

　こうして、本実施形態による電子装置が製造される（図５２参照）。

　［第７実施形態］
　第７実施形態による電子装置の製造方法を図５３及び図５４を用いて説明する。図５３及び図５４は、本実施形態による電子装置の製造方法を示す工程図である。図１乃至図４３に示す第１乃至第５実施形態による電子装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

　本実施形態による電子装置の製造方法は、複数の電子装置のチップを基板１０に形成し、ウェハを分割することにより形成された複数の封止用部材３８により貫通開口部１８をそれぞれ封止するものである。

　図５３は、複数の電子装置のチップ（図示せず）が形成された基板１０上に、封止層３２が形成されている状態を概念的に示している。

　封止部材３８は、例えばシリコン等のウェハ（封止用基板）を分割することにより形成されている。本実施形態において、分割されていないウェハを封止部材３８にそのまま用いるのではなく、予めウェハを分割することにより形成された封止部材３８を用いるのは、ウェハの反り等に起因した製造歩留りの低下を防止するためである。

　各々の封止部材３８には、第３実施形態において上述した、ろう材６０が形成されている。本実施形態では、１つの封止部材３８で、例えば４チップ分の封止を行う。このため、各々の封止部材３８には、ろう材６０のパターンが４チップ分ずつ形成されている。

　基板１０の裏面側には、ろう材６０のパターンに対応するようにＡｕ膜５８（図２６（ｂ）参照）のパターンが形成されている。

　本実施形態では、このようにして形成された接合部材３８を、基板１０の裏面側に接合する。ろう材６０を用いて接合部材３８を基板１０と接合する方法については、図２７を用いて第３実施形態において上述したため、ここでは、説明を省略することとする。

　こうして、予めウェハを分割することにより形成された封止部材３８により、基板１０に形成された貫通開口部１８が封止される。

　次に、基板１０に形成された複数の電子装置のチップ２を、例えばダイシングにより個片化する（図５４参照）。図５４は、ダイサー７４を用いてダイシングを行っている状態を概念的に示している。

　こうして、本実施形態による電子装置が製造される。

　本実施形態によれば、予めウェハを分割することにより形成された封止部材３８を用いて貫通開口部１８を封止するため、ウェハの反り等に起因して製造歩留りが低下するのを防止することができる。

　［変形実施形態］
　上記実施形態に限らず種々の変形が可能である。

　例えば、第７実施形態では、ろう材６０を用いて接合する場合を例に説明するが、これに限定されるものではない。第１実施形態において上述したように直接接合法により接合してもよい。また、第２実施形態において上述したように陽極接合法により接合してもよい。第２実施形態のように陽極接合法を用いる場合には、接合部材３８の材料として、例えばガラス基板を用いる。また、第４実施形態のようにＡｕ膜とＡｕ膜との固相拡散接合法により接合してもよい。Ａｕ膜とＡｕ膜との固相拡散接合により接合する場合には、例えば、基板１０側にＡｕ膜６２（図３３参照）を形成し、接合部材３８側にＡｕ膜６４（図３３参照）を形成する。

　また、第４実施形態では、Ａｕ膜６２とＡｕ膜６４とを固相拡散接合する場合を例に説明したが、必ずしもＡｕ膜でなくてもよい。例えば、Ａｇ（銀）、Ａｌ（アルミニウム）、Ｃｕ（銅）のように、固相拡散接合が可能な金属を、膜６２，６４の材料として適宜用いることができる。

　本発明による電子装置及びその製造方法は、信頼性の高い電子装置及びその製造方法を提供するのに有用である。

２…チップ
１０…基板
１２…シリコン酸化膜
１４…シリコン層
１４ａ…可動部
１４ｂ…固定部
１６…ＳＯＩ基板
１８、１８ａ、１８ｂ…貫通開口部、開口部
２０ａ、２０ｂ…スリット
２２…Ａｕ膜
２２ａ、２２ｂ…可動電極
２３…接点
２４ａ…固定電極
２４ｂ…接点
２４ｃ…固定電極
２４ｄ、２４ｅ…電極
２４ｆ…封止用構造物
２４ｇ、２４ｈ…庇状部分
２５…信号線
２６…犠牲層
２８…無機膜
３０…樹脂膜
３２…封止層
３４ａ～３４ｄ…開口部
３６…可動空間
３８、３８ａ…封止部材
４０…フォトレジスト膜
４２ａ～４２ｃ…開口部
４４…フォトレジスト膜
４６ａ～４６ｄ…開口部
４８…フォトレジスト膜
５０ａ～５０ｃ…開口部
５２…シード層
５４…フォトレジスト膜
５６ａ～５６ｃ…開口部
５８…Ａｕ膜
５９…下地膜
６０…ろう材
６２…Ａｕ膜
６４…Ａｕ膜
６６…フォトレジスト膜
６８ａ～６８ｃ…開口部
７０…フォトレジスト膜
７２ａ～７２ｃ…開口部
７４…ダイサー

Claims

　基板上に形成された第１の電極と、
　前記第１の電極に対向するように形成された第２の電極と、
　前記第１の電極及び前記第２の電極を覆うように形成され、前記第１の電極のための可動空間を封止する封止層とを有し、
　前記可動空間は、前記基板に形成された貫通開口部と繋がっており、
　前記貫通開口部を封止する封止部材を更に有する
　ことを特徴とする電子装置。
　請求項１記載の電子装置において、
　前記封止層は、無機膜と、前記無機膜上に形成された樹脂膜とを含む
　ことを特徴とする電子装置。
　請求項１又は２記載の電子装置において、
　前記第１の電極及び前記第２の電極を囲うように前記基板上に形成された封止用構造物を更に有し、
　前記封止層は、前記封止用構造物をも覆うように形成されている
　ことを特徴とする電子装置。
　請求項３記載の電子装置において、
　前記封止用構造物は、前記封止層を支持する庇状部分を含む
　ことを特徴とする電子装置。
　請求項１乃至４のいずれか１項に記載の電子装置において、
　前記基板は、シリコン基板と、前記シリコン基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたシリコン層とを含むＳＯＩ基板の前記シリコン基板であり、
　前記シリコン層には、可動部を画定するスリットが形成されており、
　前記第１の電極は、前記可動部上に形成されている
　ことを特徴とする電子装置。
　請求項１乃至５のいずれか１項に記載の電子装置において、
　複数の前記貫通開口部が前記基板に形成されている
　ことを特徴とする電子装置。
　請求項１乃至６のいずれか１項に記載の電子装置において、
　前記基板は、シリコンを含み、
　前記封止部材は、シリコンを含み、
　前記封止部材は、前記基板に直接接合されている
　ことを特徴とする電子装置。
　請求項１乃至６のいずれか１項に記載の電子装置において、
　前記基板は、シリコンを含み、
　前記封止部材は、ガラスを含み、
　前記封止部材は、前記基板に直接接合されている
　ことを特徴とする電子装置。
　請求項１乃至６のいずれか１項に記載の電子装置において、
　前記封止部材は、ろう材を用いて前記基板に接合されている
　ことを特徴とする電子装置。
　請求項１乃至６のいずれか１項に記載の電子装置において、
　前記基板に形成された第１の金属膜と、
　前記封止部材に形成された第２の金属膜とを有し、
　前記第１の金属膜と前記第２の金属膜とが固相拡散接合されている
　ことを特徴とする電子装置。
　基板上に第１の電極を形成する工程と、
　前記第１の電極上に犠牲層を形成する工程と、
　前記第１の電極に対向する第２の電極を形成する工程と、
　前記第１の電極、前記犠牲層及び前記第２の電極を覆うように封止層を形成する工程と、
　前記基板に貫通開口部を形成する工程と、
　前記貫通開口部を介して前記犠牲層をエッチング除去し、前記第１の電極のための可動空間を形成する工程と、
　封止部材により前記貫通開口部を封止する工程と
　を有することを特徴とする電子装置の製造方法。
　請求項１１記載の電子装置の製造方法において、
　前記封止層を形成する工程は、無機膜を形成する工程と、前記無機膜上に有機膜を形成する工程とを含む
　ことを特徴とする電子装置の製造方法。
　請求項１１又は１２記載の電子装置の製造方法において、
　前記第２の電極を形成する工程では、前記第１の電極、前記第２の電極を囲う封止用構造物を更に形成する
　ことを特徴とする電子装置の製造方法。
　請求項１３記載の電子装置の製造方法において、
　前記封止用構造物を形成する工程では、前記犠牲層上に張り出す庇状部分を有する前記封止用構造物を形成する
　ことを特徴とする電子装置の製造方法。
　請求項１１乃至１４のいずれか１項に記載の電子装置の製造方法において、
　前記基板は、シリコン基板と、前記シリコン基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたシリコン層とを含むＳＯＩ基板の前記シリコン基板であり、
　前記第１の電極は、前記シリコン層にスリットを形成することにより得られる可動部上に位置するように形成される
　ことを特徴とする電子装置の製造方法。
　請求項１１乃至１５のいずれか１項に記載の電子装置の製造方法において、
　前記貫通開口部を形成する工程では、複数の前記貫通開口部を形成する
　ことを特徴とする電子装置の製造方法。
　請求項１１乃至１６のいずれか１項に記載の電子装置の製造方法において、
　前記基板は、シリコンを含み、
　前記封止部材は、シリコンを含み、
　前記封止部材により前記貫通開口部を封止する工程では、直接接合法により前記封止部材と前記基板とを接合する
　ことを特徴とする電子装置の製造方法。
　請求項１１乃至１６のいずれか１項に記載の電子装置の製造方法において、
　前記基板は、シリコンを含み、
　前記封止部材は、ガラスを含み、
　前記封止部材により前記貫通開口部を封止する工程では、陽極接合法により前記封止部材と前記基板とを接合する
　ことを特徴とする電子装置の製造方法。
　請求項１１乃至１６のいずれか１項に記載の電子装置の製造方法において、
　前記封止部材により前記貫通開口部を封止する工程では、ろう材を用いて前記封止部材と前記基板とを接合する
　ことを特徴とする電子装置の製造方法。
　請求項１１乃至１６のいずれか１項に記載の電子装置の製造方法において、
　前記封止部材により前記貫通開口部を封止する工程では、前記基板に形成された第１の金属膜と前記封止部材に形成された第２の金属膜とを固相拡散接合する
　ことを特徴とする電子装置の製造方法。
　請求項１１乃至２０のいずれか１項に記載の電子装置の製造方法において、
　複数の前記電子装置を前記基板に形成し、
　前記封止部材により前記貫通開口部を封止する工程では、他の基板を分割することにより形成された複数の前記封止部材により前記貫通開口部をそれぞれ封止し、
　前記封止部材により前記貫通開口部を封止する工程の後に、前記基板に複数形成された前記電子装置を個片化する工程を更に有する
　ことを特徴とする電子装置の製造方法。