JP2011182210A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2011182210A JP2011182210A JP2010045005A JP2010045005A JP2011182210A JP 2011182210 A JP2011182210 A JP 2011182210A JP 2010045005 A JP2010045005 A JP 2010045005A JP 2010045005 A JP2010045005 A JP 2010045005A JP 2011182210 A JP2011182210 A JP 2011182210A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic device
- cavity
- coating layer
- functional element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】特性が良く、信頼性の高い電子装置を提供する。
【解決手段】電子装置100は、基板10と、基板10の上方に形成され、空洞部32を有する層間絶縁層30a,30b,30cと、空洞部32に収容された機能素子20と、空洞部32の上方に形成された第1被覆層40と、空洞部32の上方を避けて層間絶縁層30a,30b,30cの上方に形成された樹脂層50と、第1被覆層40の上方に形成された第2被覆層60と、第2被覆層60の上方に形成された金属層70と、を含む。
【選択図】図1
【解決手段】電子装置100は、基板10と、基板10の上方に形成され、空洞部32を有する層間絶縁層30a,30b,30cと、空洞部32に収容された機能素子20と、空洞部32の上方に形成された第1被覆層40と、空洞部32の上方を避けて層間絶縁層30a,30b,30cの上方に形成された樹脂層50と、第1被覆層40の上方に形成された第2被覆層60と、第2被覆層60の上方に形成された金属層70と、を含む。
【選択図】図1
Description
本発明は、電子装置に関する。
一般に、MSMS(Micro Electro Mechanical Systems)等の機能素子を基板上に構成された空洞部に配置してなる電子装置が知られている。マイクロ振動子、マイクロセンサー、マイクロアクチュエーター等のMEMSは、微小な構造体が振動、変形、その他の動作が可能となる状態で配置される必要があるため、空洞部内に動作可能な状態で収容される。例えば、空洞部内は、機能素子の特性の悪化を防ぐために、減圧状態である。
上記の空洞部を形成する方法として、特許文献1には、基板上にMEMS構造体を形成し、その上に犠牲層を形成した後、貫通孔を有する第1封止部材を形成し、この第1封止部材の貫通孔を通して犠牲層を除去してMEMS構造体の可動部をリリースさせ、最後に第1封止部材の貫通孔を第2封止部材で覆うことで閉鎖する方法が記載されている。
このような電子装置では、例えば、外部からの熱などにより、基板と封止部材との熱膨張率の違いで封止部材が壊れ、空洞部内の圧力が上昇して、機能素子の特性が悪化してしまう場合がある。
本発明のいくつかの態様に係る目的の1つは、特性が良く、信頼性の高い電子装置を提供することにある。
本発明に係る電子装置によれば、
基板と、
前記基板の上方に形成され、空洞部を有する層間絶縁層と、
前記空洞部に収容された機能素子と、
前記空洞部の上方に形成された第1被覆層と、
前記空洞部の上方を避けて前記層間絶縁層の上方に形成された樹脂層と、
前記第1被覆層の上方に形成された第2被覆層と、
前記第2被覆層の上方に形成された金属層と、
を含む。
基板と、
前記基板の上方に形成され、空洞部を有する層間絶縁層と、
前記空洞部に収容された機能素子と、
前記空洞部の上方に形成された第1被覆層と、
前記空洞部の上方を避けて前記層間絶縁層の上方に形成された樹脂層と、
前記第1被覆層の上方に形成された第2被覆層と、
前記第2被覆層の上方に形成された金属層と、
を含む。
このような電子装置によれば、金属層が、第2被覆層の上方に形成されていることができる。これにより、第2被覆層の強度を向上させることができる。したがって、機能素子の特性の悪化を防ぐことができ、信頼性を高めることができる。
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの(以下、「A」という)の「上方」に他の特定のもの(以下、「B」という)を形成する」などと用いる場合に、A上に直接Bを形成するような場合と、A上に他のものを介してBを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
本発明に係る電子装置によれば、
基板と、
前記基板の上方に形成され、空洞部を有する層間絶縁層と、
前記空洞部に収容された機能素子と、
前記空洞部の上方に形成された第1被覆層と、
前記第1被覆層の上方および前記層間絶縁層の上方に形成され、前記空洞部の上方の少なくとも一部に形成された開口部を有する樹脂層と、
前記第1被覆層の上方に、少なくとも一部が前記樹脂層を介して形成された第2被覆層と、
前記第2被覆層の上方に形成された金属層と、
を含む。
基板と、
前記基板の上方に形成され、空洞部を有する層間絶縁層と、
前記空洞部に収容された機能素子と、
前記空洞部の上方に形成された第1被覆層と、
前記第1被覆層の上方および前記層間絶縁層の上方に形成され、前記空洞部の上方の少なくとも一部に形成された開口部を有する樹脂層と、
前記第1被覆層の上方に、少なくとも一部が前記樹脂層を介して形成された第2被覆層と、
前記第2被覆層の上方に形成された金属層と、
を含む。
このような電子装置によれば、金属層が、第2被覆層の上方に形成されていることができる。これにより、第2被覆層の強度を向上させることができる。したがって、機能素子の特性の悪化を防ぐことができ、信頼性を高めることができる。
本発明に係る電子装置において、
前記樹脂層の上方に形成され、前記機能素子と電気的に接続された配線層と、
前記配線層の上方に形成され、前記配線層と電気的に接続された外部端子と、
をさらに含むことができる。
前記樹脂層の上方に形成され、前記機能素子と電気的に接続された配線層と、
前記配線層の上方に形成され、前記配線層と電気的に接続された外部端子と、
をさらに含むことができる。
このような電子装置によれば、ボンディングワイヤなどを用いずに、基板に外部端子を設けることができるため、装置の小型化および低コスト化を図ることができる。
本発明に係る電子装置において、
前記基板に形成され、前記機能素子を駆動させる駆動回路をさらに含むことができる。
前記基板に形成され、前記機能素子を駆動させる駆動回路をさらに含むことができる。
このような電子装置によれば、装置の小型化および低コスト化を図ることができる。
本発明に係る電子装置において、
前記開口部は、前記樹脂層を貫通していることができる。
前記開口部は、前記樹脂層を貫通していることができる。
このような電子装置によれば、樹脂層の膜応力が第1被覆層および第2被覆層に与える影響を低減することができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
1. 電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図1は、本実施形態に係る電子装置100を模式的に示す断面図である。図2は、電子装置100を模式的に示す平面図である。なお、図1は、図2のI−I線断面図である。図2では、便宜上、レジスト層8の図示を省略している。
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図1は、本実施形態に係る電子装置100を模式的に示す断面図である。図2は、電子装置100を模式的に示す平面図である。なお、図1は、図2のI−I線断面図である。図2では、便宜上、レジスト層8の図示を省略している。
電子装置100は、図1および図2に示すように、基板10と、機能素子20と、層間絶縁層(第1層間絶縁層30a,第2層間絶縁層30b,第3層間絶縁層30c)と、第1被覆層40と、樹脂層50と、第2被覆層60と、を含む。電子装置100は、さらに、金属層70と、配線層80と、外部端子82と、駆動回路90と、を含むことができる。
基板10としては、例えば、シリコン基板等の半導体基板を用いることができる。基板10として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。基板10は、機能素子20が形成される機能素子形成領域12と、機能素子20を駆動させるための駆動回路90が形成される駆動回路形成領域14と、を有する。
機能素子20は、層間絶縁層30a,30b,30cの空洞部32に収容されている。機能素子20は、図1に示すように、素子分離層11上に形成された固定電極22と、固定電極22と一定間隔を空けて形成された可動電極24と、から構成される振動子である。可動電極24は、素子分離層11上に形成された固定部24aと、固定電極22に対向して配置された振動可能な可動部(梁)24bと、可動部24bと固定部24aを連結して支持する支持部24cとで構成されている。固定電極22および可動電極24の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
固定電極22および可動電極24は、駆動回路90と電気的に接続されている。駆動回路90から電極22,24間に電圧が印加されと、可動電極24は、電極22,24間に発生する静電力により振動する。このように、駆動回路90によって機能素子20を振動させることにより、所望の周波数を得ることができる。すなわち、電子装置100は、振動子と、駆動回路(発振回路)90とが同じ基板10上に併設された発振器である。
なお、機能素子20は、例えば、上述した振動子以外の、水晶振動子、SAW(弾性表面波)素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。すなわち、本発明の電子装置は、空洞部32に収容されうる任意の機能素子を備えたものであればよい。
層間絶縁層30a,30b,30cは、基板10上に形成されている。層間絶縁層30a,30b,30cは、機能素子20が収容される空洞部32を有している。空洞部32内は、例えば、減圧状態である。空洞部32は、図示の例では、層間絶縁層30a,30b,30cの側面、第1被覆層40、基板10(素子分離層11)により区画される領域である。
空洞部32には、包囲壁(ガードリング)(第1包囲壁2a、第2包囲壁2b、第3包囲壁2c)が形成されている。各包囲壁2a,2b,2cは、機能素子20を囲む平面形状を有する。包囲壁2a,2b,2cの平面形状は、機能素子20を囲む形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状である。各包囲壁2a,2b,2cは、導電接続されており、機能素子20を囲む一体の側壁として構成されている。包囲壁2a,2b,2cは、機能素子20と駆動回路90を接続するための配線(図示しない)を避けて形成されてもよい。包囲壁2a,2b,2cの材質としては、例えば、多結晶シリコンや、アルミニウム、銅、タングステン、チタンなどの金属やその合金が挙げられる。
第1被覆層40は、図1に示すように、空洞部32の上方に形成されている。第1被覆層40には、貫通孔42が形成されている。貫通孔42の数は、図1の例では、2つだが、その数は限定されない。第1被覆層40は、図示の例では、第3包囲壁2cと一体的に形成されている。第1被覆層40は、空洞部32の上方を覆っている。したがって、機能素子20は、基板10、包囲壁2a,2b,2c、および第1被覆層40により囲まれている。第1被覆層40は、例えば、チタン層、窒化チタン層、アルミ−銅合金層、窒化チタン層がこの順で積層された積層構造を有する。第1被覆層40の膜厚は、例えば、数百nm程度である。
包囲壁2a,2b,2cおよび第1被覆層40には、一定の電位(例えば、接地電位)が与えられることが望ましい。これにより、包囲壁2a,2b,2cおよび第1被覆層40を電磁シールドとして機能させることができる。すなわち、機能素子20を外部に対して電磁的にある程度遮蔽することができる。
樹脂層50は、空洞部32の上方を避けて、層間絶縁層30a,30b,30cの上方に形成されている。すなわち、樹脂層50は、空洞部32の上方には形成されていない。樹脂層50は、図1の例では、パッシベーション膜6を介して層間絶縁層30a,30b,30cの上方に形成されている。例えば、樹脂層50に開口部52を設けることで、空洞部32の上方に樹脂層50が形成されていない領域を設けることができる。樹脂層50は、例えば、応力緩和機能を有していることができる。樹脂層50は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成することができる。樹脂層50の膜厚は、例えば、10μm以上である。樹脂層50は、上面よりも底面が大きくなるように側面が傾斜していてもよい。樹脂層50は、層間絶縁層30a,30b,30cと外部端子82の間に形成されていることができる。
第2被覆層60は、第1被覆層40上に形成されている。第2被覆層60は、図1の例では、第1被覆層40上、および樹脂層50上に形成されている。すなわち、第2被覆層60の一部が、樹脂層50を介して、第1被覆層40の上方に形成されている。第2被覆層60は、第1被覆層40の貫通孔42を塞いでいる。第2被覆層60の材質としては、例えば、アルミ、チタン、タングステン等の金属を挙げることができる。第2被覆層60の膜厚は、例えば、3μm程度である。第1被覆層40および第2被覆層60は、空洞部32を上方から覆って空洞部32を封止する封止部材として機能することができる。
金属層70は、第2被覆層60上に形成されている。金属層70は、図示の例では、第2被覆層60を覆うように形成されている。金属層70が第2被覆層60上に形成されることにより、第2被覆層60の強度を向上させることができる。金属層70は、例えば、チタン−タングステン合金層、銅層がこの順で積層された積層構造を有する。また、金属層70は、銅層、クロム層、アルミ層等の金属層の単層構造やこれらの層を積層した積層構造を有していてもよい。
配線層80は、樹脂層50上に形成されている。配線層80は、図示の例では、電極4から樹脂層80の上面に至るように形成されている。配線層80は、例えば、電極4、配線5、および駆動回路90を介して、機能素子20と電気的に接続されている。配線層80の材質としては、例えば、金属層70と同様の材質を挙げることができる。後述するように、配線層80と金属層70とは、同一工程で形成されることができる。
金属層70は、図1に示すように、レジスト層8により覆われている。また、配線層80は、外部端子82が形成されている領域を除いて、レジスト層8により覆われている。したがって、配線層80および金属層70の酸化や腐食を防止することができ、電気的な不良を防ぐことができる。
外部端子82は、配線層80上に形成されている。すなわち、外部端子82は、配線層80を介して、樹脂層50の上方に形成されている。外部端子82は、配線層80と電気的に接続されている。外部端子82は、導電性を有する金属(例えば合金)であって、溶融させて電気的な接続を図るためのもの(例えばハンダ)である。外部端子82は、例えば、球状である。図2の例では、外部端子82は、4つ設けられているがその数は限定されない。
基板10が半導体チップである場合、半導体チップに外部端子82を直接設けることができるため、電子装置100は、そのパッケージサイズを半導体チップにほぼ等しくすることができる。すなわち、電子装置100のパッケージ構造は、WCSP構造である。
駆動回路90は、基板10に形成されている。駆動回路90は、例えば、図2に示すトランジスター92やキャパシタ96などで構成されている。駆動回路90は、機能素子20を駆動させるための回路である。駆動回路90には、少なくとも発振回路が形成され、その出力部の一方が機能素子20の固定電極22と電気的に接続され、出力部の他方が可動電極24と電気的に接続されている。
電子装置100は、例えば、以下の特徴を有する。
電子装置100によれば、樹脂層50が、空洞部32の上方を避けて形成されていることができる。したがって、樹脂層50の膜応力(樹脂層50が持つ引っ張り応力や圧縮応力)が被覆層40,60に与える影響を低減することができる。これにより、樹脂層50の膜応力により、被覆層40,60が破壊されて空洞部32の圧力が上昇したり、被覆層40,60が変形して機能素子20の動作を妨げたりすることを防ぐことができる。したがって、電子装置100によれは、特性がよく、信頼性の高い機能素子を有することができる。
電子装置100によれば、金属層70が、第2被覆層60上に形成されていることができる。これにより、第2被覆層60の強度を向上させることができる。したがって、例えば、外部からの熱などにより、基板10と被覆層40,60との熱膨張率の違いで被覆層40,60が壊れ、空洞部32内の圧力が上昇することを防ぐことができる。これにより、機能素子20の特性の悪化を防ぐことができ、信頼性を高めることができる。
電子装置100によれば、樹脂層50上に形成され機能素子20と電気的に接続された配線層80と、配線層80上に形成され配線層80と電気的に接続された外部端子82と、を含むことができる。すなわち、電子装置100では、ボンディングワイヤなどを用いずに、基板10(半導体チップ)に外部端子82を直接設けることができるため、装置の小型化および低コスト化を図ることができる。
電子装置100によれば、駆動回路90が、基板10に形成されていることができる。したがって、駆動回路が装置の外部に設けられる場合と比べて、装置の小型化および低コスト化を図ることができる。
2. 電子装置の製造方法
次に、本実施形態に係る電子装置100の製造方法について、図面を参照しながら説明する。図3から図12は、電子装置100の製造工程を模式的に示す断面図である。図13は、電子装置100の製造工程を説明するための図である。
次に、本実施形態に係る電子装置100の製造方法について、図面を参照しながら説明する。図3から図12は、電子装置100の製造工程を模式的に示す断面図である。図13は、電子装置100の製造工程を説明するための図である。
図3に示すように、基板10上に機能素子20を形成する。基板10は、例えば、シリコンウエーハである。具体的には、まず、固定電極22を、CVD法やスパッタリング法などによる成膜処理と、パターニング処理により形成する。固定電極22が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。なお、図3では、固定電極22は、素子分離層11上に形成されているが、例えば、窒化シリコンからなる下地層(図示しない)上に形成されてもよい。この下地層は、後述するリリース工程においてエッチングストップ層として機能させることができる。
次に、熱酸化処理を行うことにより、固定電極22を覆う犠牲層25を形成する。次に、犠牲層25上に可動電極24を形成する。可動電極24は、CVD法やスパッタリング法などによる成膜処理と、パターニング処理により形成される。可動電極24が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。以上の工程により、機能素子20が形成される。
なお、駆動回路90を構成するトランジスター92やキャパシタ96などの部材を、上述した機能素子20を形成する工程と同一工程、もしくは同種の工程で形成してもよい。具体的には、例えば、上述した固定電極22を形成する工程において、キャパシタ96の下部電極97を形成し、犠牲層25を形成する工程において、トランジスター92のゲート酸化膜94およびキャパシタ96の絶縁膜98を形成してもよい。さらに、可動電極24を形成する工程において、トランジスター92のゲート電極93およびキャパシタ96の上部電極99を形成してもよい。このように、機能素子20と駆動回路90の製造工程を共通化することで、製造工程の簡素化を図ることができる。
図4に示すように、機能素子20を覆う第1層間絶縁層30aを形成する。さらに、トランジスター92やキャパシタ96を覆うように第1層間絶縁層30aを形成してもよい。第1層間絶縁層30aは、例えば、CVD法や塗布(スピンコート)法などで形成することができる。第1層間絶縁層30aを形成した後に、第1層間絶縁層30aの表面を平坦化する処理を行ってもよい。
次に、機能素子20を取り囲む第1包囲壁2aを形成する。第1包囲壁2aは、例えば、第1層間絶縁層30aをパターニングして第1層間絶縁層30aを貫通する溝を形成し、その溝にアルミなどの金属を埋め込むことで形成される。
図5に示すように、第2層間絶縁層30b、第3層間絶縁層30c、第2包囲壁2b、第3包囲壁2cを形成する。第2層間絶縁層30b、第3層間絶縁層30c、第2包囲壁2b、第3包囲壁2cは、例えば、第1層間絶縁層30aおよび第1包囲壁2aと同様に形成される。
次に、機能素子20の上方の第3層間絶縁層30c上に、第1被覆層40を形成する。第1被覆層40は、例えば、スパッタ法やCVD法などにより成膜した後、フォトリソグラフィ技術などによりパターニングすることで形成することができる。
なお、機能素子20と配線層80(図1参照)を電気的に接続する電極4および配線5、機能素子20と駆動回路90とを接続する配線(図示しない)などを、上述した包囲壁2a,2b,2cや第1被覆層40を形成する工程と同一工程、もしくは同種の工程で形成してもよい。このように、包囲壁2a,2b,2cや第1被覆層40と配線5や電極4等の製造工程を共通化することで、製造工程の簡素化を図ることができる。
図6に示すように、第1被覆層40に貫通孔42を形成する。貫通孔42は、例えば、フォトリソグラフィ技術で形成される。なお、この貫通孔42を形成する工程は、第1被覆層40を形成する工程と同一工程で行われてもよい。すなわち、第1被覆層40を形成する工程におけるパターニングによって、貫通孔42が形成されてもよい。これにより、製造工程を簡略化することができる。
図7に示すように、第3層間絶縁層30c上にパッシベーション膜6を形成する。パッシベーション膜6としては、ポリイミド膜や、CVD法で形成されたPSG(Phosphorus Silicon Glass)膜やプラズマCVD法で形成されたSi3N4膜を用いることができる。
次に、第3層間絶縁層30c上および第1被覆層40上に樹脂層50を形成する。図示の例では、樹脂層50は、パッシベーション膜6を介して、第3層間絶縁層30cの上方および第1被覆層40上に形成される。樹脂層50は、例えば、スピンコート法により樹脂を塗布し、窒素雰囲気中で300〜400℃程度の熱処理を行うことで形成される。
図8に示すように、樹脂層50に開口部52を形成する。開口部52は、少なくとも貫通孔42の上方に形成され、貫通孔42と連通するように形成される。図示の例では、樹脂層50に開口部52を形成することで、機能素子20の上方(空洞部32が形成される領域の上方)を避けて、第3層間絶縁層30c上に樹脂層50が形成される。すなわち、第1被覆層40を露出させるように開口部52を形成する。開口部52は、樹脂層50を、公知のエッチング技術によりエッチングすることで形成される。本工程で、電極4の上方などの他の領域の樹脂層50を除去してもよい。
図9に示すように、貫通孔42を通して機能素子20の上方の層間絶縁層30a,30b,30cおよび犠牲層25を除去し、空洞部32を形成する(リリース工程)。例えば、フッ化水素酸や緩衝フッ酸(フッ化水素酸とフッ化アンモニウムの混合液)などを用いたウエットエッチング、フッ化水素系のガスなどを用いたドライエッチングにより、層間絶縁層30a,30b,30c、および犠牲層25をエッチングして、空洞部32を形成することができる。包囲壁2a,2b,2cおよび第1被覆層40は、リリース工程においてエッチングされない材料で形成されることにより、空洞部32が包囲壁2a,2b,2cの外側へ拡がることを防止することができる。
図10に示すように、第1被覆層40上、および樹脂層50上に第2被覆層60を形成する。第2被覆層60は、少なくとも第1被覆層40の貫通孔42上に形成される。これにより、貫通孔42を塞ぐことができ、空洞部32を封止することができる。第2被覆層60は、例えば、スパッタ法、CVD法などの気相成長法により形成することができる。これにより、空洞部32を減圧状態のまま封止することができる。
図11に示すように、パッシベーション膜6に開口を形成して電極4を露出させる。開口の形成は、例えば、フォトリソグラフィ技術により行うことができる。
次に、樹脂層50上に配線層80を形成する。本工程において、第2被覆層60上に金属層70を形成してもよい。配線層80の形成工程の例としては、まず、第2被覆層60上、樹脂層80上、および電極4上の全面に、チタン−タングステン合金からなるバリア層(図示しない)と、銅からなるシード層(図示しない)を成膜する。次に、フォトリソグラフィ技術を用いて、配線層80となる領域および第2被覆層60の上方に、電界めっきにより銅層(図示しない)を成膜する。次に、銅層が形成されなかった領域のシード層を、過流酸アンモニウム水溶液を用いたウエットエッチングで除去し、バリア層を、ドライエッチングで除去する。ここで、シード層およびバリア層をエッチングする際には、第2被覆層60上には金属層70(バリア層、シード層、銅層からなる積層体)が形成されているため、このエッチング工程で第2被覆層60が受けるダメージを低減することができる。以上の工程により、配線層80が形成される。
図12に示すように、樹脂層50上、金属層70上、および配線層80上にレジスト層8を形成する。レジスト層8は、配線層80の外部端子82が形成される領域を避けて形成される。レジスト層8は、例えば、スピンコート法により形成することができる。
次に、配線層80上に外部端子82を形成する。外部端子82は、配線層80上にハンダ層(図示しない)を形成した後、加熱してハンダを溶融することで形成される。
図13に示すように、ブレード1を用いてダイシングを行い、図2に示すように、個々の電子装置に切断する。
以上の工程により、電子装置100を製造することができる。
電子装置100の製造方法は、例えば、以下の特徴を有する。
電子装置100の製造方法によれば、樹脂層50を形成する工程の後に、空洞部32を形成する工程を行うことができる。そのため、樹脂層50を形成する工程において熱処理を行っても、空洞部32が形成されていないため、空洞部32内にガスが発生して圧力が上昇するという問題が生じない。したがって、電子装置100の製造方法によれば、特性の良い機能素子を有する電子装置を製造することができる。
電子装置100の製造方法によれば、樹脂層50に開口部52を形成することができる。これにより、樹脂層50の膜応力が被覆層40,60に与える影響を低減することができる。したがって、樹脂層の膜応力により、被覆層40,60が破壊されて空洞部32の圧力が上昇したり、被覆層40,60が変形して機能素子20の動作を妨げたりすることを防ぐことができる。そのため、電子装置100の製造方法によれは、特性がよく、信頼性の高い機能素子を有する電子装置を製造することができる。
さらに、電子装置100の製造方法によれば、開口部52を形成する工程において、第1被覆層40を露出させるように開口部52を形成することができる。したがって、樹脂層50の膜応力が被覆層40,60に与える影響をより低減することができる。
電子装置100の製造方法によれば、配線層80を形成する工程において、第2被覆層60上に金属層70を形成することができる。そのため、配線層80を形成する工程において、第2被覆層60が受けるダメージを低減することができる。
電子装置100の製造方法によれば、上述のとおり、外部端子82を形成する工程がウエーハプロセス内で行うことができる。したがって、従来のパッケージング工程、すなわち、個々の半導体チップに対してそれぞれインナーリードボンディング工程や外部端子形成工程等を行わなくてもよい。また、樹脂層を形成するときに、パターニングされたフィルムなどの基板が不要になる。電子装置100の製造方法によれば、これらの理由から、低コストかつ高品質な電子装置を製造することができる。
3. 電子装置の変形例
次に、本実施形態の変形例に係る電子装置200について、図面を参照しながら説明する。図14は、電子装置200を模式的に示す断面図であり、図1に対応している。以下、電子装置200において、本実施形態に係る電子装置100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
次に、本実施形態の変形例に係る電子装置200について、図面を参照しながら説明する。図14は、電子装置200を模式的に示す断面図であり、図1に対応している。以下、電子装置200において、本実施形態に係る電子装置100の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
電子装置100の例では、樹脂層50が、空洞部32の上方を避けて第3層間絶縁層30c上に形成されていた。すなわち、樹脂層50は、空洞部32の上方には形成されていなかった。電子装置200では、樹脂層50は、空洞部32の上方の一部にも形成されている。すなわち、樹脂層50は、図14に示すように、第1被覆層40上および第3層間絶縁層30c上に形成され、空洞部32の上方の一部に形成された開口部52を有することができる。したがって、電子装置100と同様に、開口部52が形成されない場合と比べて、樹脂層50の膜応力が被覆層40,60に与える影響を低減することができる。
電子装置200では、樹脂層50に開口部52が形成されることにより、第1被覆層40の上面の一部には、樹脂層50が形成されない。すなわち、開口部52は、樹脂層50を貫通している。これにより、開口部52が樹脂層50を貫通していないときと比べて、樹脂層50の膜応力が被覆層40,60に与える影響を低減することができる。
なお、図示はしないが、開口部52は、樹脂層50を貫通していなくてもよい。すなわち、開口部52は、樹脂層50の開口部52が形成されていない領域と比べて、樹脂層50の膜厚が薄い領域である。この場合、第1被覆層40の上面の全部(貫通孔42上を除く)に樹脂層50が形成されていてもよく、第2被覆層60は、樹脂層50を介して第1被覆層40上に形成される。
また、開口部52が形成される位置は、空洞部32の上方であれば特に限定されない。また、図示の例では、開口部52は、1つ設けられているが、複数設けられてもよい。複数の開口部52は、例えば、格子状や縞状に設けられていてもよい。
電子装置200の製造方法は、電子装置100の製造方法と同様であるため、その説明を省略する。
電子装置200によれば、電子装置100と同様の効果を奏することができる。
なお、本発明は上述した実施形態や変形例に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
例えば、電子装置100および電子装置200の例では、基板10に駆動回路90が形成されていたが、機能素子を駆動させるための駆動回路は、外部に設けられていてもよい。すなわち、電子装置は、駆動回路を有さなくてもよい。電子装置の外部端子は、配線等を介して、機能素子と電気的に接続されていてもよい。
なお、上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、実施形態および変形例を適宜組み合わせることも可能である。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
2a 第1包囲壁、2b 第2包囲壁、2c 第3包囲壁、4 電極、5 配線、
6 パッシベーション膜、8 レジスト層、10 基板、11 素子分離層、
12 機能素子形成領域、14 駆動回路形成領域、20 機能素子、22 固定電極、
24 可動電極、25 犠牲層、30a 第1層間絶縁層、30b 第2層間絶縁層、
30c 第3層間絶縁層、32 空洞部、40 第1被覆層、42 貫通孔、
50 樹脂層、52 開口部、60 第2被覆層、70 金属層、80 配線層、
82 外部端子、90 駆動回路、92 トランジスター、93 ゲート、
94 ゲート酸化膜、96 キャパシタ、97 下部電極、98 絶縁層、
99 上部電極、100,200 電子装置
6 パッシベーション膜、8 レジスト層、10 基板、11 素子分離層、
12 機能素子形成領域、14 駆動回路形成領域、20 機能素子、22 固定電極、
24 可動電極、25 犠牲層、30a 第1層間絶縁層、30b 第2層間絶縁層、
30c 第3層間絶縁層、32 空洞部、40 第1被覆層、42 貫通孔、
50 樹脂層、52 開口部、60 第2被覆層、70 金属層、80 配線層、
82 外部端子、90 駆動回路、92 トランジスター、93 ゲート、
94 ゲート酸化膜、96 キャパシタ、97 下部電極、98 絶縁層、
99 上部電極、100,200 電子装置
Claims (5)
- 基板と、
前記基板の上方に形成され、空洞部を有する層間絶縁層と、
前記空洞部に収容された機能素子と、
前記空洞部の上方に形成された第1被覆層と、
前記空洞部の上方を避けて前記層間絶縁層の上方に形成された樹脂層と、
前記第1被覆層の上方に形成された第2被覆層と、
前記第2被覆層の上方に形成された金属層と、
を含む、電子装置。 - 基板と、
前記基板の上方に形成され、空洞部を有する層間絶縁層と、
前記空洞部に収容された機能素子と、
前記空洞部の上方に形成された第1被覆層と、
前記第1被覆層の上方および前記層間絶縁層の上方に形成され、前記空洞部の上方の少なくとも一部に形成された開口部を有する樹脂層と、
前記第1被覆層の上方に、少なくとも一部が前記樹脂層を介して形成された第2被覆層と、
前記第2被覆層の上方に形成された金属層と、
を含む、電子装置。 - 請求項1または2において、
前記樹脂層の上方に形成され、前記機能素子と電気的に接続された配線層と、
前記配線層の上方に形成され、前記配線層と電気的に接続された外部端子と、
をさらに含む、電子装置。 - 請求項1ないし3のいずれか1項において、
前記基板に形成され、前記機能素子を駆動させる駆動回路をさらに含む、電子装置。 - 請求項2において、
前記開口部は、前記樹脂層を貫通している、電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010045005A JP2011182210A (ja) | 2010-03-02 | 2010-03-02 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010045005A JP2011182210A (ja) | 2010-03-02 | 2010-03-02 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011182210A true JP2011182210A (ja) | 2011-09-15 |
Family
ID=44693251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010045005A Withdrawn JP2011182210A (ja) | 2010-03-02 | 2010-03-02 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011182210A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086447A (ja) * | 2012-10-19 | 2014-05-12 | Seiko Epson Corp | 電子装置及びその製造方法 |
JP2014192435A (ja) * | 2013-03-28 | 2014-10-06 | Seiko Epson Corp | 電子装置及びその製造方法、並びに発振器 |
JP2014225531A (ja) * | 2013-05-15 | 2014-12-04 | 株式会社リコー | 電子デバイス、電子デバイスの製造方法 |
WO2019167894A1 (ja) * | 2018-03-02 | 2019-09-06 | 株式会社村田製作所 | 多層セラミック基板及び多層セラミック基板の製造方法 |
-
2010
- 2010-03-02 JP JP2010045005A patent/JP2011182210A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086447A (ja) * | 2012-10-19 | 2014-05-12 | Seiko Epson Corp | 電子装置及びその製造方法 |
JP2014192435A (ja) * | 2013-03-28 | 2014-10-06 | Seiko Epson Corp | 電子装置及びその製造方法、並びに発振器 |
JP2014225531A (ja) * | 2013-05-15 | 2014-12-04 | 株式会社リコー | 電子デバイス、電子デバイスの製造方法 |
WO2019167894A1 (ja) * | 2018-03-02 | 2019-09-06 | 株式会社村田製作所 | 多層セラミック基板及び多層セラミック基板の製造方法 |
JPWO2019167894A1 (ja) * | 2018-03-02 | 2020-12-10 | 株式会社村田製作所 | 多層セラミック基板及び多層セラミック基板の製造方法 |
US11140778B2 (en) | 2018-03-02 | 2021-10-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate and method of manufacturing multilayer ceramic substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482194B2 (en) | Electronic component having micro-electrical mechanical system | |
US8796845B2 (en) | Electronic device covered by multiple layers and method for manufacturing electronic device | |
US8629517B2 (en) | Wafer level packaging | |
US9511996B2 (en) | Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices | |
JP2011218462A (ja) | Mems装置 | |
US8912031B2 (en) | Electronic device, electronic apparatus, and method of manufacturing electronic device | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
JP2002043463A (ja) | 電子及びmems素子の表面実装型チップスケールパッケージング方法 | |
JP2005109221A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
US9481566B2 (en) | Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices | |
JP2014086447A (ja) | 電子装置及びその製造方法 | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
JP2011182210A (ja) | 電子装置 | |
JP2011177824A (ja) | 電子装置の製造方法 | |
JP2011218463A (ja) | 電子装置の製造方法 | |
JP2011177846A (ja) | 電子装置 | |
JP2006201158A (ja) | センサ装置 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP6060569B2 (ja) | 電子装置の製造方法 | |
JP5773153B2 (ja) | 電子装置およびその製造方法、並びに発振器 | |
TWI794804B (zh) | 微機電系統及其製造方法 | |
JP2012146893A (ja) | 半導体装置 | |
JP2011189423A (ja) | Mems素子および発振器 | |
JP2006126212A (ja) | センサ装置 | |
US20220080461A1 (en) | Micromechanical component for a sound transducer and corresponding production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130507 |