JPWO2019167894A1 - 多層セラミック基板及び多層セラミック基板の製造方法 - Google Patents
多層セラミック基板及び多層セラミック基板の製造方法 Download PDFInfo
- Publication number
- JPWO2019167894A1 JPWO2019167894A1 JP2020503496A JP2020503496A JPWO2019167894A1 JP WO2019167894 A1 JPWO2019167894 A1 JP WO2019167894A1 JP 2020503496 A JP2020503496 A JP 2020503496A JP 2020503496 A JP2020503496 A JP 2020503496A JP WO2019167894 A1 JPWO2019167894 A1 JP WO2019167894A1
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- cavity
- ceramic substrate
- main surface
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1147—Sealing or impregnating, e.g. of pores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
特許文献1には、セラミック基板内に三次元的に導体配線が形成されている多層セラミック配線基板であって、内層導体配線の近傍のみに空洞を形成したものが開示されている。
また、多層セラミック基板に電子部品を実装した後、樹脂モールドにより多層セラミック基板を覆うようにすることがあるが、樹脂モールドに使用する樹脂が通気孔から空洞部に流入してしまう可能性があった。
また、このような多層セラミック基板を製造することのできる、多層セラミック基板の製造方法を提供することを目的とする。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
図1に示す多層セラミック基板1は、セラミック層10が複数層積層されてなり、電子部品60が実装される側の面である主面1a及び反対側の面である主面1bを有する。
多層セラミック基板1は、多層セラミック基板内において多層セラミック基板の主面に平行な方向に広がる空洞層32と、空洞層32から主面1aに到達する方向に伸びる連通孔31とからなる空洞30を備えていて、空洞30の一部である連通孔31が多層セラミック基板1の主面1aにまで到達して開口部を形成している。
なお、図1に示す多層セラミック基板1では、空洞層32に対して連通孔31が1本伸びていて多層セラミック基板1の主面1aにまで到達して開口部を形成しているが、本発明の多層セラミック基板では、1つの空洞層に対して連通孔が複数本伸びていてもよい。
また、本発明の多層セラミック基板は空洞を複数箇所に備えていてもよい。
低温焼結セラミック材料とは、セラミック材料のうち、1000℃以下の焼成温度で焼結可能であり、銅や銀等との同時焼成が可能である材料を意味する。
導体パターン20としては、多層セラミック基板1の内部に設けられる信号ライン21や、多層セラミック基板1の主面1bに設けられるグランド22が挙げられる。
導体パターンの種類としては、多層セラミック基板に設けることのできる任意のパターンを設けることができ、コイルパターン、信号ライン、グランドパターン等が挙げられる。
導体パターンは、銅、銀、金、パラジウムやこれらの合金からなることが好ましく、セラミック層として好ましい材料である低温焼結セラミック材料との同時焼結が可能な材料からなることが好ましい。
図1では、信号ライン21とグランド22が対向する導体パターンであることを1点鎖線で示しており、この1点鎖線が空洞層32を横切っていることから、空洞が対向する複数の導体パターンの間に位置していることを示している。
封止部材50としては半田を使用することが好ましい。
ランドの上に封止部材として半田を設けるようにすると、半田をランド上に印刷することができ、ランド上で半田が濡れるため、確実な密閉性を得ることができる。
また、封止部材として、半田の他に、加熱により金属間化合物を形成することのできる接合材料や、樹脂材料を使用することができる。
封止部材として樹脂材料を使用する場合は、ランドを設けなくてもよい。また、封止部材として樹脂材料を使用する場合、軸部が空洞に刺さる形状で、頭部が空洞を覆う形状の断面リベット形状の部材を使用してもよい。
図2(a)、図2(b)及び図2(c)には、本発明の多層セラミック基板の主面に設けることのできるランドと空洞の位置関係の例を示している。これらの図面ではランドの上に設けられる封止部材は示していない。
多層セラミック基板に設けられるランドは、空洞の全周囲に設けられることが好ましい。
図2(a)には上面視長方形の空洞30aの全周囲にランド40aが設けられていることを示している。また、図2(c)には上面視円形の空洞30bの全周囲にランド40dが設けられていることを示している。
ランドが空洞の全周囲に設けられていると、封止部材としての半田をランド上に印刷した際に空洞の全周囲で半田が濡れるため、空洞をより確実に密閉することができる。
図2(b)には、ランド40b、ランド40cが空洞30aの全周囲に設けられるのではなく、分割されて設けられている様子を示しているが、このような形態のランドであっても封止部材としての半田をランド上に印刷することで空洞を密閉することができる。
また、空洞の上面視形状及びランドの上面視形状は特に限定されるものではなく、図2(a)及び図2(b)に示す長方形状、図2(c)に示す円形状の他、長方形状以外の多角形状、楕円形状等であってもよい。
開口部の外径は、図2(a)、図2(b)及び図2(c)において両矢印W1で示す径であり、空洞を上面視した図形の最大径として定める。
また、ランドの外径は、図2(a)、図2(b)及び図2(c)において両矢印W2で示す径であり、開口部を含めてランドを上面視した図形の最大径として定める。
このようにして定めたランドの外径(W2)が、開口部の外径(W1)よりも50μm以上大きいことが好ましい。ランドの外径と開口部の外径が上記関係を満たすと、封止部材としての半田をランド上に印刷した際に開口部をより確実に密閉することができる。
開口部の外径が20μm未満であると、焼成工程においてアウトガスが空洞から抜けにくくなる。また、開口部の外径が200μmを超えると、封止部材による空洞の封止がしにくくなり、封止部材が空洞の内部に大量に入ってしまう可能性がある。
図3では、多層セラミック基板1の主面1aが樹脂モールド80で覆われている。
空洞30は主面1aにおいて封止部材50により覆われているので、樹脂モールド80が空洞30内に流入することは防止されている。
本発明の第2実施形態に係る多層セラミック基板は、空洞の周囲に設けられるランドの形態が第1実施形態に係る多層セラミック基板と異なる。
図4は、本発明の第2実施形態に係る多層セラミック基板の一例を模式的に示す断面図である。
図4に示す多層セラミック基板2は、電子部品60が実装される側の面である主面2a及び反対側の面である主面2bを有する。
多層セラミック基板2では、ランド41は多層セラミック基板2の主面2aを構成するセラミック層11内に設けられたビア導体45の表面である。
そして、多層セラミック基板2の主面2aにおいても、封止部材50が空洞30を覆っている。そのため、第1実施形態に係る多層セラミック基板1と同様に、封止部材により空洞を覆うことによる効果を発揮することができる。
多層セラミック基板2では、セラミック層11における空洞30の内壁は、ビア導体45の内壁となる。そして、多層セラミック基板2では封止部材50はビア導体45の内壁にも存在している。
封止部材50として半田を用いると、ビア導体45の内壁に半田が濡れるためビア導体45の内壁に封止部材50が留まることができる。このようにすることで、空洞の密閉性を高めることができる。
なお、図4においては、多層セラミック基板2の主面2aを構成するセラミック層11と、その他のセラミック層12を区別して別の参照符号で示している。
本発明の第3実施形態に係る多層セラミック基板は、空洞の形態が第1実施形態に係る多層セラミック基板と異なる。
図5は、本発明の第3実施形態に係る多層セラミック基板の一例を模式的に示す断面図である。
図5に示す多層セラミック基板3は、電子部品60が実装される側の面である主面3a及び反対側の面である主面3bを有する。
多層セラミック基板3は、空洞30として多層セラミック基板の主面に平行な方向に広がる空洞層は備えておらず、多層セラミック基板の主面に到達する方向に伸びる連通孔のみを備えている。
そして、多層セラミック基板3の主面3aにおいても、封止部材50が空洞30を覆っている。そのため、第1実施形態に係る多層セラミック基板1と同様に、封止部材により空洞を覆うことによる効果を発揮することができる。
また、空洞の形態がこのような場合、図5において厚み方向とは垂直方向に対向している複数の導体パターン(ビア)23の間に空洞30が位置することにより、導体パターン23の間に生じる寄生容量を低減することができる。
本発明の多層セラミック基板の製造方法では、多層セラミック基板の主面にまで到達する空洞を設けることと、空洞を封止部材により覆うことが工程上の特徴であるので、これらの工程について主に説明する。
まず、本発明の第1実施形態に係る多層セラミック基板を製造する場合を例にして本発明の多層セラミック基板の製造方法について説明する。
多層セラミック基板の主面に平行な方向に広がる空洞層を設けるためには、空洞層形成用グリーンシートを作製する。
空洞層形成用グリーンシートは、1枚のセラミックグリーンシートに、空洞形成用の孔を並べて空け、並んで空いた孔に空洞形成用材料を充填することにより作製することが好ましい。
図6(a)には、セラミックグリーンシート100を示している。セラミックグリーンシートは未焼結のセラミック材料を含むセラミックグリーンシートである。
セラミックグリーンシートは、セラミック粉末、バインダー、可塑剤を任意の量で混合しスラリーを作製し、スラリーをキャリアフィルム上に塗布してシート成形することによって準備する。
スラリーのフィルムへの塗布にはリップコーター、ドクターブレード等を用いることができる。
セラミックグリーンシートの厚さは限定されるものではなく、例えば5μm以上、100μm以下とすることが好ましい。
セラミック粉末としては、上述した低温焼結セラミック材料の粉末を使用することが好ましい。
ビア穴はメカパンチ、CO2レーザー、UVレーザー等を用いて設けることができる。ビア穴の径は20μm以上、200μm以下とすることが好ましい。
また、ビア穴に充填する導電性ペーストとしては、導電性粉末、可塑剤及びバインダーを含むペーストを使用することができる。この導電性ペーストには収縮率調整用の共素地(セラミック粉末)を添加してもよい。
孔の形成は、メカパンチ、CO2レーザー、UVレーザー等を用いた穴加工により行うことができる。1つの孔の孔径は20μm以上、200μm以下とすることが好ましい。
空洞形成用材料は、その後の焼成工程における焼成温度(800℃以上、1000℃以下であることが好ましい)以下の温度で焼失する材料であることが好ましく、具体的には850℃以上、950℃以下の温度で焼失する材料であることが好ましい。
空洞形成用材料としては、樹脂、可塑剤及びバインダーからなる樹脂ペースト、又は、カーボン、可塑剤及びバインダーからなるカーボンペーストを使用することができる。
導体ペーストとしては、導電性粉末、可塑剤、バインダーからなるペーストを使用することができる。また、導体パターンの印刷は、スクリーン印刷、インクジェット、グラビア印刷等の方法で行うことができる。
連通孔形成用グリーンシートは、セラミックグリーンシートに、連通孔の径と同じ径で空洞形成用の孔を空け、孔に空洞形成用材料を充填することにより作製する。
連通孔形成用グリーンシートは複数枚作製し、積層した際に孔の位置が重なるように孔の位置を調整しておくことが好ましい。
図7(a)には、セラミックグリーンシート100を示している。これは図6(a)に示すセラミックグリーンシート100と同様のものを使用することができる。
このセラミックグリーンシート100には厚さ方向の配線となるビアを形成しておいてもよい。
空洞形成用の孔の形成は、メカパンチ、CO2レーザー、UVレーザー等を用いた穴加工により行うことができる。1つの孔の孔径は20μm以上、200μm以下とすることが好ましい。
空洞形成用材料としては、空洞層形成用グリーンシート130の作製に使用するものと同じものを使用することができる。
上記工程により、連通孔形成用グリーンシートが得られるが、連通孔形成用グリーンシートのうち、積層体の主面に配置するための主面配置用グリーンシートには、空洞形成用材料を充填した部位の周囲にランドを設ける。
図7(d)には主面配置用グリーンシート150を示しており、空洞形成用材料120を充填した部位の周囲にランド40が設けられている。ランド40は導体ペーストの印刷により形成することができる。
また、ランド40の形成は、主面配置用グリーンシート150の表面に導体パターンを形成するための導体ペーストの印刷と同時に行なってもよい。
また、連通孔形成用グリーンシート140の表面の必要な場所に導体パターンとなる導体ペーストを印刷する。
積層工程では、空洞形成用材料が厚さ方向に繋がって積層体の主面に空洞形成用材料が到達するようにセラミックグリーンシートを積層する。
積層枚数は製品の設計厚みに合わせて任意に設定することができる。
積層体は金型に入れて圧着する。圧力と温度は任意に設定することができる。
図8(a)には積層体200を示しており、積層体200は、下から順に、空洞形成用材料が設けられていないセラミックグリーンシート100が2枚、空洞層形成用グリーンシート130が1枚、連通孔形成用グリーンシート140が2枚、主面配置用グリーンシート150が1枚積層されてなる。
空洞層形成用グリーンシート130、連通孔形成用グリーンシート140及び主面配置用グリーンシート150において空洞形成用材料120が充填された位置が厚さ方向に繋がるように積層される。
積層体200において、空洞形成用材料120が到達する主面200aにはランド40が配置されている。
焼成工程はバッチ炉、ベルト炉等の焼成炉を用いて行うことができる。
導体ペーストとして銅系ペーストを使用する場合は還元性雰囲気での焼成とすることが好ましい。
焼成工程における焼成温度は特に限定されないが、一般的には800℃以上、1000℃以下であることが好ましい。
焼成工程において、空洞層形成用グリーンシートの空洞形成用材料を焼失させることで、多層セラミック基板内において多層セラミック基板の主面に平行な方向に広がる空洞層を設けることができる。また、連通孔形成用グリーンシート及び主面配置用グリーンシートの空洞形成用材料を焼失させることで。空洞層から多層セラミック基板の主面に到達する方向に伸びる連通孔を設けることができる。
焼成によりセラミック材料が焼結してセラミック層10が形成される。そして、空洞形成用材料は焼失して空洞層32及び連通孔31からなる空洞30が形成され、空洞30は多層セラミック基板1の主面1aにまで到達して開口部を形成する。
また、メッキ液が空洞に浸入するのを防止するために、空洞の開口部をマスキングしても良い。
封止部材としての半田をランド上に印刷するとともに、部品実装用のランドにも半田を印刷することが好ましい。
半田としては一般的な半田ペーストを使用することができる。
図8(c)には、空洞30を封止部材50としての半田で覆うことにより得られた多層セラミック基板1を示している。
樹脂モールドは一般的なモールド材料、例えばエポキシ樹脂とシリカフィラーを含む樹脂組成物等を使用して行うことができる。
図8(d)には、多層セラミック基板1の主面1aを樹脂モールド80で覆った形態を示している。
上記工程により、本発明の多層セラミック基板の製造を完了する。
この方法では、1枚のセラミックグリーンシートに空洞形成用の孔として面方向に広がる孔を設け、面方向に広がる孔に空洞形成用シートを配置することで、空洞層形成用グリーンシートを作製する。
図9(a)には、セラミックグリーンシート100を示している。これは図6(a)に示すセラミックグリーンシート100と同様のものを使用することができる。
このセラミックグリーンシート100には厚さ方向の配線となるビアを形成しておいてもよい。
面方向に広がる孔の形成は、セラミックグリーンシートに対するレーザーによるトレパニング加工(外周部のみ加工)と中心部の除去、又は、メカパンチ等の方法により行うことができる。
空洞形成用シートは、面方向に広がる孔とほぼ同じ大きさ及び厚みを有するシートであり、空洞形成用材料である。
空洞形成用シートとしてはカーボンシートを好ましく使用することができる。
また、市販のカーボンシート(グラファイトシート)を用いることもできる。
図9(c)には、面方向に広がる孔115に空洞形成用シート125を配置して作製された空洞層形成用グリーンシート135を示している。
この方法で得られた空洞層形成用グリーンシート135は、先に説明した空洞層形成用グリーンシート130と同様に積層工程、焼成工程を行うことにより、空洞形成用シートを焼失させ、空洞層を形成するために使用することができる。
すなわち、この空洞層形成用グリーンシート135を使用して、多層セラミック基板の主面に平行な方向に広がる空洞層を設けて、本発明の多層セラミック基板を製造することができる。
本発明の第2実施形態に係る多層セラミック基板は、空洞の周囲に設けられるランドの形態が第1実施形態に係る多層セラミック基板と異なる。この違いは、主面配置用グリーンシートの形態及び製造方法の違いに起因するので、主面配置用グリーンシートの製造方法について説明する。
図10(a)には、セラミックグリーンシート100を示している。これは図6(a)に示すセラミックグリーンシート100と同様のものを使用することができる。
このセラミックグリーンシート100には厚さ方向の配線となるビアを形成しておいてもよい。
上記大きな径の孔の形成は、メカパンチ、CO2レーザー、UVレーザー等を用いた穴加工により行うことができる。上記大きな径の孔の孔径は250μm以上、400μm以下とすることが好ましい。
ビア導体の充填は、導体パターンの印刷に使用することのできる導体ペーストを使用して行うことができる。
孔の形成は、メカパンチ、CO2レーザー、UVレーザー等を用いた穴加工により行うことができる。孔径は20μm以上、200μm以下とすることが好ましい。
空洞形成用材料としては、空洞層形成用グリーンシート130の作製に使用するものと同じものを使用することができる。
このようにして得られた主面配置用グリーンシート155では、主面配置用グリーンシート155内において、空洞形成用材料120の周囲にビア導体45が設けられていることになる。
図11(a)には積層体205を示しており、積層体205は、下から順に、空洞形成用材料が設けられていないセラミックグリーンシート100が2枚、空洞層形成用グリーンシート130が1枚、連通孔形成用グリーンシート140が2枚、主面配置用グリーンシート155が1枚積層されてなる。
空洞層形成用グリーンシート130、連通孔形成用グリーンシート140及び主面配置用グリーンシート155において空洞形成用材料120が充填された位置が厚さ方向に繋がるように積層される。
焼成によりセラミック材料が焼結してセラミック層11及びセラミック層12が形成される。そして、空洞形成用材料は焼失して空洞層32及び連通孔31からなる空洞30が形成され、空洞30は多層セラミック基板2の主面2aにまで到達する。
多層セラミック基板2の主面2aにおいて、ビア導体45の表面はランド41となり、ビア導体45の内壁は空洞30の内壁ともなる。
このような製造方法であっても、本発明の多層セラミック基板を製造することができる。
1a、1b、2a、2b、3a、3b 多層セラミック基板の主面
10、11、12 セラミック層
20 導体パターン
21 信号ライン
22 グランド
23 導体パターン(ビア)
30、30a、30b 空洞
31 連通孔
32 空洞層
40、40a、40b、40c、40d、41 ランド
45 ビア導体
50 封止部材
60 電子部品
80 樹脂モールド
100 セラミックグリーンシート
110 空洞形成用の孔
115 面方向に広がる孔
120 空洞形成用材料
125 空洞形成用シート
130、135 空洞層形成用グリーンシート
140 連通孔形成用グリーンシート
150、155 主面配置用グリーンシート
200、205 積層体
200a 積層体の主面
Claims (15)
- セラミック層及び導体パターンを有し、その内部に空洞が設けられた多層セラミック基板であって、
前記空洞が前記多層セラミック基板の主面にまで到達して開口部を形成しており、
前記開口部が前記多層セラミック基板の主面において封止部材により覆われていることを特徴とする多層セラミック基板。 - 前記開口部の周囲にはランドが設けられており、前記ランド上に封止部材としての半田が設けられている請求項1に記載の多層セラミック基板。
- 前記ランドが前記開口部の全周囲に設けられている請求項2に記載の多層セラミック基板。
- 前記ランドが前記多層セラミック基板の主面を構成するセラミック層内に設けられたビア導体の表面であり、前記半田が前記ビア導体の内壁にも存在する請求項2又は3に記載の多層セラミック基板。
- 前記ランドの外径が、前記開口部の外径よりも50μm以上大きい請求項2〜4のいずれかに記載の多層セラミック基板。
- 前記空洞が、多層セラミック基板内において多層セラミック基板の主面に平行な方向に広がる空洞層と、前記空洞層から多層セラミック基板の主面に到達する方向に伸びる連通孔を備える請求項1〜5のいずれかに記載の多層セラミック基板。
- 前記空洞が、対向する複数の導体パターンの間に位置している請求項1〜6のいずれかに記載の多層セラミック基板。
- 前記開口部の外径が20μm以上、200μm以下である請求項1〜7のいずれかに記載の多層セラミック基板。
- 前記空洞が到達している前記多層セラミック基板の主面が樹脂モールドで覆われている請求項1〜8のいずれかに記載の多層セラミック基板。
- 未焼結のセラミック材料を含むセラミックグリーンシートに空洞形成用の孔を空ける工程と、
前記孔に空洞形成用材料を充填する工程と、
前記セラミックグリーンシートに導体パターンを設ける工程と、
前記空洞形成用材料が厚さ方向に繋がって積層体の主面に前記空洞形成用材料が到達するように前記セラミックグリーンシートを積層して積層体を得る積層工程と、
前記積層体を焼成して未焼結のセラミック材料を焼結させるとともに、前記空洞形成用材料を焼失させて多層セラミック基板の主面にまで到達する空洞を設ける焼成工程と、
前記空洞が前記多層セラミック基板の主面にまで到達した開口部を封止部材により覆う封止工程と、を行うことを特徴とする多層セラミック基板の製造方法。 - 前記セラミックグリーンシートに導体パターンを設ける工程において、積層体の主面に配置するためのセラミックグリーンシートには、前記空洞形成用材料を充填した部位の周囲にランドを設け、
前記封止工程において、前記封止部材としての半田を前記ランド上に設けることにより空洞を封止部材により覆う請求項10に記載の多層セラミック基板の製造方法。 - セラミックグリーンシートに空洞形成用の孔を空ける工程において、積層体の主面に配置するためのセラミックグリーンシートには、多層セラミック基板において設ける予定の空洞の径よりも大きな径の孔を空け、
さらに、前記大きな径の孔にビア導体を充填し、孔に充填したビア導体の中心部に、さらに多層セラミック基板において設ける予定の空洞の径の孔を空け、その孔に空洞形成用材料を充填し、
焼成工程後に、前記大きな径の孔に充填されたビア導体の表面が、多層セラミック基板の主面を構成するセラミック層内に設けられたランドとなり、前記ビア導体に囲まれた空洞が設けられるようにして、
前記封止工程において、前記封止部材としての半田を前記ランド上に設けることにより空洞を封止部材により覆う請求項10に記載の多層セラミック基板の製造方法。 - セラミックグリーンシートに空洞形成用の孔を空ける工程において、1枚のセラミックグリーンシートに、孔同士が一部重なるように、中心位置を少しずつ動かしながら連続的に孔を空け、空いた孔に空洞形成用材料を充填し、
前記焼成工程において、前記空洞形成用材料を焼失させることで、多層セラミック基板内において多層セラミック基板の主面に平行な方向に広がる空洞層を設ける請求項10〜12のいずれかに記載の多層セラミック基板の製造方法。 - セラミックグリーンシートに空洞形成用の孔を空ける工程において、1枚のセラミックグリーンシートに面方向に広がる孔を設け、面方向に広がる孔に空洞形成用シートを配置し、
前記焼成工程において、前記空洞形成用シートを焼失させることで、多層セラミック基板内において多層セラミック基板の主面に平行な方向に広がる空洞層を設ける請求項10〜12のいずれかに記載の多層セラミック基板の製造方法。 - 前記空洞が到達している前記多層セラミック基板の主面を樹脂モールドで覆う工程をさらに行う請求項10〜14のいずれかに記載の多層セラミック基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037636 | 2018-03-02 | ||
JP2018037636 | 2018-03-02 | ||
PCT/JP2019/007099 WO2019167894A1 (ja) | 2018-03-02 | 2019-02-25 | 多層セラミック基板及び多層セラミック基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019167894A1 true JPWO2019167894A1 (ja) | 2020-12-10 |
JP7282073B2 JP7282073B2 (ja) | 2023-05-26 |
Family
ID=67805778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020503496A Active JP7282073B2 (ja) | 2018-03-02 | 2019-02-25 | 多層セラミック基板及び多層セラミック基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11140778B2 (ja) |
JP (1) | JP7282073B2 (ja) |
CN (1) | CN111742622B (ja) |
WO (1) | WO2019167894A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112867243A (zh) | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786867A (ja) * | 1993-09-13 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
JP2000106515A (ja) * | 1998-09-28 | 2000-04-11 | Kyocera Corp | 圧電振動子用容器ならびに圧電振動子およびその製造方法 |
JP2011182210A (ja) * | 2010-03-02 | 2011-09-15 | Seiko Epson Corp | 電子装置 |
WO2016117203A1 (ja) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3838204A (en) * | 1966-03-30 | 1974-09-24 | Ibm | Multilayer circuits |
JPH0653652A (ja) | 1991-03-14 | 1994-02-25 | Nec Corp | 多層セラミック配線基板とその製造方法 |
KR0171921B1 (ko) * | 1993-09-13 | 1999-03-30 | 모리시타 요이찌 | 전자부품과 그 제조방법 |
JP3890710B2 (ja) | 1997-11-17 | 2007-03-07 | ソニー株式会社 | 多層配線基板およびその製造方法 |
US6300244B1 (en) * | 1998-05-25 | 2001-10-09 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
US6242075B1 (en) * | 1998-11-20 | 2001-06-05 | Hewlett-Packard Company | Planar multilayer ceramic structures with near surface channels |
JP2003168763A (ja) | 2001-11-30 | 2003-06-13 | Kyocera Corp | 複合電子部品 |
JP2006093439A (ja) * | 2004-09-24 | 2006-04-06 | Denso Corp | 多層基板及びその製造方法 |
US7578058B2 (en) * | 2005-04-19 | 2009-08-25 | Tdk Corporation | Production method of a multilayer ceramic substrate |
JP2007059862A (ja) * | 2005-07-26 | 2007-03-08 | Tdk Corp | 多層セラミック基板及びその製造方法 |
US7757196B2 (en) * | 2007-04-04 | 2010-07-13 | Cisco Technology, Inc. | Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards |
JP2009182924A (ja) * | 2008-02-01 | 2009-08-13 | Epson Toyocom Corp | 圧電デバイス及び圧電デバイスの製造方法 |
JP2011139024A (ja) * | 2009-12-04 | 2011-07-14 | Seiko Epson Corp | パッケージ、および、それを用いた振動デバイス |
JP5848110B2 (ja) * | 2011-02-15 | 2016-01-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
CN103840790A (zh) * | 2012-11-26 | 2014-06-04 | 苏州工业园区阳晨封装技术有限公司 | 冷压焊陶瓷封装外壳及使用该外壳的晶体振荡器 |
JP6085038B2 (ja) * | 2013-11-25 | 2017-02-22 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
JP2015103745A (ja) | 2013-11-27 | 2015-06-04 | 京セラ株式会社 | 配線基板 |
EP3018092A1 (en) * | 2014-11-10 | 2016-05-11 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | MEMS package |
KR20160066311A (ko) * | 2014-12-02 | 2016-06-10 | 삼성전기주식회사 | 반도체 패키지 및 반도체 패키지의 제조방법 |
JP6801705B2 (ja) * | 2016-03-11 | 2020-12-16 | 株式会社村田製作所 | 複合基板及び複合基板の製造方法 |
US10292279B2 (en) * | 2016-04-27 | 2019-05-14 | Multek Technologies Limited | Disconnect cavity by plating resist process and structure |
CN105806519B (zh) * | 2016-04-29 | 2019-03-15 | 中国农业大学 | 一种基于低温共烧陶瓷的压力传感器及制造方法 |
-
2019
- 2019-02-25 JP JP2020503496A patent/JP7282073B2/ja active Active
- 2019-02-25 WO PCT/JP2019/007099 patent/WO2019167894A1/ja active Application Filing
- 2019-02-25 CN CN201980014181.4A patent/CN111742622B/zh active Active
-
2020
- 2020-08-28 US US17/005,419 patent/US11140778B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786867A (ja) * | 1993-09-13 | 1995-03-31 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
JP2000106515A (ja) * | 1998-09-28 | 2000-04-11 | Kyocera Corp | 圧電振動子用容器ならびに圧電振動子およびその製造方法 |
JP2011182210A (ja) * | 2010-03-02 | 2011-09-15 | Seiko Epson Corp | 電子装置 |
WO2016117203A1 (ja) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2019167894A1 (ja) | 2019-09-06 |
US11140778B2 (en) | 2021-10-05 |
JP7282073B2 (ja) | 2023-05-26 |
CN111742622B (zh) | 2023-09-29 |
US20200396834A1 (en) | 2020-12-17 |
CN111742622A (zh) | 2020-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3547327B2 (ja) | セラミック多層基板の製造方法 | |
JP2002141248A (ja) | セラミック電子部品およびその製造方法 | |
JP7282073B2 (ja) | 多層セラミック基板及び多層セラミック基板の製造方法 | |
JP2010073711A (ja) | セラミック部品の製造方法 | |
JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
JP2006196857A (ja) | ケース付き複合回路基板及びその製造方法 | |
WO2018030192A1 (ja) | セラミック電子部品 | |
US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
JP4888564B2 (ja) | キャビティ付きセラミック多層基板の製造方法 | |
JP2000332378A (ja) | 配線基板の製造方法 | |
JP2006173389A (ja) | 表面実装部品を搭載した回路基板の製造方法 | |
JP4038613B2 (ja) | 多層セラミック基板の製造方法 | |
JP7135753B2 (ja) | セラミック多層基板及びセラミック多層基板の製造方法 | |
JP4228701B2 (ja) | 多層セラミック基板の製造方法 | |
JP2010073712A (ja) | セラミック部品の製造方法 | |
JPH0256998A (ja) | セラミック多層回路基板の製造方法 | |
JP2017175095A (ja) | 積層回路基板 | |
JPS6316644A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
KR100348470B1 (ko) | 저온동시소성세라믹인쇄회로기판제조방법 | |
JP2009147115A (ja) | モジュール基板 | |
JP2001326465A (ja) | 積層型セラミック電子部品の製造方法 | |
JP2002289746A (ja) | 多数個取り電子部品搭載用基板および電子装置 | |
JPH03112606A (ja) | セラミック多層配線基板の製造方法 | |
JPH02146791A (ja) | 混成集積回路用多層配線回路を有するハーメチックパッケージ構造体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220404 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220404 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220411 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220412 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20220610 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20220614 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20221206 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20230117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230224 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230328 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7282073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |