JP3890710B2 - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP3890710B2 JP3890710B2 JP31514697A JP31514697A JP3890710B2 JP 3890710 B2 JP3890710 B2 JP 3890710B2 JP 31514697 A JP31514697 A JP 31514697A JP 31514697 A JP31514697 A JP 31514697A JP 3890710 B2 JP3890710 B2 JP 3890710B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- dielectric substrate
- cavity
- via hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子部品や半導体素子が実装される多層配線基板とその製造方法に関し、特に基板内部の寄生容量が少なく高周波信号の取扱いに適する多層配線基板と、その簡便な製造方法に関する。
【０００２】
【従来の技術】
近年、セルラー電話、パーソナルコンピュータ、ＩＳＤＮ（総合デジタル通信網）等の機器や設備を利用したネットワーク技術の進展により、様々な電子機器へ高周波通信回路ブロックや高速シリアル・インターフェースが搭載されるようになっている。これらの高速・高周波ブロックを電子機器へ搭載するには、ブロック全体をコンパクトにまとめることはもちろんのこと、その内部構成部品の実装方法についても動作高速化やノイズ低減のための配慮が必要である。上述のような要請に応える方法として、機能内蔵型の多層配線基板を用いる方法が提案されている。機能内蔵型とは、コイル、キャパシタ、抵抗といった従来はチップ状の外付け部品として供給されていた機能素子が、薄膜型の素子として多層配線基板の内部に作り込まれていることを指す。
【０００３】
図２４に、機能内蔵型の多層配線基板の一構成例を示す。この多層配線基板は、６層のセラミック基板１０１を積層することにより、電源信号レイヤＶcc、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。すなわち下層側から順に、１層目のセラミック基板１０１の裏面には電源線１０２がパターニングされ、１層目と２層目の間には第２グランド線１０３が介在され、２層目と３層目の間には高周波伝送線路１０４、３層目と４層目の間には第１グランド線１０５、４層目と５層目の間にはスパイラル状の薄膜コイル１０６と薄膜抵抗１０７とキャパシタ１１１、５層目と６層目の間には内部配線１１２、６層目の表面には半導体素子等のパッケージＰを実装するための電極パッド１１４が形成されている。レイヤ間は、セラミック基板１０１を貫通するビアホール１１３により、電気的に接続されている。
【０００４】
かかる機能内蔵基板は一般に、焼成前の柔らかいセラミック基板であるセラミックグリーンシート上における導電膜のパターニングと、所定のビアホール開口パターンを有するセラミックグリーンシートの圧接による積層とを繰り返し、最後にこの積層体を焼成して硬化させる手順で製造される。導電膜のパターニングは、典型的には銅を含む導電性インキを用いたスクリーン印刷法により、またセラミックグリーンシートの所定のビアホール開口パターンの形成は、金型を用いた打抜き加工により行われる。この製造プロセスの一例を、図２５ないし図２８に示す。
【０００５】
図２５は、第１グランド信号レイヤＧＮＤ１の形成までが終了した状態を示している。この状態を得るには、裏面側に電源線１０２を形成した１層目のセラミックグリーンシート１０１１の表面側上で第２グランド線１０３をパターニングし、この上に２層目のセラミックグリーンシート１０１２を積層し、この上で高周波伝送線路１０４をパターニングし、この上に３層目のセラミックグリーンシート１０１３を積層し、さらにこの上で第１グランド線１０５をパターニングする。次に、図２６に示されるように、予めビアホール１１３の開口された４層目のセラミックグリーンシート１０１４を積層する。
【０００６】
次に、図２７に示されるように、たとえばＲｕＯ２膜からなる薄膜抵抗１０７をパターニングし、続いて銅膜からなる薄膜コイル１０６、キャパシタ１１１の底部電極１０８、その他の内部配線をパターニングする。上記ビアホール１１３は、この銅膜により埋め込まれる。さらに、上記底部電極１０８の上ではたとえばＴａ２Ｏ５膜からなるキャパシタ誘電体膜１０９をパターニングする。次に、図２８に示されるように、予めビアホール１１３とキャパシタの上部電極の形成部位に開口を有する５層目のセラミックグリーンシート１０１５を積層し、キャパシタ１１１の上部電極１１０、および内部配線１１２をパターニングする。
【０００７】
この上に、６層目のセラミックグリーンシートを積層してその表面で電極パッド１１４をパターニングすれば、前掲の図２４に示したような機能内蔵型の多層配線基板が完成される。このようにして製造される機能内蔵型の多層配線基板は、理想的に設計されれば従来のようなチップ状の機能素子の表面実装をすべて省略することが可能であり、実装基板の面積の縮小を通じた電子機器の小型化に大いに貢献する。また、実装基板の小型化で機能素子間の配線長が短縮されるために、信号伝送の高速化が図れる他、特に高周波信号の減衰を防ぐ上でも有利である。
【０００８】
【発明が解決しようとする課題】
ところで、機能内蔵型の下層配線基板の本体を構成する誘電体材料としては、上述の例にも示したように、アルミナやムライト等のセラミックが一般に用いられている。これは、セラミックを用いた場合、印刷法により微細な回路パターンを形成することができ高密度化に適すること、多層化が容易であること、耐熱性が高く半導体チップを直接実装可能であること、といったメリットが得られるからである。しかし、セラミック以前の代表的な多層配線基板の構成材料であり、比誘電率εが約４と低いガラス繊維強化エポキシ基板に比べ、セラミックの比誘電率εは９〜１０と高い。近年の電子機器には動作の高速化に伴い１００〜３００ＭＨｚもの高いクロック周波数が採用されているため、基板材料の比誘電率εが上記のごとく高いと、寄生容量の増加が動作上無視できないレベルに達してくる。
【０００９】
図２９に、寄生容量ＰＣの発生を模式的に示す。寄生容量ＰＣは、基板の内部で導電膜が接近するあらゆる場所で発生し、信号の減衰とインピーダンスの低下をもたらす。これにより、回路定数に様々な変化が生じ、機能素子の本来の特性と実際の特性との間にズレが生じる等、高周波特性が劣化する問題が顕著となっている。そこで本発明は、比誘電率εの高い基板材料を使用した場合にも、高周波特性の劣化を防止し、高速動作に適する機能内蔵型の多層配線基板と、その簡便な製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の多層配線基板は、複数の誘電体基板が積層されてなる積層体の内部に内蔵された機能素子の上面にビアホール形成用の開口を形成した空洞を設け、機能素子の表面の多くの部分を比誘電率εの低い空気と接触させる構造とすることで、上述の目的を達成しようとするものである。上記ビアホール形成用の開口を形成した空洞は、積層される個々の誘電体基板の厚み全体を利用したものであっても、あるいは厚みの一部を利用したものであってもよく、そのいずれかによって製造方法は若干異なるが、機能素子の形成部位に対応する部分の誘電体基板の一部を除去しておく点では共通している。
【００１１】
すなわち、上記空洞を誘電体基板の厚み全体を利用して形成する場合には、予め機能素子が形成されたｎ層目誘電体基板と、この機能素子の形成部位に対応して空洞形成用の開口が形成された（ｎ＋１）層目誘電体基板とを積層する方法をとる。一方、上記空洞を誘電体基板の厚みの一部を利用して形成する場合には、予め機能素子が形成されたｎ層目誘電体基板と、この機能素子の形成部位に対応して空洞形成用の凹部が形成された（ｎ＋１）層目誘電体基板とを積層する方法をとる。
【００１２】
【発明の実施の形態】
本発明の多層配線基板は、従来であれば機能素子を取り囲んでいた高誘電率材料の一部を、ビアホール形成用の開口を設けた空洞に置き換えたところを最大の特色としている。ここで、本発明者らがシミュレーションにもとづいて高周波伝送線路の伝送特性（Ｓ２１）に及ぼす空洞の効果を検討した結果について、図２１ないし図２３を参照しながら説明する。図２１は、伝送特性のシミュレーションモデルを表す斜視図であり、（ａ）図は高周波伝送線路Ｔを空洞内に配置した場合、（ｂ）図は誘電体内に配置した場合をそれぞれ示す。両図において、面積、厚さ共に無限大のグランド面Ｇ１とその上に積層された厚さｄ２の誘電体膜Ｄ１の上に、幅ｗ１、長さＬ１、厚さｄ１を有する高周波伝送線路Ｔが形成されている。高周波伝送線路Ｔに対向されるグランド面Ｇ２は、面積、厚さ共に無限大である。（ａ）図では、高周波伝送線路Ｔとグランド面Ｇ２との間が厚さｄ３の空洞、（ｂ）図では厚さｄ３の誘電体膜とされている。
【００１３】
ここで、次のような条件を設定する。
ｄ１＝４μｍ
ｄ２＝１００μｍ
ｄ３＝５０μｍまたは１００μｍ
ｗ１＝１５０μｍ
Ｌ１＝３００μｍまたは３０００μｍ
グランド面Ｇ１，Ｇ２の導電率＝∞
高周波伝送線路Ｔの導電率＝４．１×１０６Ｓ／ｍ
誘電体膜Ｄ１，Ｄ２の比誘電率ε＝９．６
【００１４】
以上の条件設定にもとづく電力透過特性（Ｓ２１）のシミュレーション結果を、図２２および図２３に示す。図２２はＬ１＝３００μｍの場合の０〜１００ＧＨｚにおける特性、図２３はＬ１＝３０００μｍの場合の０〜１０ＧＨｚにおける特性にそれぞれ対応する。また、両図共、横軸は周波数（ＧＨｚ）、縦軸は電力減衰率（ｄＢ）、実線のグラフは高周波伝送線路Ｔがｄ３＝１００μｍの空洞内にある場合、一点鎖線のグラフは高周波伝送線路Ｔが誘電体内にある場合を表す。これらの結果より、空洞内に高周波伝送線路Ｔを配置した場合の方が電力の減衰が少なく、高周波特性に優れていることが明らかである。たとえば図２２では周波数５０ＧＨｚにおいて、また図２３では周波数５ＧＨｚにおいて、いずれも空洞内に置かれた高周波伝送線路の方が誘電体内のものに比べて１ｄＢ以上高いゲインを示している。また、同じ空洞内でも、空洞の厚さｄ３の大きい方が減衰が少ない。これは、グランド面Ｇ２とのカップリングの影響が少なくなるからである。
【００１５】
ところで、本発明の誘電体基板の厚みの全体を利用して閉鎖された空洞を作る場合には、予め機能素子が形成されたｎ層目誘電体基板と、この機能素子の形成部位に対応して空洞形成用の開口が形成された（ｎ＋１）層目誘電体基板と、この開口を全面的に塞ぐような（ｎ＋２）層目誘電体基板を積層する。なお、閉鎖された空洞は空気で満たされていても、あるいは所定の真空度を有する空間であってもよい。真空を実現するには、この空洞を取り囲む誘電体基板材料に残留空気を吸収する性質を有するものを用いることが考えられる。
【００１６】
ここで、本発明において上面に空洞が設けられると有効な機能素子とは、高周波伝送線路、薄膜コイル、薄膜抵抗、キャパシタの少なくともいずれかである。電源線や低周波信号を伝送する信号線等のように伝送損失がそれほど問題とならない配線については、特に上面を空洞化する必要はない。また空洞は、構造上可能であれば、上記機能素子の上面のみならず、側面も露出させるようなものであることが一層好適である。
【００１７】
本発明の多層配線基板に多数の機能素子が内蔵される場合には、空洞も当然、多数形成されることになるが、これらの空洞のうちの少なくとも一部は吹抜け構造を持ち、その中に収容される前記機能素子を大気開放させるようにしてもよい。このことにより、多層配線基板の放熱効果が向上する。
【００１８】
吹抜け構造を形成する際には、誘電体基板の厚みの全体を利用して空洞を形成することが前提となる。機能素子が形成されたｎ層目誘電体基板の上に、この機能素子の形成部位に対応する開口を有する（ｎ＋１）層目誘電体基板を積層する場合、この（ｎ＋１）層目誘電体基板が多層配線基板の最上層であれば、この段階で上記機能素子は吹抜け構造部の中に大気開放された状態となる。また、（ｎ＋１）層目誘電体基板の上にさらに別の誘電体基板が積層される場合には、（ｎ＋２）層目以降の誘電体基板のすべてに、上記開口と略等しい開口を設ける必要がある。
【００１９】
あるいは、空洞の少なくとも一部に大気と連通する通気孔を設けることも有効である。かかる通気孔を設けておけば、吹抜け構造ほどの放熱効果は望めないものの、閉鎖された空洞とは異なり、多層配線基板の製造工程で加熱が行われても空洞内の空気が膨張して基板にクラックを発生させる等の不都合を回避することができる。また、吹抜け構造とは異なり、機能素子の上面の一部も他の機能素子の形成領域として利用可能なので、機能素子の高密度化や多層配線基板の小型化を妨げるおそれも少ない。
【００２０】
上記の通気孔は、空洞を誘電体基板の厚み方向の全体、一部のいずれを利用して形成する場合にも設けることができ、また空洞の上方、下方のいずれにも設けることができる。厚み方向の全体を利用して形成される空洞の上方に通気孔を設ける場合には、（ｎ＋１）層目誘電体基板の空洞形成用の開口の形成部位に対応して、通気孔形成用の開口を備える（ｎ＋２）層目誘電体基板を積層すればよい。この上にさらに別の誘電体基板を積層する場合には、（ｎ＋３）層目以降のすべての誘電体基板に、同様の通気孔形成用の開口を形成する。一方、誘電体基板の厚み方向の一部を利用して形成される空洞の上方に通気孔を設ける場合には、（ｎ＋１）層目誘電体基板の空洞形成用の凹部の一部に通気孔形成用の開口を設ければよい。この上にさらに別の誘電体基板を積層する場合には、（ｎ＋２）層目以降のすべての誘電体基板に同様の通気孔形成用の開口を形成する。
【００２１】
空洞の下方に通気孔を設ける場合には、機能素子が形成されているｎ層目誘電体基板に通気孔形成用の開口が備えられ、この開口が大気と連通されていればよい。もちろん、ｎ層目誘電体基板の下にさらに別の誘電体基板が積層されている場合には、（ｎ−１）層目以前のすべての誘電体基板に、同様の通気孔形成用の開口が形成されている必要がある。この考え方は、空洞が誘電体基板の厚みの全体、一部のいずれを利用して形成されているかに係わらず、共通である。
【００２２】
ところで、一般に多層配線基板においては、上下レイヤ間における機能素子同士、もしくは機能素子と内部配線とを接続するために誘電体基板を貫通するビアホールが不可欠であるが、このビアホールは本発明の場合、空洞内に形成する。
【００２３】
一方、機能素子がその電極部も含めて空洞内に配されており、該空洞内にビアホールを形成する場合には、空洞内における導電膜の露出面積が大きいと構造上、信頼性上の問題が大きくなるため、導電膜の通路を誘電体膜を用いて別個に作成することが有効である。このことは、特に誘電体基板の厚みの全体を利用して空洞が形成される場合には、該空洞内が真空でない限り、ほぼ不可欠と考えてよい。誘電体基板の厚みの全体を利用して空洞を形成する場合には、（ｎ＋１）層目誘電体基板に形成された空洞形成用の開口の内部において、この基板の一部をビアホール形成用の中空壁として残しておくとよい。この壁の中空部分に、上層側の導電膜が埋め込まれ、ビアホールとなる。上記中空壁は、上記空洞形成用の開口と構造上連続しているものであっても、あるいはこの開口から切り離された独立の部材であっても構わない。いずれにしても、（ｎ＋２）層目誘電体基板にはこの中空壁に位置合わせされる部位にビアホール形成用の開口を形成しておき、積層時にこの開口と中空壁の中空部とを連続させることにより、ビアホールが形成される。
【００２４】
誘電体基板の厚みの一部のみを利用して空洞を形成する場合には、（ｎ＋１）層目誘電体基板に形成される凹部の一部に、さらにビアホール形成用の開口を形成すればよい。このとき形成される空洞は、誘電体基板の厚みの全体を利用して形成される空洞よりも浅いため、このままでも精度の比較的高いビアホールを形成することはできるが、信頼性を考慮するならば、やはりビアホールの壁が存在する方がよい。このような壁を形成するには、空洞形成用の凹部のうち、ビアホール形成用の開口の周辺部のみを予め肉厚に形成しておけばよい。
【００２５】
本発明の多層配線基板を構成する個々の誘電体基板は、開口や凹部の加工が実用的な方法で可能であり、内蔵される機能素子や表面に実装されるパッケージに悪影響を与えないものである限り、その構成材料が特に限定されるものではない。しかし、寄生容量に起因する伝送損失の軽減という本発明の趣旨に照らすと、比誘電率εが高い基板材料を用いた場合のメリットが大きい。かかる基板材料として典型的なものは、アルミナやムライト等のセラミックである。セラミック基板は一般に未焼成のグリーンシートの状態で加工、積層が行われるが、本発明でもこのグリーンシートの状態で開口や凹部を形成する。グリーンシートは柔らかいので、導電膜のパターンが形成されたグリーンシート上にも圧接すれば、自身が変形して該パターンによる段差を吸収することができる。すべての加工と積層が終了した後にグリーンシートの焼成を行えば、硬化させた多層配線基板を容易に得ることができる。
【００２６】
【実施例】
以下、本発明の具体的な実施例と参考例を合わせて説明する。
【００２７】
参考例１
本例では、機能素子の上面に、セラミック基板の厚みの全体を利用した閉鎖型の空洞が配された多層配線基板について、図１を参照しながら説明する。この多層配線基板は、９層のアルミナ系のセラミック基板１からなる積層体を用いて、電源信号レイヤＶｃｃ、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。図中、最下層のセラミック基板１の裏面には電源線２がパターニングされ、１層目と２層目の間には第２グランド線３が介在されている。また、４層目と５層目のセラミック基板１の間には第１グランド線５が、さらに７層目と８層目のセラミック基板１の間には内部配線１４が形成されている。これら電源線２、第２グランド線３、第１グランド線５、および内部配線１４はいずれもスクリーン印刷法により形成された銅パターンからなるものであるが、伝送損失が特に問題となる配線ではないので、上面に空洞は設けられていない。
【００２８】
これに対し、２層目のセラミック基板１の上の高周波伝送線路４、５層目のセラミック基板１の上のスパイラル状の薄膜コイル６と薄膜抵抗７、および７層目のセラミック基板１に埋め込まれた形のキャパシタ１１の上部電極１０の上部には、それぞれ空洞１２が形成されている。ここで、上記高周波伝送線路４は、それ自体がパターン設計によりフィルタ等の機能を持ち得るため、機能素子に含めている。９層目のセラミック基板１の表面には、半導体素子等のパッケージＰを実装するための電極パッド１５が形成されている。レイヤ間は、セラミック基板１を貫通するビアホール１３により、電気的に接続されている。上記薄膜抵抗７はたとえば厚さ約１０μｍのＲｕＯ２膜からなり、キャパシタ誘電体膜９はたとえば厚さ約１０μｍのＴａ２Ｏ５膜よりなる。その他の導電膜は、すべて銅パターンからなる。
【００２９】
かかる構成において、底部電極８とキャパシタ誘電体膜９と上部電極１０とが積層された厚みの大きいキャパシタ１１を除き、各機能素子の厚さを約１０μｍ、各セラミック基板１の厚さを約１００μｍとすると、機能素子上における各空洞１２の高さは９０μｍ前後である。この空洞１２の内部は、グリーンシートの焼成時における基板材料からの脱ガス成分を若干含有する空気で満たされている。本例では、多層配線基板に内蔵される機能素子の上に上記のような空洞１２が設けられることで該機能素子の周囲の比誘電率εが低下するため、寄生容量の影響を排し、高周波特性を向上させることができる。
【００３０】
参考例２
本例では、一部の機能素子の上面が吹抜け部とされた多層配線基板について、図２を参照しながら説明する。この多層配線基板は、前掲の図１に示したものと同様、９層のセラミック基板１の積層体を用いて７つの信号レイヤを形成したものであるが、薄膜コイル６とキャパシタ１１の上方は吹抜け部１６とされ、これらの機能素子が大気開放された状態となっている。これら吹抜け部１６は、機能素子よりも上層側に積層される複数のセラミック基板１のすべてに略等しい開口を設けることにより形成されるものである。上記吹抜け部１６は、多層配線基板の内部で発生する熱を放熱する上で役立っている。
【００３１】
参考例３
本例では、セラミック基板１の厚さの全体を利用して形成された空洞の各々から上方向または下方向に通気孔が設けられた多層配線基板について、図３を参照しながら説明する。この多層配線基板は、前掲の図１に示したものと同様、９層のセラミック基板１の積層体を用いて７つの信号レイヤを形成したものであるが、薄膜コイル６と薄膜抵抗７とキャパシタ１１の上方に設けられた空洞１２の天井部には、これより上層側のすべてのセラミック基板１を貫通する通気孔１７が開口されている。一方、高周波伝送線路４を取り囲む空洞１２からは、この機能素子自身が形成された２層目のセラミック基板を含め、これより下層側の基板のすべてを貫通する通気孔１７が開口されている。
【００３２】
したがって、本実施例の多層配線基板の空洞１２は、通気孔１７によって大気と連通されている。これら通気孔１７は、放熱の役割もある程度果たすが、最も大きなメリットは、グリーンシートの焼成時に空洞１２の内部の空気が膨張することによる内圧の増大を防止し、多層配線基板の変形やクラック発生等の不具合を回避できることである。
【００３３】
実施例１
本実施例では、参考例１ないし参考例３の多層配線基板の製造に共通に適用されるプロセスについて、図４ないし図９を参照しながら説明する。ただし、これらの図面は、前掲の図１ないし図３の一部を表したものではなく、より一般的な説明を行うための概念図である。またここでは、空洞の内部にビアホールを形成する場合についても説明する。図４は加工前の（ｎ＋１）層目グリーンシート２１を表す模式的断面図である。この（ｎ＋１）層目グリーンシート２１について、図５に示されるように、たとえば金型を用いた打抜き加工を途中まで行うことにより、深さ約１０μｍの第１凹部２１ａを形成した。この第１凹部２１ａの深さは、機能素子の厚みにほぼ対応しており、残部の約９０μｍが後工程で次工程で形成される中空壁の高さに対応することになる。つまり、この第１凹部２１ａはビアホール深さを規定するものである。
【００３４】
次に、図６に示されるように、第１凹部２１ａの内部において（ｎ＋１）層目グリーンシート２１の一部をさらに除去することにより、空洞形成用の開口２１ｂを形成した。このとき、一部の開口２１については、その内部にビアホール形成用の中空壁２１ｃを残した。なお、この中空壁２１ｃは、その周囲の数カ所において図示されない梁状部材によって上記開口２１の内壁と連結されている。上述のように加工された（ｎ＋１）層目グリーンシート２１を、その上下のグリーンシート、すなわちｎ層目グリーンシート２０と（ｎ＋２）層目グリーンシート２２と位置合わせした状態を図７に示す。ｎ層目グリーンシート２０の表面には、予めｎ層目導電膜２３からなるパターンにより機能素子が形成されている。上記（ｎ＋１）層目グリーンシート２１は、図６とは表裏が反転されており、開口２１ｂに上記の機能素子がちょうど収容されるように、ｎ層目グリーンシート２０と位置合わせされている。さらに、（ｎ＋２）層目グリーンシート２２には、ビアホール形成用の開口２２ｃが設けられている。この開口２２ｃは、（ｎ＋１）層目グリーンシート２１の中空壁２１ｃの中空部と位置合わせされている。
【００３５】
これら３層のグリーンシートを圧接して得られた積層体を、図８に示す。この積層体において、機能素子を構成するｎ層目導電膜２３は空洞２４中に収容された。また、（ｎ＋２）層目グリーンシート２２の開口２２ｃと（ｎ＋１）層目グリーンシート２１の中空壁２１ｃとが一体化して、ビアホール２５が形成された。図９には、上記の積層体の上で（ｎ＋１）層目導電膜２６をパターニングした状態を示す。この（ｎ＋１）層目導電膜２６の一部は、ビアホール２５を埋め込み、機能素子を構成するｎ層目導電膜２３に接続された。以後、同様の手順を繰り返して所望の数のレイヤを形成し、最後にグリーンシートを硬化させると、セラミック多層配線基板が完成される。
【００３６】
以上、閉鎖された空洞２４を形成する例について説明したが、同様の手順により吹抜け部や通気孔を形成することも可能である。すなわち、吹抜け部を形成する場合には、図７の（ｎ＋２）層目グリーンシート２２に、（ｎ＋１）層目グリーンシート２１の開口２１ｂと同様のパターンで開口を設けておく。さらに積層を繰り返す場合には、（ｎ＋２）層目以降のすべてのグリーンシートに同様の開口を設ければよい。なお、吹抜け部の内部に配される機能素子への電気的接続については、該機能素子から空洞２４の外部、すなわち誘電体基板中に電極部を引き出し、この電極部にビアホールをコンタクトさせることになる。
【００３７】
一方、通気孔を形成する場合には、図７の（ｎ＋２）層目グリーンシート２２に適当な大きさの開口を設けておく。この開口の位置は、（ｎ＋１）層目グリーンシート２１の開口２１ｂに対応する部位であればよい。したがって、吹抜け部を形成する場合とは異なり、同一の空洞２４にビアホールと通気孔の双方を形成することも可能である。さらに積層を繰り返す場合には、（ｎ＋２）層目以降のすべてのグリーンシートにも同様の開口を設ける。
【００３８】
実施例２
本実施例では、機能素子の上面に、セラミック基板の厚み方向の一部を利用した閉鎖型の空洞が配された多層配線基板について、図１を参照しながら説明する。この多層配線基板は、６層のアルミナ系のセラミック基板１からなる積層体を用いて、電源信号レイヤＶcc、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。配線や機能素子の種類と符号は、前掲の図１ないし図３と同じであるが、本実施例では空洞１８の高さをセラミック基板１の厚みの半分程度としているために空洞形成用の余分のセラミック基板１は不要である。すなわち、基板１の積層数に限ってみれば、前掲の図２４に示した従来の多層配線基板と同じとすることが可能である。
【００３９】
実施例３
本実施例では、実施例２で述べた多層配線基板の製造に適用されるプロセスについて、図１１ないし図１５を参照しながら説明する。ただし、これらの図面は、前掲の図１０の一部を表したものではなく、より一般的な説明を行うための概念図である。またここでは、空洞の内部にビアホールを形成する場合についても説明する。図１１は、（ｎ＋１）層目グリーンシート２１に空洞形成用の第２凹部２１ｄを形成した状態を表す模式的断面図である。第２凹部２１ｄの深さは約５０μｍであり、この深さがそのまま空洞１８の高さとなる。次に、図１２に示されるように、上記の（ｎ＋１）層目グリーンシート２１に対し、第２凹部２１ｄの内部でさらにビアホール２８の開口を行った。
【００４０】
上述のように加工された（ｎ＋１）層目グリーンシート２１を、その下層側のｎ層目グリーンシート２０と位置合わせした状態を図１３に示す。ｎ層目グリーンシート２０の表面には、予めｎ層目導電膜２３からなるパターンにより機能素子が形成されている。上記（ｎ＋１）層目グリーンシート２１は、図１１とは表裏が反転されており、第２凹部２１ｄに上記の機能素子がちょうど収容されるように、ｎ層目グリーンシート２０と位置合わせされている。
【００４１】
これら２層のグリーンシートを圧接して得られた積層体を、図１４に示す。この積層体において、機能素子を構成するｎ層目導電膜２３は空洞２７中に収容された。この後、上記の積層体の上で（ｎ＋１）層目導電膜２９をパターニングし、図１５に示されるような多層配線基板を得た。この（ｎ＋１）層目導電膜２９の一部は、ビアホール２８を埋め込み、機能素子を構成するｎ層目導電膜２３に接続されている。
【００４２】
実施例４
本実施例では、前掲の図１５に示したビアホール２８からさらに空洞２７内に延在される壁を設けるプロセス例について、図１６ないし図２０を参照しながら説明する。図１６は、（ｎ＋１）層目グリーンシート２１にビアホール深さを規定するための第１凹部２１ａを形成した状態を表す模式的断面図である。次に、図１７に示されるように、第１凹部２１ａの内部でビアホールの形成部位となる部分を残して（ｎ＋１）層目グリーンシート２１の一部をさらに除去し、より深い第２凹部２１ｄを形成した。次に、図１８に示されるように、（ｎ＋１）層目グリーンシート２１の厚く残された部分にビアホール３０を開口した。
【００４３】
上述のように加工された（ｎ＋１）層目グリーンシート２１の表裏を反転させて、その下層側のｎ層目グリーンシート２０と積層した状態を図１９に示す。さらに、上記（ｎ＋１）層目グリーンシート２１上で（ｎ＋１）層目導電膜２９をパターニングした状態を、図２０に示す。この（ｎ＋１）層目導電膜２９の一部は、ビアホール３０を埋め込み、機能素子を構成するｎ層目導電膜２３に接続された。本実施例では、ビアホール３０の壁が機能素子の直上まで延びているため、ビアホール３０の形成精度や信頼性を向上させることができた。
【００４４】
以上、本発明の具体的な実施例を４例挙げたが、本発明はこれらの実施例に何ら限定されるものではない。たとえば、多層配線基板に内蔵される機能素子の種類や組合せ、機能素子を構成する材料膜の種類や厚さ、誘電体基板の構成材料、誘電体基板の積層枚数、吹抜け部や通気孔やビアホールの形成部位等の細部については、適宜変更、選択、組合わせが可能である。
【００４５】
【発明の効果】
以上の説明からも明らかなように、本発明の多層配線基板は機能素子の上面に空洞が設けられることで寄生容量が低減されたものであり、これにより高周波信号の伝送損失が少なく、高速動作素子の実装に適した基板が提供される。上記空洞の最大高さは、多層配線基板を構成する個々の誘電体基板の厚みと等しくても、あるいは厚みの一部であってもよい。前者の空洞は、機能素子が形成された誘電体基板上に空洞形成用の開口を設けた誘電体基板を積層することにより、また後者の空洞は、機能素子が形成された誘電体基板上に空洞形成用の凹部を設けた誘電体基板を積層することにより、それぞれ容易に形成することができる。特に後者の場合には、空洞を持たない従来の多層配線基板と比べても、誘電体基板の積層数が増加することがない。
【００４６】
上記空洞の少なくとも一部を吹抜け構造とすると、その内部の機能素子が大気開放され、多層配線基板の放熱効率を高めることができる。このような多層配線基板は、空洞形成用の開口を設けた誘電体基板の上に、同様の開口を有する別の誘電体基板を必要な数だけさらに積層してゆくことで製造可能である。また、空洞の少なくとも一部に大気と連通する通気孔を設けることは、空洞内の空気の膨張による多層配線基板の信頼性の劣化を防ぐ上で有効である。このような多層配線基板は、空洞形成用の開口または凹部を設けた誘電体基板に通気孔形成用の開口を設け、同様の開口を有する別の誘電体基板を必要な数だけさらに積層することで形成可能である。
【００４７】
上記空洞は、高周波伝送線路、薄膜コイル、薄膜抵抗、キャパシタの少なくともいずれかの上面に形成された場合に、寄生容量の低減効果が顕著となる。また、誘電体基板としてセラミック基板を使用する場合には、回路パターンの微細化や基板の多層化に適するセラミック基板本来の長所を活かしながら、その比誘電率εの大きさに起因する寄生容量の像体効果を相殺し、高周波特性に優れた多層配線基板を提供することが可能となる。また、セラミック基板は、未焼成の柔らかいグリーンシートの状態で加工や積層が行われ、最後に焼成によって硬化されるため、製造プロセスは極めて簡便である。
【００４８】
機能素子へのコンタクトをとるためのビアホールは、空洞を形成する凹部にビアホール形成用の開口を形成するだけなので、容易に形成することができる。そして、空洞に中空壁を形成してビアホールを形成する場合はビアホールの形成精度や信頼性を向上させることができる。このように、本発明は高周波特性に優れ、高速動作素子の実装に適した多層配線基板を極めて容易な方法で提供できるものであり、産業上の価値の極めて高いものである。
【図面の簡単な説明】
【図１】 機能素子の上部に空洞が設けられた本発明の参考例となる多層配線基板の一構成例を示す模式的断面図である。
【図２】 薄膜コイルとキャパシタの上方に吹抜け部が設けられた本発明の参考例となる多層配線基板の他の構成例を示す模式的断面図である。
【図３】 図１の空洞と大気とを連通させる通気孔が設けられた本発明の参考例となる多層配線基板のさらに他の構成例を示す模式的断面図である。
【図４】 図１ないし図３の多層配線基板の製造に共通に適用されるプロセスにおいて、加工前の（ｎ＋１）層目グリーンシートを表す模式的断面図である。
【図５】 図４の（ｎ＋１）層目グリーンシートの表面にビアホール深さ規定用の第１凹部を形成した状態を示す模式的断面図である。
【図６】 図５の第１凹部の一部をさらに除去して空洞およびビアホール形成用の中空壁を形成した状態を示す模式的断面図である。さらに他の構成例を示す模式的断面図である。
【図７】 図６の（ｎ＋１）層目グリーンシートをｎ層目グリーンシートおよび（ｎ＋２）層目グリーンシートと位置合わせした状態を示す模式的断面図である。
【図８】 図７の３層のグリーンシートを積層した状態を示す模式的断面図である。
【図９】 図８の積層体の上で（ｎ＋１）層目導電膜をパターニングして、空洞内にビアホールを形成した本発明の多層配線基板の構成例を示す模式的断面図である。
【図１０】 セラミック基板の厚さ方向の一部を空洞とした本発明の参考例となる多層配線基板の一構成例を示す模式的断面図である。
【図１１】 図１０の多層配線基板の製造に適用されるプロセスにおいて、（ｎ＋１）層目グリーンシートに空洞形成用の第２凹部を形成した状態を示す模式的断面図である。
【図１２】 図１１の（ｎ＋１）層目グリーンシートにビアホールを形成した状態を示す模式的断面図である。
【図１３】 図１２の（ｎ＋１）層目グリーンシートをｎ層目グリーンシートと位置合わせした状態を示す模式的断面図である。
【図１４】 図１３の２層のグリーンシートを積層した状態を示す模式的断面図である。
【図１５】 図１４の積層体の上で（ｎ＋１）層目導電膜をパターニングして、空洞内にビアホールを形成した本発明の多層配線基板の構成例を示す模式的断面図である。
【図１６】 セラミック基板の厚さ方向の一部を空洞とする本発明の多層配線基板の他のプロセス例において、（ｎ＋１）層目グリーンシートにビアホール深さ規定用の第１凹部を形成した状態を示す模式的断面図である。
【図１７】 図１６の（ｎ＋１）層目グリーンシートに空洞形成用の第２凹部を形成した状態を示す模式的断面図である。
【図１８】 図１７の（ｎ＋１）層目グリーンシートにビアホールを形成した状態を示す模式的断面図である。
【図１９】 図１８の（ｎ＋１）層目グリーンシートをｎ層目グリーンシートと積層した状態を示す模式的断面図である。
【図２０】 図１９の積層体上で（ｎ＋１）層目導電膜をパターニングして、空洞内にビアホールを形成した本発明の多層配線基板の構成例を示す模式的断面図である。
【図２１】 多層配線基板の伝送特性のシミュレーションモデルを示す斜視図であり、（ａ）は伝送線路を空洞内に配置したモデル、（ｂ）は伝送線路を誘電体内に配置したモデルをそれぞれ表す。
【図２２】 長さＬ１＝３００μｍの伝送線路が空洞内と誘電体内に配置された場合の電力透過特性（Ｓ２１）のシミュレーション結果を比較したグラフである。
【図２３】 長さＬ１＝３０００μｍの伝送線路が空洞内と誘電体内に配置された場合の電力透過特性（Ｓ２１）のシミュレーション結果を比較したグラフである。
【図２４】 従来の多層配線基板の一構成例を示す模式的断面図である。
【図２５】 図２４の多層配線基板の製造プロセスにおいて、３層目グリーンシートの積層および第１グランド線のパターニングまでが終了した状態を示す模式的断面図である。
【図２６】 図２５の積層体上に４層目グリーンシートを積層した状態を示す模式的断面図である。
【図２７】 図２６の積層体上で薄膜コイル、薄膜抵抗、底部電極、キャパシタ誘電体膜をパターニングした状態を示す模式的断面図である。
【図２８】 図２７の積層体上で５層目グリーンシートの積層、および上部電極と内部配線のパターニングを行った状態を示す模式的断面図である。
【図２９】 従来の多層配線基板の内部に発生する寄生容量を説明するための模式的断面図である。
【符号の説明】
１．．．セラミック基板、２．．．電源線、３．．．第２グランド線、４．．．高周波伝送線路、５．．．第１グランド線、６．．．薄膜コイル、７．．．薄膜抵抗、８．．．底部電極、９．．．キャパシタ誘電体膜、１０．．．上部電極、１１．．．キャパシタ、１２，１８，２４，２７．．．空洞、１３，２５，２８，３０．．．ビアホール、１４．．．内部配線、１５．．．電極パッド、１６．．．吹抜け部、１７．．．通気孔、２０．．．ｎ層目グリーンシート、２１．．．（ｎ＋１）層目グリーンシート、２１ａ．．．第１凹部（ビアホール深さ規定用）、２１ｂ，２１ｄ．．．開口（空洞形成用）、２１ｃ．．．中空壁（ビアホール形成用）、２２．．．（ｎ＋２）層目グリーンシート、２２ｃ．．．開口（ビアホール形成用）、２３．．．ｎ層目導電膜、２６，２９．．．（ｎ＋１）層目導電膜、Ｐ．．．パッケージ
【発明の属する技術分野】
本発明は電子部品や半導体素子が実装される多層配線基板とその製造方法に関し、特に基板内部の寄生容量が少なく高周波信号の取扱いに適する多層配線基板と、その簡便な製造方法に関する。
【０００２】
【従来の技術】
近年、セルラー電話、パーソナルコンピュータ、ＩＳＤＮ（総合デジタル通信網）等の機器や設備を利用したネットワーク技術の進展により、様々な電子機器へ高周波通信回路ブロックや高速シリアル・インターフェースが搭載されるようになっている。これらの高速・高周波ブロックを電子機器へ搭載するには、ブロック全体をコンパクトにまとめることはもちろんのこと、その内部構成部品の実装方法についても動作高速化やノイズ低減のための配慮が必要である。上述のような要請に応える方法として、機能内蔵型の多層配線基板を用いる方法が提案されている。機能内蔵型とは、コイル、キャパシタ、抵抗といった従来はチップ状の外付け部品として供給されていた機能素子が、薄膜型の素子として多層配線基板の内部に作り込まれていることを指す。
【０００３】
図２４に、機能内蔵型の多層配線基板の一構成例を示す。この多層配線基板は、６層のセラミック基板１０１を積層することにより、電源信号レイヤＶcc、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。すなわち下層側から順に、１層目のセラミック基板１０１の裏面には電源線１０２がパターニングされ、１層目と２層目の間には第２グランド線１０３が介在され、２層目と３層目の間には高周波伝送線路１０４、３層目と４層目の間には第１グランド線１０５、４層目と５層目の間にはスパイラル状の薄膜コイル１０６と薄膜抵抗１０７とキャパシタ１１１、５層目と６層目の間には内部配線１１２、６層目の表面には半導体素子等のパッケージＰを実装するための電極パッド１１４が形成されている。レイヤ間は、セラミック基板１０１を貫通するビアホール１１３により、電気的に接続されている。
【０００４】
かかる機能内蔵基板は一般に、焼成前の柔らかいセラミック基板であるセラミックグリーンシート上における導電膜のパターニングと、所定のビアホール開口パターンを有するセラミックグリーンシートの圧接による積層とを繰り返し、最後にこの積層体を焼成して硬化させる手順で製造される。導電膜のパターニングは、典型的には銅を含む導電性インキを用いたスクリーン印刷法により、またセラミックグリーンシートの所定のビアホール開口パターンの形成は、金型を用いた打抜き加工により行われる。この製造プロセスの一例を、図２５ないし図２８に示す。
【０００５】
図２５は、第１グランド信号レイヤＧＮＤ１の形成までが終了した状態を示している。この状態を得るには、裏面側に電源線１０２を形成した１層目のセラミックグリーンシート１０１１の表面側上で第２グランド線１０３をパターニングし、この上に２層目のセラミックグリーンシート１０１２を積層し、この上で高周波伝送線路１０４をパターニングし、この上に３層目のセラミックグリーンシート１０１３を積層し、さらにこの上で第１グランド線１０５をパターニングする。次に、図２６に示されるように、予めビアホール１１３の開口された４層目のセラミックグリーンシート１０１４を積層する。
【０００６】
次に、図２７に示されるように、たとえばＲｕＯ２膜からなる薄膜抵抗１０７をパターニングし、続いて銅膜からなる薄膜コイル１０６、キャパシタ１１１の底部電極１０８、その他の内部配線をパターニングする。上記ビアホール１１３は、この銅膜により埋め込まれる。さらに、上記底部電極１０８の上ではたとえばＴａ２Ｏ５膜からなるキャパシタ誘電体膜１０９をパターニングする。次に、図２８に示されるように、予めビアホール１１３とキャパシタの上部電極の形成部位に開口を有する５層目のセラミックグリーンシート１０１５を積層し、キャパシタ１１１の上部電極１１０、および内部配線１１２をパターニングする。
【０００７】
この上に、６層目のセラミックグリーンシートを積層してその表面で電極パッド１１４をパターニングすれば、前掲の図２４に示したような機能内蔵型の多層配線基板が完成される。このようにして製造される機能内蔵型の多層配線基板は、理想的に設計されれば従来のようなチップ状の機能素子の表面実装をすべて省略することが可能であり、実装基板の面積の縮小を通じた電子機器の小型化に大いに貢献する。また、実装基板の小型化で機能素子間の配線長が短縮されるために、信号伝送の高速化が図れる他、特に高周波信号の減衰を防ぐ上でも有利である。
【０００８】
【発明が解決しようとする課題】
ところで、機能内蔵型の下層配線基板の本体を構成する誘電体材料としては、上述の例にも示したように、アルミナやムライト等のセラミックが一般に用いられている。これは、セラミックを用いた場合、印刷法により微細な回路パターンを形成することができ高密度化に適すること、多層化が容易であること、耐熱性が高く半導体チップを直接実装可能であること、といったメリットが得られるからである。しかし、セラミック以前の代表的な多層配線基板の構成材料であり、比誘電率εが約４と低いガラス繊維強化エポキシ基板に比べ、セラミックの比誘電率εは９〜１０と高い。近年の電子機器には動作の高速化に伴い１００〜３００ＭＨｚもの高いクロック周波数が採用されているため、基板材料の比誘電率εが上記のごとく高いと、寄生容量の増加が動作上無視できないレベルに達してくる。
【０００９】
図２９に、寄生容量ＰＣの発生を模式的に示す。寄生容量ＰＣは、基板の内部で導電膜が接近するあらゆる場所で発生し、信号の減衰とインピーダンスの低下をもたらす。これにより、回路定数に様々な変化が生じ、機能素子の本来の特性と実際の特性との間にズレが生じる等、高周波特性が劣化する問題が顕著となっている。そこで本発明は、比誘電率εの高い基板材料を使用した場合にも、高周波特性の劣化を防止し、高速動作に適する機能内蔵型の多層配線基板と、その簡便な製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の多層配線基板は、複数の誘電体基板が積層されてなる積層体の内部に内蔵された機能素子の上面にビアホール形成用の開口を形成した空洞を設け、機能素子の表面の多くの部分を比誘電率εの低い空気と接触させる構造とすることで、上述の目的を達成しようとするものである。上記ビアホール形成用の開口を形成した空洞は、積層される個々の誘電体基板の厚み全体を利用したものであっても、あるいは厚みの一部を利用したものであってもよく、そのいずれかによって製造方法は若干異なるが、機能素子の形成部位に対応する部分の誘電体基板の一部を除去しておく点では共通している。
【００１１】
すなわち、上記空洞を誘電体基板の厚み全体を利用して形成する場合には、予め機能素子が形成されたｎ層目誘電体基板と、この機能素子の形成部位に対応して空洞形成用の開口が形成された（ｎ＋１）層目誘電体基板とを積層する方法をとる。一方、上記空洞を誘電体基板の厚みの一部を利用して形成する場合には、予め機能素子が形成されたｎ層目誘電体基板と、この機能素子の形成部位に対応して空洞形成用の凹部が形成された（ｎ＋１）層目誘電体基板とを積層する方法をとる。
【００１２】
【発明の実施の形態】
本発明の多層配線基板は、従来であれば機能素子を取り囲んでいた高誘電率材料の一部を、ビアホール形成用の開口を設けた空洞に置き換えたところを最大の特色としている。ここで、本発明者らがシミュレーションにもとづいて高周波伝送線路の伝送特性（Ｓ２１）に及ぼす空洞の効果を検討した結果について、図２１ないし図２３を参照しながら説明する。図２１は、伝送特性のシミュレーションモデルを表す斜視図であり、（ａ）図は高周波伝送線路Ｔを空洞内に配置した場合、（ｂ）図は誘電体内に配置した場合をそれぞれ示す。両図において、面積、厚さ共に無限大のグランド面Ｇ１とその上に積層された厚さｄ２の誘電体膜Ｄ１の上に、幅ｗ１、長さＬ１、厚さｄ１を有する高周波伝送線路Ｔが形成されている。高周波伝送線路Ｔに対向されるグランド面Ｇ２は、面積、厚さ共に無限大である。（ａ）図では、高周波伝送線路Ｔとグランド面Ｇ２との間が厚さｄ３の空洞、（ｂ）図では厚さｄ３の誘電体膜とされている。
【００１３】
ここで、次のような条件を設定する。
ｄ１＝４μｍ
ｄ２＝１００μｍ
ｄ３＝５０μｍまたは１００μｍ
ｗ１＝１５０μｍ
Ｌ１＝３００μｍまたは３０００μｍ
グランド面Ｇ１，Ｇ２の導電率＝∞
高周波伝送線路Ｔの導電率＝４．１×１０６Ｓ／ｍ
誘電体膜Ｄ１，Ｄ２の比誘電率ε＝９．６
【００１４】
以上の条件設定にもとづく電力透過特性（Ｓ２１）のシミュレーション結果を、図２２および図２３に示す。図２２はＬ１＝３００μｍの場合の０〜１００ＧＨｚにおける特性、図２３はＬ１＝３０００μｍの場合の０〜１０ＧＨｚにおける特性にそれぞれ対応する。また、両図共、横軸は周波数（ＧＨｚ）、縦軸は電力減衰率（ｄＢ）、実線のグラフは高周波伝送線路Ｔがｄ３＝１００μｍの空洞内にある場合、一点鎖線のグラフは高周波伝送線路Ｔが誘電体内にある場合を表す。これらの結果より、空洞内に高周波伝送線路Ｔを配置した場合の方が電力の減衰が少なく、高周波特性に優れていることが明らかである。たとえば図２２では周波数５０ＧＨｚにおいて、また図２３では周波数５ＧＨｚにおいて、いずれも空洞内に置かれた高周波伝送線路の方が誘電体内のものに比べて１ｄＢ以上高いゲインを示している。また、同じ空洞内でも、空洞の厚さｄ３の大きい方が減衰が少ない。これは、グランド面Ｇ２とのカップリングの影響が少なくなるからである。
【００１５】
ところで、本発明の誘電体基板の厚みの全体を利用して閉鎖された空洞を作る場合には、予め機能素子が形成されたｎ層目誘電体基板と、この機能素子の形成部位に対応して空洞形成用の開口が形成された（ｎ＋１）層目誘電体基板と、この開口を全面的に塞ぐような（ｎ＋２）層目誘電体基板を積層する。なお、閉鎖された空洞は空気で満たされていても、あるいは所定の真空度を有する空間であってもよい。真空を実現するには、この空洞を取り囲む誘電体基板材料に残留空気を吸収する性質を有するものを用いることが考えられる。
【００１６】
ここで、本発明において上面に空洞が設けられると有効な機能素子とは、高周波伝送線路、薄膜コイル、薄膜抵抗、キャパシタの少なくともいずれかである。電源線や低周波信号を伝送する信号線等のように伝送損失がそれほど問題とならない配線については、特に上面を空洞化する必要はない。また空洞は、構造上可能であれば、上記機能素子の上面のみならず、側面も露出させるようなものであることが一層好適である。
【００１７】
本発明の多層配線基板に多数の機能素子が内蔵される場合には、空洞も当然、多数形成されることになるが、これらの空洞のうちの少なくとも一部は吹抜け構造を持ち、その中に収容される前記機能素子を大気開放させるようにしてもよい。このことにより、多層配線基板の放熱効果が向上する。
【００１８】
吹抜け構造を形成する際には、誘電体基板の厚みの全体を利用して空洞を形成することが前提となる。機能素子が形成されたｎ層目誘電体基板の上に、この機能素子の形成部位に対応する開口を有する（ｎ＋１）層目誘電体基板を積層する場合、この（ｎ＋１）層目誘電体基板が多層配線基板の最上層であれば、この段階で上記機能素子は吹抜け構造部の中に大気開放された状態となる。また、（ｎ＋１）層目誘電体基板の上にさらに別の誘電体基板が積層される場合には、（ｎ＋２）層目以降の誘電体基板のすべてに、上記開口と略等しい開口を設ける必要がある。
【００１９】
あるいは、空洞の少なくとも一部に大気と連通する通気孔を設けることも有効である。かかる通気孔を設けておけば、吹抜け構造ほどの放熱効果は望めないものの、閉鎖された空洞とは異なり、多層配線基板の製造工程で加熱が行われても空洞内の空気が膨張して基板にクラックを発生させる等の不都合を回避することができる。また、吹抜け構造とは異なり、機能素子の上面の一部も他の機能素子の形成領域として利用可能なので、機能素子の高密度化や多層配線基板の小型化を妨げるおそれも少ない。
【００２０】
上記の通気孔は、空洞を誘電体基板の厚み方向の全体、一部のいずれを利用して形成する場合にも設けることができ、また空洞の上方、下方のいずれにも設けることができる。厚み方向の全体を利用して形成される空洞の上方に通気孔を設ける場合には、（ｎ＋１）層目誘電体基板の空洞形成用の開口の形成部位に対応して、通気孔形成用の開口を備える（ｎ＋２）層目誘電体基板を積層すればよい。この上にさらに別の誘電体基板を積層する場合には、（ｎ＋３）層目以降のすべての誘電体基板に、同様の通気孔形成用の開口を形成する。一方、誘電体基板の厚み方向の一部を利用して形成される空洞の上方に通気孔を設ける場合には、（ｎ＋１）層目誘電体基板の空洞形成用の凹部の一部に通気孔形成用の開口を設ければよい。この上にさらに別の誘電体基板を積層する場合には、（ｎ＋２）層目以降のすべての誘電体基板に同様の通気孔形成用の開口を形成する。
【００２１】
空洞の下方に通気孔を設ける場合には、機能素子が形成されているｎ層目誘電体基板に通気孔形成用の開口が備えられ、この開口が大気と連通されていればよい。もちろん、ｎ層目誘電体基板の下にさらに別の誘電体基板が積層されている場合には、（ｎ−１）層目以前のすべての誘電体基板に、同様の通気孔形成用の開口が形成されている必要がある。この考え方は、空洞が誘電体基板の厚みの全体、一部のいずれを利用して形成されているかに係わらず、共通である。
【００２２】
ところで、一般に多層配線基板においては、上下レイヤ間における機能素子同士、もしくは機能素子と内部配線とを接続するために誘電体基板を貫通するビアホールが不可欠であるが、このビアホールは本発明の場合、空洞内に形成する。
【００２３】
一方、機能素子がその電極部も含めて空洞内に配されており、該空洞内にビアホールを形成する場合には、空洞内における導電膜の露出面積が大きいと構造上、信頼性上の問題が大きくなるため、導電膜の通路を誘電体膜を用いて別個に作成することが有効である。このことは、特に誘電体基板の厚みの全体を利用して空洞が形成される場合には、該空洞内が真空でない限り、ほぼ不可欠と考えてよい。誘電体基板の厚みの全体を利用して空洞を形成する場合には、（ｎ＋１）層目誘電体基板に形成された空洞形成用の開口の内部において、この基板の一部をビアホール形成用の中空壁として残しておくとよい。この壁の中空部分に、上層側の導電膜が埋め込まれ、ビアホールとなる。上記中空壁は、上記空洞形成用の開口と構造上連続しているものであっても、あるいはこの開口から切り離された独立の部材であっても構わない。いずれにしても、（ｎ＋２）層目誘電体基板にはこの中空壁に位置合わせされる部位にビアホール形成用の開口を形成しておき、積層時にこの開口と中空壁の中空部とを連続させることにより、ビアホールが形成される。
【００２４】
誘電体基板の厚みの一部のみを利用して空洞を形成する場合には、（ｎ＋１）層目誘電体基板に形成される凹部の一部に、さらにビアホール形成用の開口を形成すればよい。このとき形成される空洞は、誘電体基板の厚みの全体を利用して形成される空洞よりも浅いため、このままでも精度の比較的高いビアホールを形成することはできるが、信頼性を考慮するならば、やはりビアホールの壁が存在する方がよい。このような壁を形成するには、空洞形成用の凹部のうち、ビアホール形成用の開口の周辺部のみを予め肉厚に形成しておけばよい。
【００２５】
本発明の多層配線基板を構成する個々の誘電体基板は、開口や凹部の加工が実用的な方法で可能であり、内蔵される機能素子や表面に実装されるパッケージに悪影響を与えないものである限り、その構成材料が特に限定されるものではない。しかし、寄生容量に起因する伝送損失の軽減という本発明の趣旨に照らすと、比誘電率εが高い基板材料を用いた場合のメリットが大きい。かかる基板材料として典型的なものは、アルミナやムライト等のセラミックである。セラミック基板は一般に未焼成のグリーンシートの状態で加工、積層が行われるが、本発明でもこのグリーンシートの状態で開口や凹部を形成する。グリーンシートは柔らかいので、導電膜のパターンが形成されたグリーンシート上にも圧接すれば、自身が変形して該パターンによる段差を吸収することができる。すべての加工と積層が終了した後にグリーンシートの焼成を行えば、硬化させた多層配線基板を容易に得ることができる。
【００２６】
【実施例】
以下、本発明の具体的な実施例と参考例を合わせて説明する。
【００２７】
参考例１
本例では、機能素子の上面に、セラミック基板の厚みの全体を利用した閉鎖型の空洞が配された多層配線基板について、図１を参照しながら説明する。この多層配線基板は、９層のアルミナ系のセラミック基板１からなる積層体を用いて、電源信号レイヤＶｃｃ、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。図中、最下層のセラミック基板１の裏面には電源線２がパターニングされ、１層目と２層目の間には第２グランド線３が介在されている。また、４層目と５層目のセラミック基板１の間には第１グランド線５が、さらに７層目と８層目のセラミック基板１の間には内部配線１４が形成されている。これら電源線２、第２グランド線３、第１グランド線５、および内部配線１４はいずれもスクリーン印刷法により形成された銅パターンからなるものであるが、伝送損失が特に問題となる配線ではないので、上面に空洞は設けられていない。
【００２８】
これに対し、２層目のセラミック基板１の上の高周波伝送線路４、５層目のセラミック基板１の上のスパイラル状の薄膜コイル６と薄膜抵抗７、および７層目のセラミック基板１に埋め込まれた形のキャパシタ１１の上部電極１０の上部には、それぞれ空洞１２が形成されている。ここで、上記高周波伝送線路４は、それ自体がパターン設計によりフィルタ等の機能を持ち得るため、機能素子に含めている。９層目のセラミック基板１の表面には、半導体素子等のパッケージＰを実装するための電極パッド１５が形成されている。レイヤ間は、セラミック基板１を貫通するビアホール１３により、電気的に接続されている。上記薄膜抵抗７はたとえば厚さ約１０μｍのＲｕＯ２膜からなり、キャパシタ誘電体膜９はたとえば厚さ約１０μｍのＴａ２Ｏ５膜よりなる。その他の導電膜は、すべて銅パターンからなる。
【００２９】
かかる構成において、底部電極８とキャパシタ誘電体膜９と上部電極１０とが積層された厚みの大きいキャパシタ１１を除き、各機能素子の厚さを約１０μｍ、各セラミック基板１の厚さを約１００μｍとすると、機能素子上における各空洞１２の高さは９０μｍ前後である。この空洞１２の内部は、グリーンシートの焼成時における基板材料からの脱ガス成分を若干含有する空気で満たされている。本例では、多層配線基板に内蔵される機能素子の上に上記のような空洞１２が設けられることで該機能素子の周囲の比誘電率εが低下するため、寄生容量の影響を排し、高周波特性を向上させることができる。
【００３０】
参考例２
本例では、一部の機能素子の上面が吹抜け部とされた多層配線基板について、図２を参照しながら説明する。この多層配線基板は、前掲の図１に示したものと同様、９層のセラミック基板１の積層体を用いて７つの信号レイヤを形成したものであるが、薄膜コイル６とキャパシタ１１の上方は吹抜け部１６とされ、これらの機能素子が大気開放された状態となっている。これら吹抜け部１６は、機能素子よりも上層側に積層される複数のセラミック基板１のすべてに略等しい開口を設けることにより形成されるものである。上記吹抜け部１６は、多層配線基板の内部で発生する熱を放熱する上で役立っている。
【００３１】
参考例３
本例では、セラミック基板１の厚さの全体を利用して形成された空洞の各々から上方向または下方向に通気孔が設けられた多層配線基板について、図３を参照しながら説明する。この多層配線基板は、前掲の図１に示したものと同様、９層のセラミック基板１の積層体を用いて７つの信号レイヤを形成したものであるが、薄膜コイル６と薄膜抵抗７とキャパシタ１１の上方に設けられた空洞１２の天井部には、これより上層側のすべてのセラミック基板１を貫通する通気孔１７が開口されている。一方、高周波伝送線路４を取り囲む空洞１２からは、この機能素子自身が形成された２層目のセラミック基板を含め、これより下層側の基板のすべてを貫通する通気孔１７が開口されている。
【００３２】
したがって、本実施例の多層配線基板の空洞１２は、通気孔１７によって大気と連通されている。これら通気孔１７は、放熱の役割もある程度果たすが、最も大きなメリットは、グリーンシートの焼成時に空洞１２の内部の空気が膨張することによる内圧の増大を防止し、多層配線基板の変形やクラック発生等の不具合を回避できることである。
【００３３】
実施例１
本実施例では、参考例１ないし参考例３の多層配線基板の製造に共通に適用されるプロセスについて、図４ないし図９を参照しながら説明する。ただし、これらの図面は、前掲の図１ないし図３の一部を表したものではなく、より一般的な説明を行うための概念図である。またここでは、空洞の内部にビアホールを形成する場合についても説明する。図４は加工前の（ｎ＋１）層目グリーンシート２１を表す模式的断面図である。この（ｎ＋１）層目グリーンシート２１について、図５に示されるように、たとえば金型を用いた打抜き加工を途中まで行うことにより、深さ約１０μｍの第１凹部２１ａを形成した。この第１凹部２１ａの深さは、機能素子の厚みにほぼ対応しており、残部の約９０μｍが後工程で次工程で形成される中空壁の高さに対応することになる。つまり、この第１凹部２１ａはビアホール深さを規定するものである。
【００３４】
次に、図６に示されるように、第１凹部２１ａの内部において（ｎ＋１）層目グリーンシート２１の一部をさらに除去することにより、空洞形成用の開口２１ｂを形成した。このとき、一部の開口２１については、その内部にビアホール形成用の中空壁２１ｃを残した。なお、この中空壁２１ｃは、その周囲の数カ所において図示されない梁状部材によって上記開口２１の内壁と連結されている。上述のように加工された（ｎ＋１）層目グリーンシート２１を、その上下のグリーンシート、すなわちｎ層目グリーンシート２０と（ｎ＋２）層目グリーンシート２２と位置合わせした状態を図７に示す。ｎ層目グリーンシート２０の表面には、予めｎ層目導電膜２３からなるパターンにより機能素子が形成されている。上記（ｎ＋１）層目グリーンシート２１は、図６とは表裏が反転されており、開口２１ｂに上記の機能素子がちょうど収容されるように、ｎ層目グリーンシート２０と位置合わせされている。さらに、（ｎ＋２）層目グリーンシート２２には、ビアホール形成用の開口２２ｃが設けられている。この開口２２ｃは、（ｎ＋１）層目グリーンシート２１の中空壁２１ｃの中空部と位置合わせされている。
【００３５】
これら３層のグリーンシートを圧接して得られた積層体を、図８に示す。この積層体において、機能素子を構成するｎ層目導電膜２３は空洞２４中に収容された。また、（ｎ＋２）層目グリーンシート２２の開口２２ｃと（ｎ＋１）層目グリーンシート２１の中空壁２１ｃとが一体化して、ビアホール２５が形成された。図９には、上記の積層体の上で（ｎ＋１）層目導電膜２６をパターニングした状態を示す。この（ｎ＋１）層目導電膜２６の一部は、ビアホール２５を埋め込み、機能素子を構成するｎ層目導電膜２３に接続された。以後、同様の手順を繰り返して所望の数のレイヤを形成し、最後にグリーンシートを硬化させると、セラミック多層配線基板が完成される。
【００３６】
以上、閉鎖された空洞２４を形成する例について説明したが、同様の手順により吹抜け部や通気孔を形成することも可能である。すなわち、吹抜け部を形成する場合には、図７の（ｎ＋２）層目グリーンシート２２に、（ｎ＋１）層目グリーンシート２１の開口２１ｂと同様のパターンで開口を設けておく。さらに積層を繰り返す場合には、（ｎ＋２）層目以降のすべてのグリーンシートに同様の開口を設ければよい。なお、吹抜け部の内部に配される機能素子への電気的接続については、該機能素子から空洞２４の外部、すなわち誘電体基板中に電極部を引き出し、この電極部にビアホールをコンタクトさせることになる。
【００３７】
一方、通気孔を形成する場合には、図７の（ｎ＋２）層目グリーンシート２２に適当な大きさの開口を設けておく。この開口の位置は、（ｎ＋１）層目グリーンシート２１の開口２１ｂに対応する部位であればよい。したがって、吹抜け部を形成する場合とは異なり、同一の空洞２４にビアホールと通気孔の双方を形成することも可能である。さらに積層を繰り返す場合には、（ｎ＋２）層目以降のすべてのグリーンシートにも同様の開口を設ける。
【００３８】
実施例２
本実施例では、機能素子の上面に、セラミック基板の厚み方向の一部を利用した閉鎖型の空洞が配された多層配線基板について、図１を参照しながら説明する。この多層配線基板は、６層のアルミナ系のセラミック基板１からなる積層体を用いて、電源信号レイヤＶcc、第２グランド信号レイヤＧＮＤ２、第４信号レイヤＳ４、第１グランド信号レイヤＧＮＤ１、第３信号レイヤＳ３、第２信号レイヤＳ２、第１信号レイヤＳ１の７つの信号レイヤを形成したものである。配線や機能素子の種類と符号は、前掲の図１ないし図３と同じであるが、本実施例では空洞１８の高さをセラミック基板１の厚みの半分程度としているために空洞形成用の余分のセラミック基板１は不要である。すなわち、基板１の積層数に限ってみれば、前掲の図２４に示した従来の多層配線基板と同じとすることが可能である。
【００３９】
実施例３
本実施例では、実施例２で述べた多層配線基板の製造に適用されるプロセスについて、図１１ないし図１５を参照しながら説明する。ただし、これらの図面は、前掲の図１０の一部を表したものではなく、より一般的な説明を行うための概念図である。またここでは、空洞の内部にビアホールを形成する場合についても説明する。図１１は、（ｎ＋１）層目グリーンシート２１に空洞形成用の第２凹部２１ｄを形成した状態を表す模式的断面図である。第２凹部２１ｄの深さは約５０μｍであり、この深さがそのまま空洞１８の高さとなる。次に、図１２に示されるように、上記の（ｎ＋１）層目グリーンシート２１に対し、第２凹部２１ｄの内部でさらにビアホール２８の開口を行った。
【００４０】
上述のように加工された（ｎ＋１）層目グリーンシート２１を、その下層側のｎ層目グリーンシート２０と位置合わせした状態を図１３に示す。ｎ層目グリーンシート２０の表面には、予めｎ層目導電膜２３からなるパターンにより機能素子が形成されている。上記（ｎ＋１）層目グリーンシート２１は、図１１とは表裏が反転されており、第２凹部２１ｄに上記の機能素子がちょうど収容されるように、ｎ層目グリーンシート２０と位置合わせされている。
【００４１】
これら２層のグリーンシートを圧接して得られた積層体を、図１４に示す。この積層体において、機能素子を構成するｎ層目導電膜２３は空洞２７中に収容された。この後、上記の積層体の上で（ｎ＋１）層目導電膜２９をパターニングし、図１５に示されるような多層配線基板を得た。この（ｎ＋１）層目導電膜２９の一部は、ビアホール２８を埋め込み、機能素子を構成するｎ層目導電膜２３に接続されている。
【００４２】
実施例４
本実施例では、前掲の図１５に示したビアホール２８からさらに空洞２７内に延在される壁を設けるプロセス例について、図１６ないし図２０を参照しながら説明する。図１６は、（ｎ＋１）層目グリーンシート２１にビアホール深さを規定するための第１凹部２１ａを形成した状態を表す模式的断面図である。次に、図１７に示されるように、第１凹部２１ａの内部でビアホールの形成部位となる部分を残して（ｎ＋１）層目グリーンシート２１の一部をさらに除去し、より深い第２凹部２１ｄを形成した。次に、図１８に示されるように、（ｎ＋１）層目グリーンシート２１の厚く残された部分にビアホール３０を開口した。
【００４３】
上述のように加工された（ｎ＋１）層目グリーンシート２１の表裏を反転させて、その下層側のｎ層目グリーンシート２０と積層した状態を図１９に示す。さらに、上記（ｎ＋１）層目グリーンシート２１上で（ｎ＋１）層目導電膜２９をパターニングした状態を、図２０に示す。この（ｎ＋１）層目導電膜２９の一部は、ビアホール３０を埋め込み、機能素子を構成するｎ層目導電膜２３に接続された。本実施例では、ビアホール３０の壁が機能素子の直上まで延びているため、ビアホール３０の形成精度や信頼性を向上させることができた。
【００４４】
以上、本発明の具体的な実施例を４例挙げたが、本発明はこれらの実施例に何ら限定されるものではない。たとえば、多層配線基板に内蔵される機能素子の種類や組合せ、機能素子を構成する材料膜の種類や厚さ、誘電体基板の構成材料、誘電体基板の積層枚数、吹抜け部や通気孔やビアホールの形成部位等の細部については、適宜変更、選択、組合わせが可能である。
【００４５】
【発明の効果】
以上の説明からも明らかなように、本発明の多層配線基板は機能素子の上面に空洞が設けられることで寄生容量が低減されたものであり、これにより高周波信号の伝送損失が少なく、高速動作素子の実装に適した基板が提供される。上記空洞の最大高さは、多層配線基板を構成する個々の誘電体基板の厚みと等しくても、あるいは厚みの一部であってもよい。前者の空洞は、機能素子が形成された誘電体基板上に空洞形成用の開口を設けた誘電体基板を積層することにより、また後者の空洞は、機能素子が形成された誘電体基板上に空洞形成用の凹部を設けた誘電体基板を積層することにより、それぞれ容易に形成することができる。特に後者の場合には、空洞を持たない従来の多層配線基板と比べても、誘電体基板の積層数が増加することがない。
【００４６】
上記空洞の少なくとも一部を吹抜け構造とすると、その内部の機能素子が大気開放され、多層配線基板の放熱効率を高めることができる。このような多層配線基板は、空洞形成用の開口を設けた誘電体基板の上に、同様の開口を有する別の誘電体基板を必要な数だけさらに積層してゆくことで製造可能である。また、空洞の少なくとも一部に大気と連通する通気孔を設けることは、空洞内の空気の膨張による多層配線基板の信頼性の劣化を防ぐ上で有効である。このような多層配線基板は、空洞形成用の開口または凹部を設けた誘電体基板に通気孔形成用の開口を設け、同様の開口を有する別の誘電体基板を必要な数だけさらに積層することで形成可能である。
【００４７】
上記空洞は、高周波伝送線路、薄膜コイル、薄膜抵抗、キャパシタの少なくともいずれかの上面に形成された場合に、寄生容量の低減効果が顕著となる。また、誘電体基板としてセラミック基板を使用する場合には、回路パターンの微細化や基板の多層化に適するセラミック基板本来の長所を活かしながら、その比誘電率εの大きさに起因する寄生容量の像体効果を相殺し、高周波特性に優れた多層配線基板を提供することが可能となる。また、セラミック基板は、未焼成の柔らかいグリーンシートの状態で加工や積層が行われ、最後に焼成によって硬化されるため、製造プロセスは極めて簡便である。
【００４８】
機能素子へのコンタクトをとるためのビアホールは、空洞を形成する凹部にビアホール形成用の開口を形成するだけなので、容易に形成することができる。そして、空洞に中空壁を形成してビアホールを形成する場合はビアホールの形成精度や信頼性を向上させることができる。このように、本発明は高周波特性に優れ、高速動作素子の実装に適した多層配線基板を極めて容易な方法で提供できるものであり、産業上の価値の極めて高いものである。
【図面の簡単な説明】
【図１】 機能素子の上部に空洞が設けられた本発明の参考例となる多層配線基板の一構成例を示す模式的断面図である。
【図２】 薄膜コイルとキャパシタの上方に吹抜け部が設けられた本発明の参考例となる多層配線基板の他の構成例を示す模式的断面図である。
【図３】 図１の空洞と大気とを連通させる通気孔が設けられた本発明の参考例となる多層配線基板のさらに他の構成例を示す模式的断面図である。
【図４】 図１ないし図３の多層配線基板の製造に共通に適用されるプロセスにおいて、加工前の（ｎ＋１）層目グリーンシートを表す模式的断面図である。
【図５】 図４の（ｎ＋１）層目グリーンシートの表面にビアホール深さ規定用の第１凹部を形成した状態を示す模式的断面図である。
【図６】 図５の第１凹部の一部をさらに除去して空洞およびビアホール形成用の中空壁を形成した状態を示す模式的断面図である。さらに他の構成例を示す模式的断面図である。
【図７】 図６の（ｎ＋１）層目グリーンシートをｎ層目グリーンシートおよび（ｎ＋２）層目グリーンシートと位置合わせした状態を示す模式的断面図である。
【図８】 図７の３層のグリーンシートを積層した状態を示す模式的断面図である。
【図９】 図８の積層体の上で（ｎ＋１）層目導電膜をパターニングして、空洞内にビアホールを形成した本発明の多層配線基板の構成例を示す模式的断面図である。
【図１０】 セラミック基板の厚さ方向の一部を空洞とした本発明の参考例となる多層配線基板の一構成例を示す模式的断面図である。
【図１１】 図１０の多層配線基板の製造に適用されるプロセスにおいて、（ｎ＋１）層目グリーンシートに空洞形成用の第２凹部を形成した状態を示す模式的断面図である。
【図１２】 図１１の（ｎ＋１）層目グリーンシートにビアホールを形成した状態を示す模式的断面図である。
【図１３】 図１２の（ｎ＋１）層目グリーンシートをｎ層目グリーンシートと位置合わせした状態を示す模式的断面図である。
【図１４】 図１３の２層のグリーンシートを積層した状態を示す模式的断面図である。
【図１５】 図１４の積層体の上で（ｎ＋１）層目導電膜をパターニングして、空洞内にビアホールを形成した本発明の多層配線基板の構成例を示す模式的断面図である。
【図１６】 セラミック基板の厚さ方向の一部を空洞とする本発明の多層配線基板の他のプロセス例において、（ｎ＋１）層目グリーンシートにビアホール深さ規定用の第１凹部を形成した状態を示す模式的断面図である。
【図１７】 図１６の（ｎ＋１）層目グリーンシートに空洞形成用の第２凹部を形成した状態を示す模式的断面図である。
【図１８】 図１７の（ｎ＋１）層目グリーンシートにビアホールを形成した状態を示す模式的断面図である。
【図１９】 図１８の（ｎ＋１）層目グリーンシートをｎ層目グリーンシートと積層した状態を示す模式的断面図である。
【図２０】 図１９の積層体上で（ｎ＋１）層目導電膜をパターニングして、空洞内にビアホールを形成した本発明の多層配線基板の構成例を示す模式的断面図である。
【図２１】 多層配線基板の伝送特性のシミュレーションモデルを示す斜視図であり、（ａ）は伝送線路を空洞内に配置したモデル、（ｂ）は伝送線路を誘電体内に配置したモデルをそれぞれ表す。
【図２２】 長さＬ１＝３００μｍの伝送線路が空洞内と誘電体内に配置された場合の電力透過特性（Ｓ２１）のシミュレーション結果を比較したグラフである。
【図２３】 長さＬ１＝３０００μｍの伝送線路が空洞内と誘電体内に配置された場合の電力透過特性（Ｓ２１）のシミュレーション結果を比較したグラフである。
【図２４】 従来の多層配線基板の一構成例を示す模式的断面図である。
【図２５】 図２４の多層配線基板の製造プロセスにおいて、３層目グリーンシートの積層および第１グランド線のパターニングまでが終了した状態を示す模式的断面図である。
【図２６】 図２５の積層体上に４層目グリーンシートを積層した状態を示す模式的断面図である。
【図２７】 図２６の積層体上で薄膜コイル、薄膜抵抗、底部電極、キャパシタ誘電体膜をパターニングした状態を示す模式的断面図である。
【図２８】 図２７の積層体上で５層目グリーンシートの積層、および上部電極と内部配線のパターニングを行った状態を示す模式的断面図である。
【図２９】 従来の多層配線基板の内部に発生する寄生容量を説明するための模式的断面図である。
【符号の説明】
１．．．セラミック基板、２．．．電源線、３．．．第２グランド線、４．．．高周波伝送線路、５．．．第１グランド線、６．．．薄膜コイル、７．．．薄膜抵抗、８．．．底部電極、９．．．キャパシタ誘電体膜、１０．．．上部電極、１１．．．キャパシタ、１２，１８，２４，２７．．．空洞、１３，２５，２８，３０．．．ビアホール、１４．．．内部配線、１５．．．電極パッド、１６．．．吹抜け部、１７．．．通気孔、２０．．．ｎ層目グリーンシート、２１．．．（ｎ＋１）層目グリーンシート、２１ａ．．．第１凹部（ビアホール深さ規定用）、２１ｂ，２１ｄ．．．開口（空洞形成用）、２１ｃ．．．中空壁（ビアホール形成用）、２２．．．（ｎ＋２）層目グリーンシート、２２ｃ．．．開口（ビアホール形成用）、２３．．．ｎ層目導電膜、２６，２９．．．（ｎ＋１）層目導電膜、Ｐ．．．パッケージ
Claims (6)
- 複数の誘電体基板が積層されてなる積層体の内部に所定の材料膜パターンよりなる機能素子を内蔵させた多層配線基板であって、
上記機能素子が設けられた第１の誘電体基板の上面に、上記機能素子が設けられた領域に対応してビアホール形成用の中空壁を残して形成された空洞形成用の開口を有する第２の誘電体基板と、上記中空壁に位置合わせされる部位にビアホール形成用の開口を有する第３の誘電体基板を積層してビアホールと空洞が形成されていることを特徴とする多層配線基板。 - 複数の誘電体基板が積層されてなる積層体の内部に所定の材料膜パターンよりなる機能素子を内蔵させた多層配線基板であって、
上記機能素子が設けられた第１の誘電体基板の上面に、上記機能素子が設けられた領域に対応して空洞形成用の凹部とビアホール形成用の開口とを有する第２の誘電体基板を積層してビアホールと空洞が形成されていることを特徴とする多層配線基板。 - 上記第２の誘電体基板の凹部内には、ビアホール形成用の開口に連続してビアホール壁が形成されていることを特徴とする請求項２記載の多層配線基板。
- ｎ層目誘電体基板上に所定の材料膜パターンよりなる機能素子を形成する第１の工程と、
（ｎ＋１）層目誘電体基板にビアホール形成用の中空壁を残して上記機能素子の形成部位に対応する空洞形成用の開口を形成する第２の工程と、
上記機能素子と上記開口とを位置合わせしながら、上記（ｎ＋１）層目誘電体基板を上記ｎ層目誘電体基板の上に積層する第３の工程と、
上記中空壁に位置合わせされる部位にビアホール形成用の開口を備える（ｎ＋２）層目誘電体基板を積層する第４の工程とを有することを特徴とする多層配線基板の製造方法。 - ｎ層目誘電体基板上に所定の材料膜パターンよりなる機能素子を形成する第１の工程と、
（ｎ＋１）層目誘電体基板に上記機能素子の形成部位に対応して空洞形成用の凹部を形成すると共に、上記凹部の一部部位にビアホール形成用の開口を形成する第２の工程と、
上記機能素子と上記凹部とを位置合わせしながら上記（ｎ＋１）層目誘電体基板を上記ｎ層目誘電体基板の上に積層する第３の工程とを有することを特徴とする多層配線基板の製造方法。 - 上記第２の工程では、上記（ｎ＋１）層目誘電体基板となるグリーンシートにビアホール深さを規定する第１の凹部を形成し、更に、
上記第１の凹部の内部でビアホールの形成部位となる部分を残して上記（ｎ＋１）層目誘電体基板となるグリーンシートの一部を更に除去し、より深い第２の凹部を形成し、その後、
上記（ｎ＋１）層目誘電体基板となるグリーンシートの厚く残された部分にビアホール形成用の開口を形成することを特徴とする請求項５記載の多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31514697A JP3890710B2 (ja) | 1997-11-17 | 1997-11-17 | 多層配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31514697A JP3890710B2 (ja) | 1997-11-17 | 1997-11-17 | 多層配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150373A JPH11150373A (ja) | 1999-06-02 |
| JP3890710B2 true JP3890710B2 (ja) | 2007-03-07 |
Family
ID=18061974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31514697A Expired - Fee Related JP3890710B2 (ja) | 1997-11-17 | 1997-11-17 | 多層配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3890710B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3407694B2 (ja) * | 1999-06-17 | 2003-05-19 | 株式会社村田製作所 | 高周波多層回路部品 |
| KR100711008B1 (ko) * | 1999-12-15 | 2007-04-24 | 고등기술연구원연구조합 | 혼합형 세라믹 모듈 패키지 제작방법 |
| JP2002151854A (ja) * | 2000-11-15 | 2002-05-24 | Genesis Technology Kk | 多層プリント配線板およびその製造方法 |
| JP4845554B2 (ja) * | 2006-03-27 | 2011-12-28 | 京セラ株式会社 | 多層配線基板およびその製造方法 |
| JP5180788B2 (ja) * | 2008-11-17 | 2013-04-10 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP2019106429A (ja) * | 2017-12-11 | 2019-06-27 | 凸版印刷株式会社 | ガラス配線基板、その製造方法及び半導体装置 |
| JP7282073B2 (ja) | 2018-03-02 | 2023-05-26 | 株式会社村田製作所 | 多層セラミック基板及び多層セラミック基板の製造方法 |
| WO2020066604A1 (ja) * | 2018-09-27 | 2020-04-02 | 株式会社村田製作所 | アンテナモジュール、通信装置およびアレイアンテナ |
| CN113747654B (zh) * | 2020-05-27 | 2023-08-04 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法 |
| JP2021190661A (ja) * | 2020-06-04 | 2021-12-13 | 凸版印刷株式会社 | 多層配線基板および多層配線基板を有するモジュール |
| CN114765930A (zh) * | 2021-01-14 | 2022-07-19 | 深南电路股份有限公司 | 一种真空腔体的加工方法及线路板 |
| CN115551239B (zh) * | 2022-11-25 | 2023-03-14 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板接地方法及厚薄膜电路 |
-
1997
- 1997-11-17 JP JP31514697A patent/JP3890710B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150373A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153290A (en) | Multi-layer ceramic substrate and method for producing the same | |
| US7745734B2 (en) | Ceramic multilayer substrate | |
| US7139176B2 (en) | Circuit substrate and method for fabricating the same | |
| US6560860B2 (en) | Low temperature co-fired ceramic with improved registration | |
| US5519176A (en) | Substrate and ceramic package | |
| JP3890710B2 (ja) | 多層配線基板およびその製造方法 | |
| EP0901316B1 (en) | Method of producing a multi-layer ceramic substrate accomodating a passive component | |
| JP3920279B2 (ja) | 選択的に制御された実効誘電率及び損失正接を備えた誘電体基板 | |
| US6711029B2 (en) | Low temperature co-fired ceramic with improved shrinkage control | |
| JP2003229669A (ja) | 多層セラミック基板、その製造方法および製造装置 | |
| JP3890712B2 (ja) | 多層配線基板およびその製造方法 | |
| US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
| JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
| JP2007158045A (ja) | 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| KR100607568B1 (ko) | 이종 유전체를 이용한 다층기판 제조방법 | |
| JPH06283380A (ja) | コンデンサ内蔵セラミック多層回路板の製法 | |
| KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
| JPH01298796A (ja) | 混成集積回路 | |
| KR100916075B1 (ko) | 다층 세라믹기판 제조방법 | |
| JP4412891B2 (ja) | 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法 | |
| JP2002151855A (ja) | 多層セラミック基板の製造方法 | |
| JP2006032469A (ja) | 多層セラミック基板 | |
| JPH08186382A (ja) | 積層電子部品 | |
| JP2001326298A (ja) | キャパシタ内蔵インターポーザ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |