JPH06283380A - コンデンサ内蔵セラミック多層回路板の製法 - Google Patents
コンデンサ内蔵セラミック多層回路板の製法Info
- Publication number
- JPH06283380A JPH06283380A JP5071812A JP7181293A JPH06283380A JP H06283380 A JPH06283380 A JP H06283380A JP 5071812 A JP5071812 A JP 5071812A JP 7181293 A JP7181293 A JP 7181293A JP H06283380 A JPH06283380 A JP H06283380A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- dielectric layer
- firing
- capacitor
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 絶縁層と誘電体層とを積層し、該誘電体層を
コンデンサの誘電体として積層板内部に１個以上のコン
デンサを形成したセラミック多層回路板の製法におい
て、比誘電率が４０以上の誘電体層上に、該誘電体層の
焼成温度よりも少なくとも２００℃は低い焼成温度を有
し、焼成後の比誘電率が１０以下の絶縁層用グリーンシ
ートを積層した後、前記誘電体層の焼成温度よりも２０
０℃以下の温度で焼成するコンデンサ内蔵セラミック多
層回路板の製法。 【効果】内蔵コンデンサの総容量を大きくできるので高
密度実装が可能なセラミック多層回路板を提供すること
ができる。
コンデンサの誘電体として積層板内部に１個以上のコン
デンサを形成したセラミック多層回路板の製法におい
て、比誘電率が４０以上の誘電体層上に、該誘電体層の
焼成温度よりも少なくとも２００℃は低い焼成温度を有
し、焼成後の比誘電率が１０以下の絶縁層用グリーンシ
ートを積層した後、前記誘電体層の焼成温度よりも２０
０℃以下の温度で焼成するコンデンサ内蔵セラミック多
層回路板の製法。 【効果】内蔵コンデンサの総容量を大きくできるので高
密度実装が可能なセラミック多層回路板を提供すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、コンデンサを内蔵した
セラミック多層配線板の製法に関する。
セラミック多層配線板の製法に関する。
【０００２】
【従来の技術】近年、ハイブリッドＩＣの基板は、より
小型，高密度の要求からグリーンシート上に電極パター
ンを印刷形成し、これらを積層，焼成するか、または、
スクリーン印刷の繰返しによって多層化し、焼成するこ
とによって基板内部に配線パターンを有するセラミック
ス多層回路板が用いられてきた。
小型，高密度の要求からグリーンシート上に電極パター
ンを印刷形成し、これらを積層，焼成するか、または、
スクリーン印刷の繰返しによって多層化し、焼成するこ
とによって基板内部に配線パターンを有するセラミック
ス多層回路板が用いられてきた。
【０００３】さらに、基板内部に導体配線のみでなく、
従来表面に実装されていたコンデンサ等の受動素子も基
板内部に含める技術開発が進められている。こうした技
術としては、コンデンサを絶縁層内に形成することによ
って、より高密度の多層回路板を実現するものがある
（特開昭６４−６４３９４号、同６１−４８９９６号公
報）。
従来表面に実装されていたコンデンサ等の受動素子も基
板内部に含める技術開発が進められている。こうした技
術としては、コンデンサを絶縁層内に形成することによ
って、より高密度の多層回路板を実現するものがある
（特開昭６４−６４３９４号、同６１−４８９９６号公
報）。
【０００４】
【発明が解決しようとする課題】より高密度の多層回路
板を実現するためには、内蔵するコンデンサの容量は大
きい方が好ましい。内蔵できるコンデンサの総容量が小
さいと、必要なコンデンサを基板内に内蔵できなくな
り、その結果表面にもチップコンデンサを実装しなけれ
ばならなくなり、十分な高密度実装の妨げとなる。しか
し、これまでの技術では基板内にコンデンサを包括しよ
うとした場合、内蔵するコンデンサの総容量を大きくす
ることが困難であった。
板を実現するためには、内蔵するコンデンサの容量は大
きい方が好ましい。内蔵できるコンデンサの総容量が小
さいと、必要なコンデンサを基板内に内蔵できなくな
り、その結果表面にもチップコンデンサを実装しなけれ
ばならなくなり、十分な高密度実装の妨げとなる。しか
し、これまでの技術では基板内にコンデンサを包括しよ
うとした場合、内蔵するコンデンサの総容量を大きくす
ることが困難であった。
【０００５】特開昭６４−６４３９４号公報に開示され
た技術では、絶縁材料と誘電体材料を同時に焼成する。
この場合、焼成工程において絶縁材料と誘電体材料の間
に反応が生じて誘電体の誘電率が小さくなる傾向があ
る。コンデンサの容量は誘電体の誘電率に比例して大き
くなり、内蔵するコンデンサの総容量をあまり大きくで
きないため基板上の実装密度の点で問題があった。
た技術では、絶縁材料と誘電体材料を同時に焼成する。
この場合、焼成工程において絶縁材料と誘電体材料の間
に反応が生じて誘電体の誘電率が小さくなる傾向があ
る。コンデンサの容量は誘電体の誘電率に比例して大き
くなり、内蔵するコンデンサの総容量をあまり大きくで
きないため基板上の実装密度の点で問題があった。
【０００６】特開昭６１−４８９９６号で開示された技
術では、既に焼成されたコンデンサを絶縁層用グリーン
シートに形成された穴部に埋込み、該コンデンサより低
い焼成温度で焼成する。この場合、絶縁層の焼成温度は
コンデンサの焼成温度よりも低いため、コンデンサの誘
電体と絶縁層との反応は抑制されるので誘電体の誘電率
の低下は少ない。しかし、コンデンサの容量はコンデン
サの面積に比例するため、絶縁層内にコンデンサを埋込
んだものでは十分なコンデンサ面積を得ることができ
ず、コンデンサの総容量を大きくすることができない。
また、絶縁層用グリーンシート内に焼成されたコンデン
サを埋込後焼成すると、絶縁層に歪みが生じると云う問
題があった。
術では、既に焼成されたコンデンサを絶縁層用グリーン
シートに形成された穴部に埋込み、該コンデンサより低
い焼成温度で焼成する。この場合、絶縁層の焼成温度は
コンデンサの焼成温度よりも低いため、コンデンサの誘
電体と絶縁層との反応は抑制されるので誘電体の誘電率
の低下は少ない。しかし、コンデンサの容量はコンデン
サの面積に比例するため、絶縁層内にコンデンサを埋込
んだものでは十分なコンデンサ面積を得ることができ
ず、コンデンサの総容量を大きくすることができない。
また、絶縁層用グリーンシート内に焼成されたコンデン
サを埋込後焼成すると、絶縁層に歪みが生じると云う問
題があった。
【０００７】本発明の目的は、前記課題を解決し、内蔵
するコンデンサの総容量を大きくしたコンデンサ内蔵セ
ラミック多層回路板の製法を提供することにある。
するコンデンサの総容量を大きくしたコンデンサ内蔵セ
ラミック多層回路板の製法を提供することにある。
【０００８】
【課題を解決するための手段】前記課題を解決する本発
明の要旨は次のとおりである。
明の要旨は次のとおりである。
【０００９】（１） 絶縁層と誘電体層とを積層し、該
誘電体層をコンデンサの誘電体として積層板内部に１個
以上のコンデンサを形成したセラミック多層回路板の製
法において、焼成後の比誘電率が１０以下の絶縁層用グ
リーンシートと、焼成後の比誘電率が４０以上の誘電体
層用グリーンシートのいずれか一方の焼成温度が、他方
の焼成温度よりも少なくとも２００℃は低い焼成温度の
グリーンシートを用い、前記焼成温度が高い方のグリー
ンシートを所定の温度で焼成して焼成体を形成し、次
に、該焼成体に前記焼成温度の低い方のグリーンシート
を積層した後、前記焼成体の焼成温度よりも２００℃以
下の温度で焼成することを特徴とするコンデンサ内蔵セ
ラミック多層回路板の製法。
誘電体層をコンデンサの誘電体として積層板内部に１個
以上のコンデンサを形成したセラミック多層回路板の製
法において、焼成後の比誘電率が１０以下の絶縁層用グ
リーンシートと、焼成後の比誘電率が４０以上の誘電体
層用グリーンシートのいずれか一方の焼成温度が、他方
の焼成温度よりも少なくとも２００℃は低い焼成温度の
グリーンシートを用い、前記焼成温度が高い方のグリー
ンシートを所定の温度で焼成して焼成体を形成し、次
に、該焼成体に前記焼成温度の低い方のグリーンシート
を積層した後、前記焼成体の焼成温度よりも２００℃以
下の温度で焼成することを特徴とするコンデンサ内蔵セ
ラミック多層回路板の製法。
【００１０】（２） 絶縁層と誘電体層とを積層し、該
誘電体層をコンデンサの誘電体として積層板内部に１個
以上のコンデンサを形成したセラミック多層回路板の製
法において、比誘電率が４０以上の誘電体層上に、該誘
電体層の焼成温度よりも少なくとも２００℃は低い焼成
温度を有し、焼成後の比誘電率が１０以下の絶縁層用グ
リーンシートを積層した後、前記誘電体層の焼成温度よ
りも２００℃以下の温度で焼成することを特徴とするコ
ンデンサ内蔵セラミック多層回路板の製法。
誘電体層をコンデンサの誘電体として積層板内部に１個
以上のコンデンサを形成したセラミック多層回路板の製
法において、比誘電率が４０以上の誘電体層上に、該誘
電体層の焼成温度よりも少なくとも２００℃は低い焼成
温度を有し、焼成後の比誘電率が１０以下の絶縁層用グ
リーンシートを積層した後、前記誘電体層の焼成温度よ
りも２００℃以下の温度で焼成することを特徴とするコ
ンデンサ内蔵セラミック多層回路板の製法。
【００１１】（３） 前記誘電体層の上下に設けられた
前記絶縁層に配線回路を形成し、該上下絶縁層の配線回
路を電気的に接続するビアを前記誘電体層を貫通して設
けた前記（１）または（２）に記載のコンデンサ内蔵セ
ラミック多層回路板の製法。
前記絶縁層に配線回路を形成し、該上下絶縁層の配線回
路を電気的に接続するビアを前記誘電体層を貫通して設
けた前記（１）または（２）に記載のコンデンサ内蔵セ
ラミック多層回路板の製法。
【００１２】本発明のコンデンサ内蔵セラミック多層回
路板の絶縁層と誘電体層とが反応しないのは、両者の焼
成温度に差を設けたことにある。即ち、焼成温度の高い
シートを先に形成し焼成する。次いで、その上に焼成温
度が低いシートを積層し、前記焼成温度より２００℃以
下で焼成する。
路板の絶縁層と誘電体層とが反応しないのは、両者の焼
成温度に差を設けたことにある。即ち、焼成温度の高い
シートを先に形成し焼成する。次いで、その上に焼成温
度が低いシートを積層し、前記焼成温度より２００℃以
下で焼成する。
【００１３】特に、比誘電率が４０以上の焼成セラミッ
ク誘電体上に、比誘電率１０以下絶縁層用グリーンシー
トを重ねて積層し、前記誘電体の焼成温度より２００℃
以下で焼成することによって、誘電体層の焼成による誘
電率に及ぼす影響は、ほとんど無視できる程度にするこ
とが可能である。
ク誘電体上に、比誘電率１０以下絶縁層用グリーンシー
トを重ねて積層し、前記誘電体の焼成温度より２００℃
以下で焼成することによって、誘電体層の焼成による誘
電率に及ぼす影響は、ほとんど無視できる程度にするこ
とが可能である。
【００１４】上記により内蔵するコンデンサの総容量を
大きくすることができ、高密度実装用のセラミック多層
回路板を実現できる。
大きくすることができ、高密度実装用のセラミック多層
回路板を実現できる。
【００１５】前記多層回路板において、誘電体層と絶縁
層との積層時のラップ面積は、７０％以上あれば本発明
の目的を達成することができるが、基板の歪みを極力防
ぐには１００％ラップしていることが好ましい。
層との積層時のラップ面積は、７０％以上あれば本発明
の目的を達成することができるが、基板の歪みを極力防
ぐには１００％ラップしていることが好ましい。
【００１６】また、前記のセラミック多層回路板の誘電
体中を貫通して、上下層間を電気的に接続するためのビ
アを設けることにより、より高密度実装を実現できる。
体中を貫通して、上下層間を電気的に接続するためのビ
アを設けることにより、より高密度実装を実現できる。
【００１７】前記コンデンサ内蔵セラミック多層回路板
をオペレーショナルアンプ（オペアンプと云う）を搭載
する配線回路板として用いることにより、小型，高密度
のハイブリッドＩＣを実現することができる。
をオペレーショナルアンプ（オペアンプと云う）を搭載
する配線回路板として用いることにより、小型，高密度
のハイブリッドＩＣを実現することができる。
【００１８】また、ノイズフィルタ機能を有するコンデ
ンサとして用いることにより、小型高密度なノイズフィ
ルタを実現することができる。
ンサとして用いることにより、小型高密度なノイズフィ
ルタを実現することができる。
【００１９】オペアンプを用いた演算器においては、コ
ンデンサ容量および抵抗体の抵抗値が演算器の性能を左
右する。特に、多数のコンデンサを必要とするた演算器
では本発明のセラミック多層回路板は高密度実装を図る
上で効果が大きい。
ンデンサ容量および抵抗体の抵抗値が演算器の性能を左
右する。特に、多数のコンデンサを必要とするた演算器
では本発明のセラミック多層回路板は高密度実装を図る
上で効果が大きい。
【００２０】更にまた、携帯用のカメラ一体型ビデオ装
置は小型軽量化の要求が特に大きいために、配線回路板
には高密度実装が強く求められている。従って、その構
成部品として本発明のセラミック多層回路板は極めて好
適である。
置は小型軽量化の要求が特に大きいために、配線回路板
には高密度実装が強く求められている。従って、その構
成部品として本発明のセラミック多層回路板は極めて好
適である。
【００２１】この他、本発明のセラミック多層回路板
は、移動通信用電子機器、電話交換機、大型電子計算
機、ワークステーション、パーソナルコンピュータ、ワ
ードプロセッサ等の多層回路板としても有効である。
は、移動通信用電子機器、電話交換機、大型電子計算
機、ワークステーション、パーソナルコンピュータ、ワ
ードプロセッサ等の多層回路板としても有効である。
【００２２】
【作用】本発明のコンデンサ内蔵セラミック多層回路板
の絶縁層と誘電体層とが反応しないのは、両者の焼成温
度に２００℃以上の差を設けたことにある。即ち、焼成
温度の高いシートを先に形成して焼成し、次いで、その
上に焼成温度が低いシートを積層して、前記焼成温度よ
り２００℃以下で焼成することにより、焼成温度の高い
方の元素の拡散速度が小さくなるためである。焼成温度
が２００℃低くなると拡散速度は約１／１００となる。
これによって、誘電体層の誘電率の低下は極めて小さく
なる。
の絶縁層と誘電体層とが反応しないのは、両者の焼成温
度に２００℃以上の差を設けたことにある。即ち、焼成
温度の高いシートを先に形成して焼成し、次いで、その
上に焼成温度が低いシートを積層して、前記焼成温度よ
り２００℃以下で焼成することにより、焼成温度の高い
方の元素の拡散速度が小さくなるためである。焼成温度
が２００℃低くなると拡散速度は約１／１００となる。
これによって、誘電体層の誘電率の低下は極めて小さく
なる。
【００２３】但し、比誘電率が４０未満の誘電体は、絶
縁層との反応による誘電率の低下が比較的小さく、本発
明の効果は小さい。一方、絶縁層の誘電率が１０以上の
ものでは信号の伝達速度が遅くなるので、コンデンサ内
蔵型として好ましくない。
縁層との反応による誘電率の低下が比較的小さく、本発
明の効果は小さい。一方、絶縁層の誘電率が１０以上の
ものでは信号の伝達速度が遅くなるので、コンデンサ内
蔵型として好ましくない。
【００２４】次に、本発明のセラミック多層回路板は焼
成時の歪みが極めて少ない。これに対して、従来の焼成
された誘電体を絶縁層に部分的に埋め込み挿入された多
層回路板は焼成時の歪みが大きい理由は、挿入部と非挿
入部とで絶縁層の焼成時の収縮率に差が生じるためであ
る。即ち、誘電体挿入部の絶縁層グリーンシートは収縮
するが、非挿入部では収縮が少ないことによる。本発明
においては、絶縁層と誘電体層とがほぼ全面で積層され
ているために、先に焼成された層が後で焼成されるグリ
ーンシートの焼成時の収縮を拘束し、その結果、歪みが
小さくなるものと考える。
成時の歪みが極めて少ない。これに対して、従来の焼成
された誘電体を絶縁層に部分的に埋め込み挿入された多
層回路板は焼成時の歪みが大きい理由は、挿入部と非挿
入部とで絶縁層の焼成時の収縮率に差が生じるためであ
る。即ち、誘電体挿入部の絶縁層グリーンシートは収縮
するが、非挿入部では収縮が少ないことによる。本発明
においては、絶縁層と誘電体層とがほぼ全面で積層され
ているために、先に焼成された層が後で焼成されるグリ
ーンシートの焼成時の収縮を拘束し、その結果、歪みが
小さくなるものと考える。
【００２５】また、本発明の多層回路板においては、誘
電体層の上下に設けた絶縁層の配線回路を電気的に接続
する場合、誘電体中にビアを形成して接続することによ
り回路配線の長さの短縮に有利である。なお、本発明者
らの検討によれば、誘電体層中の前記ビアを介して通さ
れる配線部分の長さは僅かであるため、電気信号の伝送
速度に及ぼす誘電体層の誘電率の影響は僅かであり、ほ
とんど影響がないことを確認している。こうしたビアを
形成することによりその全配線長を従来の９５％に減じ
ることができ、より高密度実装を図る上で有効である。
電体層の上下に設けた絶縁層の配線回路を電気的に接続
する場合、誘電体中にビアを形成して接続することによ
り回路配線の長さの短縮に有利である。なお、本発明者
らの検討によれば、誘電体層中の前記ビアを介して通さ
れる配線部分の長さは僅かであるため、電気信号の伝送
速度に及ぼす誘電体層の誘電率の影響は僅かであり、ほ
とんど影響がないことを確認している。こうしたビアを
形成することによりその全配線長を従来の９５％に減じ
ることができ、より高密度実装を図る上で有効である。
【００２６】
【実施例】以下、本発明を実施例により詳細に説明す
る。
る。
【００２７】〔実施例 １〕図１は、本発明の一実施例
であるコンデンサ内蔵セラミック多層回路板の断面模式
図である。誘電体層１を上下電極３によって挾むことに
よりコンデンサが形成される。上記誘電体層１は絶縁層
２と積層し焼成して一体化される。絶縁層２には導体４
が形成され、コンデンサの電極３と電気的に接続されて
多層回路板を形成する。なお、前記電極３は絶縁層２の
導体４の一部として同時に形成することができる。
であるコンデンサ内蔵セラミック多層回路板の断面模式
図である。誘電体層１を上下電極３によって挾むことに
よりコンデンサが形成される。上記誘電体層１は絶縁層
２と積層し焼成して一体化される。絶縁層２には導体４
が形成され、コンデンサの電極３と電気的に接続されて
多層回路板を形成する。なお、前記電極３は絶縁層２の
導体４の一部として同時に形成することができる。
【００２８】上記誘電体層１としてチタン酸バリウム系
高誘電体を用いた。該誘電体は１２２０℃で焼成したも
ので、比誘電率は３２５０であった。
高誘電体を用いた。該誘電体は１２２０℃で焼成したも
ので、比誘電率は３２５０であった。
【００２９】次に、硼硅酸鉛ガラス粉をフリットとして
配合したアルミナ粉末にポリビニルブチラールを加えて
泥しょう状にしたものをドクターブレードを用いたキャ
スティング成膜法によって、５ｃｍ×５ｃｍの絶縁層用
グリーンシートを作製した。
配合したアルミナ粉末にポリビニルブチラールを加えて
泥しょう状にしたものをドクターブレードを用いたキャ
スティング成膜法によって、５ｃｍ×５ｃｍの絶縁層用
グリーンシートを作製した。
【００３０】次に、ステンレス製金型を用いて外形と孔
部（ビアホール）を同時にパンチングして所定の形状に
形成したグリーンシート上に、Ａｇ粉を主成分とする導
体ペーストを塗布してビアホール内を充填した。このグ
リーンシート上に、上記導体ペーストをスクリーン印刷
して導体４を形成した。
部（ビアホール）を同時にパンチングして所定の形状に
形成したグリーンシート上に、Ａｇ粉を主成分とする導
体ペーストを塗布してビアホール内を充填した。このグ
リーンシート上に、上記導体ペーストをスクリーン印刷
して導体４を形成した。
【００３１】こうにして作製した複数枚の導体回路を有
する絶縁層用グリーンシートを前記チタン酸バリウム系
誘電体と積層し、熱プレス機を用いて１２０℃、圧力２
００ｋｇ／ｃｍ2の条件で上下両面から熱圧着して積層
体を作製した。該積層体を空気中、３５０℃で約１時間
加熱して脱脂した後、空気中で８５０℃，約１０分間焼
成し、図１に示す様なコンデンサ内蔵セラミック多層回
路板を得た。
する絶縁層用グリーンシートを前記チタン酸バリウム系
誘電体と積層し、熱プレス機を用いて１２０℃、圧力２
００ｋｇ／ｃｍ2の条件で上下両面から熱圧着して積層
体を作製した。該積層体を空気中、３５０℃で約１時間
加熱して脱脂した後、空気中で８５０℃，約１０分間焼
成し、図１に示す様なコンデンサ内蔵セラミック多層回
路板を得た。
【００３２】上記多層回路板の誘電体層の比誘電率は３
１２０（初期値の９６％）であり、基板の歪みも極めて
少なかった。
１２０（初期値の９６％）であり、基板の歪みも極めて
少なかった。
【００３３】また、前記配線用のビアを形成した誘電体
を用いたコンデンサ内蔵多層回路板の総配線長は、ビア
を形成しない場合の９５％となり、より高密度な多層回
路板を実現することができる。
を用いたコンデンサ内蔵多層回路板の総配線長は、ビア
を形成しない場合の９５％となり、より高密度な多層回
路板を実現することができる。
【００３４】〔比較例 １〕焼成後の比誘電率が６８５
０のチタン酸鉛系の誘電体用グリーンシートと、実施例
１の絶縁層用グリーンシートとを積層し、誘電体と絶縁
層とを同時焼成により形成し、コンデンサ内蔵多層回路
板を作製した。基板寸法，形状等は実施例１の多層回路
板と同じとした。焼成温度９００℃で誘電体層と絶縁層
とが反応し、誘電体層の比誘電率は１１２０に低下し
た。
０のチタン酸鉛系の誘電体用グリーンシートと、実施例
１の絶縁層用グリーンシートとを積層し、誘電体と絶縁
層とを同時焼成により形成し、コンデンサ内蔵多層回路
板を作製した。基板寸法，形状等は実施例１の多層回路
板と同じとした。焼成温度９００℃で誘電体層と絶縁層
とが反応し、誘電体層の比誘電率は１１２０に低下し
た。
【００３５】上記結果から、実施例１のコンデンサ内蔵
多層回路板は約３倍の総容量を有するコンデンサが内蔵
されていることが分かる。これを用いることにより、よ
り高密度なハイブリッドＩＣ用多層回路板を提供するこ
とができる。
多層回路板は約３倍の総容量を有するコンデンサが内蔵
されていることが分かる。これを用いることにより、よ
り高密度なハイブリッドＩＣ用多層回路板を提供するこ
とができる。
【００３６】〔実施例 ２〕焼成して多層配線化したア
ルミナ絶縁基板を２枚準備した。次に、ＢａＣＯ3粉末
とＴｉＯ2粉末にポリビニルブチラールを加えて泥しょ
う化し、ドクターブレードを用いたキャスティング成膜
法によって５ｃｍ×５ｃｍの未焼成の誘電体用グリーン
シートを作製した。
ルミナ絶縁基板を２枚準備した。次に、ＢａＣＯ3粉末
とＴｉＯ2粉末にポリビニルブチラールを加えて泥しょ
う化し、ドクターブレードを用いたキャスティング成膜
法によって５ｃｍ×５ｃｍの未焼成の誘電体用グリーン
シートを作製した。
【００３７】次に、ステンレス製金型を用いて外形とビ
アホールを同時にパンチングして形成し、Ａｇ導体ペー
ストを塗布してビアホール内を充填した。次いで該導体
ペーストをスクリーン印刷して電極３を形成した。次に
前記誘電体用グリーンシートを前記多層配線アルミナ基
板２枚でサンドイッチ状に積層し、熱プレス機を用いて
１２０℃、圧力２００ｋｇ／ｃｍ2で上下両面から熱圧
着し積層体を作製した。該積層体を空気中、３５０℃で
約１時間加熱して脱脂後、空気中で１２２０℃，約１０
分間焼成して、図１に示す様なコンデンサ内蔵セラミッ
ク多層回路板を得た。
アホールを同時にパンチングして形成し、Ａｇ導体ペー
ストを塗布してビアホール内を充填した。次いで該導体
ペーストをスクリーン印刷して電極３を形成した。次に
前記誘電体用グリーンシートを前記多層配線アルミナ基
板２枚でサンドイッチ状に積層し、熱プレス機を用いて
１２０℃、圧力２００ｋｇ／ｃｍ2で上下両面から熱圧
着し積層体を作製した。該積層体を空気中、３５０℃で
約１時間加熱して脱脂後、空気中で１２２０℃，約１０
分間焼成して、図１に示す様なコンデンサ内蔵セラミッ
ク多層回路板を得た。
【００３８】該多層回路板の誘電体層の比誘電率は３１
４０であり、基板の歪みも極めて少なかった。
４０であり、基板の歪みも極めて少なかった。
【００３９】〔実施例 ３〕必要とする全てのコンデン
サを基板内部に形成したコンデンサ内蔵セラミック多層
回路板を実施例１と同様にして作製し、該回路板にオペ
アンプ１００個を搭載したハイブリッドＩＣを作製し
た。
サを基板内部に形成したコンデンサ内蔵セラミック多層
回路板を実施例１と同様にして作製し、該回路板にオペ
アンプ１００個を搭載したハイブリッドＩＣを作製し
た。
【００４０】これに対して、比較例１と同様にして作製
した多層回路板では必要とするコンデンサを積層板内部
に全て取り込むことができず、不足分に相当するチップ
コンデンサを表面に実装することで補わなければなら
ず、十分な高密度化を図ることができなかった。
した多層回路板では必要とするコンデンサを積層板内部
に全て取り込むことができず、不足分に相当するチップ
コンデンサを表面に実装することで補わなければなら
ず、十分な高密度化を図ることができなかった。
【００４１】〔実施例 ４〕必要とする全てのコンデン
サを積層板内部に取り込んだコンデンサ内蔵セラミック
多層回路板を実施例１と同様にして作製し、これにノイ
ズフィルタを１９０個搭載してハイブリッドＩＣを作製
した。
サを積層板内部に取り込んだコンデンサ内蔵セラミック
多層回路板を実施例１と同様にして作製し、これにノイ
ズフィルタを１９０個搭載してハイブリッドＩＣを作製
した。
【００４２】これに対して、比較例１と同様の多層回路
板では必要とするコンデンサを積層板内部に全て取り込
むことができず、不足分に相当するチップコンデンサを
表面に実装しなければならず、十分な高密度化を図るこ
とができなかった。
板では必要とするコンデンサを積層板内部に全て取り込
むことができず、不足分に相当するチップコンデンサを
表面に実装しなければならず、十分な高密度化を図るこ
とができなかった。
【００４３】〔実施例 ５〕実施例１と同様な方法で作
製した多層回路板を構成部品として含む基板を用いてカ
メラ一体型ビデオの映像処理回路を試作した。従来はコ
ンデンサを形成した回路板を別に一層組み込んでいた
が、本発明の多層回路板を用いることにより多くのコン
デンサを多層回路板に内蔵することができるので、より
小型，軽量化を図ることができた。
製した多層回路板を構成部品として含む基板を用いてカ
メラ一体型ビデオの映像処理回路を試作した。従来はコ
ンデンサを形成した回路板を別に一層組み込んでいた
が、本発明の多層回路板を用いることにより多くのコン
デンサを多層回路板に内蔵することができるので、より
小型，軽量化を図ることができた。
【００４４】
【発明の効果】本発明によるコンデンサ内蔵セラミック
多層回路板は従来のものと比べて総容量の大きなコンデ
ンサを内蔵した高密度な多層回路板が実現でき、特に、
ハイブリッドＩＣ用の多層回路板として好適である。
多層回路板は従来のものと比べて総容量の大きなコンデ
ンサを内蔵した高密度な多層回路板が実現でき、特に、
ハイブリッドＩＣ用の多層回路板として好適である。
【図１】本発明の一実施例による多層回路板の断面構成
図である。
図である。
１…誘電体層，２…絶縁層，３…電極、４…導体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 満 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 神村 典孝 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (5)
- 【請求項１】 絶縁層と誘電体層とを積層し、該誘電体
層をコンデンサの誘電体として積層板内部に１個以上の
コンデンサを形成したセラミック多層回路板の製法にお
いて、焼成後の比誘電率が１０以下の絶縁層用グリーン
シートと、焼成後の比誘電率が４０以上の誘電体層用グ
リーンシートのいずれか一方の焼成温度が、他方の焼成
温度よりも少なくとも２００℃は低い焼成温度のグリー
ンシートを用い、前記焼成温度が高い方のグリーンシー
トを所定の温度で焼成して焼成体を形成し、次に、該焼
成体に前記焼成温度の低い方のグリーンシートを積層し
た後、前記焼成体の焼成温度よりも２００℃以下の温度
で焼成することを特徴とするコンデンサ内蔵セラミック
多層回路板の製法。 - 【請求項２】 絶縁層と誘電体層とを積層し、該誘電体
層をコンデンサの誘電体として積層板内部に１個以上の
コンデンサを形成したセラミック多層回路板の製法にお
いて、比誘電率が４０以上の誘電体層上に、該誘電体層
の焼成温度よりも少なくとも２００℃は低い焼成温度を
有し、焼成後の比誘電率が１０以下の絶縁層用グリーン
シートを積層した後、前記誘電体層の焼成温度よりも２
００℃以下の温度で焼成することを特徴とするコンデン
サ内蔵セラミック多層回路板の製法。 - 【請求項３】 前記誘電体層の上下に設けられた前記絶
縁層に配線回路を形成し、該上下絶縁層の配線回路を電
気的に接続するビアを前記誘電体層を貫通して設けた請
求項１または２に記載のコンデンサ内蔵セラミック多層
回路板の製法。 - 【請求項４】 絶縁層と誘電体層とを積層し、該誘電体
層をコンデンサの誘電体として積層板内部に複数個のコ
ンデンサを形成したセラミック多層回路板にオペレーシ
ョナルアンプを搭載したハイブリッドＩＣの製法におい
て、焼成後の比誘電率が１０以下の絶縁層用グリーンシ
ートと、焼成後の比誘電率が４０以上の誘電体層用グリ
ーンシートのいずれか一方の焼成温度が、他方の焼成温
度よりも少なくとも２００℃は低い焼成温度のグリーン
シートを用い、前記焼成温度が高い方のグリーンシート
を所定の温度で焼成して焼成体を形成し、次に、該焼成
体に前記焼成温度の低い方のグリーンシートを積層した
後、前記焼成体の焼成温度よりも２００℃以下の温度で
焼成したコンデンサ内蔵セラミック多層回路板を用いる
ことを特徴とするハイブリッドＩＣの製法。 - 【請求項５】 絶縁層と誘電体層とを積層し、該誘電体
層をコンデンサの誘電体として積層板内部に複数個のコ
ンデンサを形成したセラミック多層回路板にオペレーシ
ョナルアンプを搭載したハイブリッドＩＣの製法におい
て、比誘電率が４０以上の誘電体層上に、該誘電体層の
焼成温度よりも少なくとも２００℃は低い焼成温度を有
し、焼成後の比誘電率が１０以下の絶縁層用グリーンシ
ートを積層した後、前記誘電体層の焼成温度よりも２０
０℃以下の温度で焼成したコンデンサ内蔵セラミック多
層回路板を用いることを特徴とするハイブリッドＩＣの
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5071812A JPH06283380A (ja) | 1993-03-30 | 1993-03-30 | コンデンサ内蔵セラミック多層回路板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5071812A JPH06283380A (ja) | 1993-03-30 | 1993-03-30 | コンデンサ内蔵セラミック多層回路板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283380A true JPH06283380A (ja) | 1994-10-07 |
Family
ID=13471357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5071812A Pending JPH06283380A (ja) | 1993-03-30 | 1993-03-30 | コンデンサ内蔵セラミック多層回路板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283380A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100874A (ja) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP2002100875A (ja) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | プリント配線板およびコンデンサ |
| US6430030B2 (en) | 1998-01-15 | 2002-08-06 | International Business Machines Corporation | High k dielectric material with low k dielectric sheathed signal vias |
| US7855894B2 (en) | 1999-09-02 | 2010-12-21 | Ibiden Co., Ltd. | Printed circuit board |
| US7864542B2 (en) | 1999-09-02 | 2011-01-04 | Ibiden Co., Ltd. | Printed circuit board |
| JP2012099861A (ja) * | 1999-09-02 | 2012-05-24 | Ibiden Co Ltd | プリント配線板 |
-
1993
- 1993-03-30 JP JP5071812A patent/JPH06283380A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6430030B2 (en) | 1998-01-15 | 2002-08-06 | International Business Machines Corporation | High k dielectric material with low k dielectric sheathed signal vias |
| US8116091B2 (en) | 1999-09-02 | 2012-02-14 | Ibiden Co., Ltd. | Printed circuit board |
| US9060446B2 (en) | 1999-09-02 | 2015-06-16 | Ibiden Co., Ltd. | Printed circuit board |
| US8107253B2 (en) | 1999-09-02 | 2012-01-31 | Ibiden Co., Ltd. | Printed circuit board |
| US7864542B2 (en) | 1999-09-02 | 2011-01-04 | Ibiden Co., Ltd. | Printed circuit board |
| US7881069B2 (en) | 1999-09-02 | 2011-02-01 | Ibiden Co., Ltd. | Printed circuit board |
| US7978478B2 (en) | 1999-09-02 | 2011-07-12 | Ibiden Co., Ltd. | Printed circuit board |
| JP4726285B2 (ja) * | 1999-09-02 | 2011-07-20 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| US7995352B2 (en) | 1999-09-02 | 2011-08-09 | Ibiden Co., Ltd. | Printed circuit board |
| US7855894B2 (en) | 1999-09-02 | 2010-12-21 | Ibiden Co., Ltd. | Printed circuit board |
| JP2002100875A (ja) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | プリント配線板およびコンデンサ |
| JP2012114457A (ja) * | 1999-09-02 | 2012-06-14 | Ibiden Co Ltd | プリント配線板 |
| JP2012099861A (ja) * | 1999-09-02 | 2012-05-24 | Ibiden Co Ltd | プリント配線板 |
| US8331102B2 (en) | 1999-09-02 | 2012-12-11 | Ibiden Co., Ltd. | Printed circuit board |
| US8717772B2 (en) | 1999-09-02 | 2014-05-06 | Ibiden Co., Ltd. | Printed circuit board |
| US8763241B2 (en) | 1999-09-02 | 2014-07-01 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US8780573B2 (en) | 1999-09-02 | 2014-07-15 | Ibiden Co., Ltd. | Printed circuit board |
| US8830691B2 (en) | 1999-09-02 | 2014-09-09 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
| US8842440B2 (en) | 1999-09-02 | 2014-09-23 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
| JP2002100874A (ja) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US6588097B2 (en) | Method of manufacturing multilayered ceramic substrate and green ceramic laminate | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JP2785544B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2004134806A (ja) | 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法 | |
| US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| JPH06283380A (ja) | コンデンサ内蔵セラミック多層回路板の製法 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
| JP3955389B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JP2004186395A (ja) | セラミック基板の製造方法 | |
| JP2970652B1 (ja) | 積層セラミック部品およびその製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JPH1116776A (ja) | コンデンサアレイ | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| JPH04125990A (ja) | 多層セラミックス回路基板およびその製造方法 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
| JP2002151855A (ja) | 多層セラミック基板の製造方法 | |
| JP2003078061A (ja) | コンデンサ内蔵配線基板 | |
| JPH1116778A (ja) | コンデンサアレイ及びその製造方法 | |
| JPH04356997A (ja) | 多層配線基板の製造方法 | |
| JPH06334352A (ja) | セラミック回路基板およびその製造方法 |