JP2004186395A - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP2004186395A JP2004186395A JP2002351133A JP2002351133A JP2004186395A JP 2004186395 A JP2004186395 A JP 2004186395A JP 2002351133 A JP2002351133 A JP 2002351133A JP 2002351133 A JP2002351133 A JP 2002351133A JP 2004186395 A JP2004186395 A JP 2004186395A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- ceramic substrate
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 129
- 239000000919 ceramic Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 72
- 239000003989 dielectric material Substances 0.000 claims abstract description 47
- 238000007650 screen-printing Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 75
- 239000004020 conductor Substances 0.000 claims description 35
- 239000000203 mixture Substances 0.000 claims description 17
- 230000002040 relaxant effect Effects 0.000 claims description 3
- 229920005989 resin Polymers 0.000 abstract description 21
- 239000011347 resin Substances 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 272
- 238000010304 firing Methods 0.000 description 14
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 12
- 239000000843 powder Substances 0.000 description 9
- 238000007639 printing Methods 0.000 description 9
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000032798 delamination Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011812 mixed powder Substances 0.000 description 4
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 4
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229940116411 terpineol Drugs 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000011165 process development Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
- H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】層間の高精度の位置合わせが可能であり、かつ、受動素子形成のための異種材料を面内に高い信頼性で導入することができるセラミック基板の製造方法を提供する。
【解決手段】樹脂フィルム３０上の第１の領域に第１の誘電体材料をスクリーン印刷し、樹脂フィルム３０上の第２の領域に第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、樹脂フィルム３０上に、第１の誘電体材料からなる高誘電体率層２０ａと、第２の誘電体材料からなるベース誘電体層２４ａとを含む層を形成する工程と、樹脂フィルム３０から層を剥離する工程と、樹脂フィルム３０から剥離した層を焼成する工程とを有する。
【選択図】 図２
【解決手段】樹脂フィルム３０上の第１の領域に第１の誘電体材料をスクリーン印刷し、樹脂フィルム３０上の第２の領域に第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、樹脂フィルム３０上に、第１の誘電体材料からなる高誘電体率層２０ａと、第２の誘電体材料からなるベース誘電体層２４ａとを含む層を形成する工程と、樹脂フィルム３０から層を剥離する工程と、樹脂フィルム３０から剥離した層を焼成する工程とを有する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミック基板の製造方法に係り、特に、受動機能を内蔵するセラミック基板の製造方法に関する。
【０００２】
【従来の技術】
携帯電話に代表されるモバイル機器やＢｌｕｅｔｏｏｔｈによる無線情報通信、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等においては、音声データ、画像データ等の大容量のデータ信号をより高速に伝送することが求められてきている。
【０００３】
一方、そのような大容量のデータ信号の高速伝送を実現するためのモバイル端末機器は、その小型化、多機能化、高性能化が急速に進行している。
【０００４】
かかる端末機器の小型化を図るための手段として、実装技術による更なる高密度化が行われたり、高周波回路中のアンテナやフィルタ等の受動素子の一体モジュール化が行われている。このモジュール化のための技術として、これまで多くの手法が提案されてきている。中でも特に、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃ：低温焼成セラミックス）技術を用いてアンテナ層、フィルタ層、コンデンサ層等をモジュール中に組み込む手法が、比較的安価である等の利点により、モジュール化技術の主流となりつつある。
【０００５】
モジュールの更なる小型化を図るために、種々の観点から以下に述べるようなことが検討されている。
【０００６】
例えば材料開発の観点からは、高誘電率材料の開発が、モジュールの小型化の取組として行われている。伝送電磁波の波長は、伝送体材料の誘電率の平方根の逆数に比例する。このため、伝送体材料の誘電率が大きくなるほど、伝送電磁波の波長が短くなり、この結果、モジュールの小型化を図ることが可能となる。
【０００７】
また、構造、プロセス開発の観点からは、モジュール基板を小型化するために、誘電率の異なる層を多層構造のセラミック基板中に導入することにより一体化するプロセスの開発が行われている。
【０００８】
また、これら材料開発、プロセス開発の成果を製品に生かし、モジュールの小型化を実現するためには、各層の配線パターンなどの位置合わせ精度を厳密に制御することが必要とされる。
【０００９】
モジュール基板の小型化を図る方法として、多層構造の層部分に異種材料を導入することにより受動素子を形成し、キャパシタ等の表面実装部品等をセラミック基板中に内蔵化する種々の試みがなされている（例えば特許文献１乃至３を参照）。
【００１０】
例えば、材料組成の異なるセラミックグリーンシートを積層し、同一温度で一体焼成する方法が知られている。図７はかかる手法により形成されたモジュール基板の構造を示す概略図であり、図７（ａ）はモジュール基板の構造を示す断面図、図７（ｂ）はモジュール基板の各層を示す斜視図である。
【００１１】
図７（ａ）及び図７（ｂ）に示すように、配線、電極となる導体パターンが表面に形成された異種材料のグリーンシート１００ａ、１００ｂ、１００ｃ、１０２ａ、１０２ｂ、１０３ａ、１０３ｂ、１０３ｃ、１０２ｃが順次積層され、同一温度での焼成により一体化されている。グリーンシート１００ａ、１００ｂ、１００ｃと、グリーンシート１０２ａ、１０２ｂ、１０２ｃと、グリーンシート１０３ａ、１０３ｂ、１０３ｃとは、互いにその誘電率が異なっている。積層されたグリーンシートには、図７（ａ）に示すように、ビア１０４が形成されており、各グリーンシートの電極、配線等の導体層１０６がビアにより電気的に接続されている。基板内部には、異種材料のグリーンシートが電極で挟まれてなるキャパシタ等の受動素子が形成されている。
【００１２】
また、多層構造を構成する各グリーンシートの層の内部に孔を形成し、この孔の内部に異種材料を埋め込み、グリーンシート内のｘｙ方向に受動素子を形成することにより受動素子を内蔵化する方法も知られている。図８はかかる手法により形成されたモジュール基板の構造を示す概略図であり、図８（ａ）はモジュール基板の構造を示す断面図、図８（ｂ）はモジュール基板の各層を示す斜視図である。
【００１３】
図８（ａ）及び図８（ｂ）に示すように、配線、電極となる導体パターンが形成されたグリーンシート１０８ａ、１０８ｂ、１０８ｃ、１０８ｄが積層され、焼成により一体化されている。グリーンシート１０８ｂ、１０８ｃには孔が形成されており、その孔に異種材料が埋め込まれてなる受動素子１１０が形成されている。受動素子１１０が埋め込まれる孔の側壁には、受動素子１１０とグリーンシート１０８ｂ、１０８ｃとの間に生じる応力を緩和するための応力緩和層１１１が形成されている。また、各グリーンシート１０８ａ、１０８ｂ、１０８ｃ、１０８ｄにはビア１１２が形成されており、各グリーンシート１０８ａ、１０８ｂ、１０８ｃ、１０８ｄの電極、配線等の導体層１１４がビア１１２により電気的に接続されている。
【００１４】
【特許文献１】
特開平７−８６７４７号公報
【特許文献２】
特開平８−３２２４２号公報
【特許文献３】
特開平９−９２９８３号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、材料組成の異なるセラミックグリーンシートが積層され、同一温度で一体焼成された図７に示す基板では、個々の材料の焼成収縮率、収縮挙動が異なっている。このため、多層化の際に、層間の剥離が生じやすいという難点が想定される。
【００１６】
また、図７に示す異種材料のグリーンシートが積層された基板では、特性の異なる材料が層間をまたぐため、電気信号特性が不安定となる場合があると考えられる。また、低誘電率層からなる伝送回路と、キャパシタやフィルタ等の高誘電率層からなる回路とが層状に形成されているため、回路設計によっては、伝送線路が高誘電率層をまたぐこととなる。この結果、インピーダンスの不整合を引き起こすことも考えられる。さらには、受動素子が各異種材料の層で形成されるため、異種材料部まで伝送線路を引き出す必要がある。このため、基板表面にＳＭＤ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ）を形成する場合と比較して、受動素子を内蔵した結果、必ずしも接続線路の短縮化につながるとはいえない。さらには、受動素子として機能する異種材料が層として導入されるため、小さな受動素子を導入する場合であっても、１層の異種材料が必要となる。このため、小型化を実現しうる程度が制約されることとなる。
【００１７】
また、積層されたグリーンシートの内部に孔が形成され、その孔に異種材料が埋め込まれ受動素子が内蔵化された図８に示す基板では、異種材料の埋め込み部とベース材料との界面部に、収縮率の不整合によるストレスが生じてしまう。この結果、クラックが生じたり、層間の密着性が弱くなる等の難点があった。
【００１８】
また、上述した従来のセラミック基板では、いずれの場合もグリーンシートが用いられている。このグリーンシートに起因して、上記従来の方法では、モジュール基板の更なる小型化を実現するには、次のような難点が想定される。各グリーンシートを積層する際には、グリーンシートの一枚一枚の位置合わせを行った上で、積層されたグリーンシートが一体化される。しかしながら、グリーンシートは、成型後の保管時や取り扱い時に、寸法が変化してしまうことが知られている。このため、積層したグリーンシートの各層間のゼロコンマ数パーセントの位置ずれを回避することが困難であると考えられる。
【００１９】
また、高誘電率材料を用いる場合には、外寸とともに配線寸法が小さくなるために、更に高い精度の位置合わせを行うことが要求される。したがって、成型後の保管時や取り扱い時に寸法が変化してしまうという性質を有するグリーンシートを用いた従来の方法によるモジュール基板の更なる小型化には、限界があると考えられる。
【００２０】
本発明の目的は、層間の高精度の位置合わせが可能であり、かつ、受動素子形成のための異種材料を面内に高い信頼性で導入することができるセラミック基板の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的は、基体上の第１の領域に第１の誘電体材料をスクリーン印刷し、前記基体上の第２の領域に前記第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、前記基体上に、前記第１の誘電体材料からなる第１の誘電体層と、前記第２の誘電体材料からなる第２の誘電体層とを含む基本層を形成する工程と、前記基体から前記基本層を剥離する工程と、前記基体から剥離した前記基本層を焼成する工程とを有することを特徴とするセラミック基板の製造方法により達成される。スクリーン印刷法を用いることにより、高い位置精度で第１の誘電体層と第２の誘電体層とを印刷形成することができる。これにより、材料の寸法変化の影響を受けることなく基板を形成することができるので、高い精度及び信頼性で異種材料を基板内部に導入することができる。
【００２２】
また、上記のセラミック基板の製造方法において、前記基本層を形成する工程では、前記基体上の前記第１の領域周辺の第３の領域に、第３の誘電体材料をスクリーン印刷することにより、前記第１の誘電体層と前記第２の誘電体層の間に生じる応力を緩和するための第３の誘電体層を形成する工程を更に有するようにしてもよい。第３の誘電体層を形成することにより、異種材料間の収縮率の差に起因する応力を緩和することができ、クラックや層間の剥離の発生を抑制することができる。したがって、信頼性が高く、特性に優れたセラミック基板を製造することができる。
【００２３】
【発明の実施の形態】
本発明の一実施形態によるセラミック基板の製造方法について図１乃至図６を用いて説明する。図１は本実施形態によるセラミック基板の製造方法により製造されるセラミック基板の構造を示す断面図、図２乃至図６は本実施形態によるセラミック基板の製造方法を示す工程断面図である。
【００２４】
まず、本実施形態によるセラミック基板の製造方法により製造されるセラミック基板について図１を用いて説明する。図１では、第１の層１０、第２の層１２、第３の層１４、及び第４の層１６が積層された４層構造を有するセラミック基板の場合について例示している。
【００２５】
第１の層１０には、金属からなるビア１８ａと、受動素子等を構成する高誘電率材料からなる高誘電率層２０ａとが所定の位置に形成されており、高誘電率層２０ａの周辺には、誘電体材料からなる応力緩和層２２ａが形成されている。第１の層１０のビア１８ａ、高誘電率層２０ａ、及び応力緩和層２２ａが形成されていない領域には、誘電体材料からなるベース誘電体層２４ａが形成されている。第１の層１０の上層部には、所定のビア１８、高誘電率層２０に電気的に接続し、配線及び電極のパターンを有する導体層２６ａが形成されている。こうして、第１の層１０が構成されている。
【００２６】
第１の層１０上の第２の層１２には、第１の層１０の上層部の導体層２６ａに電気的に接続する金属からなるビア１８ｂと、受動素子等を構成する高誘電率の誘電体からなる高誘電率層２０ｂとが所定の位置に形成されており、高誘電率層２０ｂの周辺には、第１の層１０における場合と同様に、誘電体からなる応力緩和層２２ｂが形成されている。第２の層１２のビア１８ｂ、高誘電率層２０ｂ、及び応力緩和層２２ｂが形成されていない領域には、誘電体からなるベース誘電体層２４ｂが形成されている。第２の層１２の上層部には、第２の層１２の所定のビア１８ｂ、高誘電率層２０ｂに電気的に接続し、配線及び電極パターンを有する導体層２６ｂが形成されている。
【００２７】
第２の層１２上の第３の層１４、第４の層１６についても、第１の層１０、第２の層１２の場合と同様に、ビア１８ｃ、１８ｄ、高誘電率層２０ｃ、２０ｄ、応力緩和層２２ｃ、２２ｄ、ベース誘電体層２４ｃ、２４ｄ、導体層２６ｃ、２６ｄがそれぞれ形成されている。
【００２８】
上述した各層の高誘電率層と導体層とにより構成される回路は、例えば、伝送線路回路、アンテナ、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、キャパシタ等の機能を有するものである。例えば、高誘電率層の上下には、導体層からなる電極が形成されており、これらの受動素子が形成されている。そして、本実施形態によるセラミック基板の製造方法により製造されるセラミック基板は、例えば、１ＧＨｚ以上の高周波電波用の回路モジュールに適用することが可能なものである。
【００２９】
こうして、第１乃至第４の層からなる本実施形態によるセラミック基板の製造方法により製造されるセラミック基板が構成されている。
【００３０】
本実施形態によるセラミック基板の製造方法は、上述した多層構造を有するセラミック基板を、スクリーン印刷法を用いて形成することに主たる特徴がある。
【００３１】
スクリーン印刷法を用いることより、各層を構成するビア１８ａ、１８ｂ、１８ｃ、１８ｄ、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄ、応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄ、ベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄ、及び導体層２６ａ、２６ｂ、２６ｃ、２６ｄを高い位置精度で印刷形成することができ、保管時等に容易に寸法変化しうるグリーンシートを用いる必要がなく、材料の寸法変化の影響を受けることなく基板を形成することができるので、高い精度及び信頼性で受動素子等として機能する異種材料を基板内部に導入することができる。また、材料の寸法変化の影響を受けることなく基板を形成することができるとともに、スクリーン印刷法によれば高い位置精度で印刷材料を印刷することができるので、多層基板を構成する層間の位置合わせを高い精度で行うことができる。
【００３２】
以下、本実施形態によるセラミック基板の製造方法について図２乃至図６を用いて説明する。
【００３３】
まず、スクリーン印刷法を用いて各層を形成するために印刷する材料について説明する。
【００３４】
高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄを形成するための高誘電率材料は、例えば次のようにして作製することができる。
【００３５】
まず、平均粒径５μｍのＴｉＯ２粉末を２０ｖｏｌ％、平均粒径３μｍのＮｄＴｉＯ３結晶が析出する珪酸系ガラス粉末を８０ｖｏｌ％の割合で、これらの混合粉末を調合する。
【００３６】
次いで、調合した混合粉末に、バインダーとしてポリビニルブチラール（ＰＶＢ）樹脂を８ｗｔ％、可塑剤としてジブチルフタレート（ＤＢＰ）を３ｗｔ％の割合でそれぞれ添加する。さらに、アセトンを溶媒として加えた後、ボールミルで２０時間混合してスラリーを作製する。
【００３７】
次いで、ミリングされたスラリーを、らいかい機を用いてアセトン溶媒成分を蒸発させながら、テルピネオールを加え、ペースト化する。
【００３８】
次いで、三本ロールミルを用いて、得られたペーストを混合、分散させる。
【００３９】
こうして、高誘電率層２０ａを形成するためのペースト状の高誘電率材料が作製される。作製されたペースト上の高誘電率材料の粘度は、例えば３００Ｐａ・ｓ（３，０００ ｐｏｉｓｅ）である。
【００４０】
応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄを形成するための応力緩和層用誘電体材料は、例えば次のように作製することができる。
【００４１】
まず、平均粒径３μｍのアルミナ粉末を２０ｖｏｌ％、平均粒径２μｍのＴｉＯ２粉末を２０ｖｏｌ％、平均粒径３μｍのＭｇＣａＳｉＯ４結晶が析出する硼珪酸系ガラス粉末を６０ｖｏｌ％の割合で、これらの混合粉末を調合する。
【００４２】
次いで、調合した混合粉末に、バインダーとしてＰＶＢ樹脂を５ｗｔ％、可塑剤としてＤＢＰを１ｗｔ％の割合でそれぞれ添加する。さらに、アセトンを溶媒として加えた後、ボールミルで２０時間混合してスラリーを作製する。
【００４３】
次いで、これらのミリングされたスラリーを、らいかい機を用いてアセトン溶媒成分を蒸発させながら、テルピネオールを加え、ペースト化する。次いで、三本ロールミルを用いて、得られたペーストを混合、分散させる。
【００４４】
こうして、応力緩和層２２ａを形成するためのペースト状の応力緩和層用誘電体材が作製される。作製されたペースト状の応力緩和層用誘電材の粘度は、例えば２５０Ｐａ・ｓ（２，５００ ｐｏｉｓｅ）である。
【００４５】
ベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄを形成するためのベース材は、次のようにして作製することができる。
【００４６】
まず、平均粒径２μｍのアルミナ粉末を３０ｖｏｌ％、平均粒径３μｍのＭｇＣａＳｉＯ４結晶が析出する硼珪酸系ガラス粉末を７０ｖｏｌ％の割合で、これらの混合粉末を調合する。
【００４７】
次いで、調合した混合粉末に、バインダーとしてＰＶＢ樹脂を５ｗｔ％、可塑剤としてＤＢＰを２ｗｔ％の割合でそれぞれ添加する。さらに、アセトンを溶媒として加えた後、ボールミルで２０時間混合してスラリーを作製する。
【００４８】
次いで、これらのミリングされたスラリーを、らいかい機を用いてアセトン溶媒成分を蒸発させながら、テルピネオールを加え、ペースト化する。
【００４９】
次いで、三本ロールミルを用いて、得られたペーストを混合、分散させる。
【００５０】
こうして、ベース誘電体層を形成するためのペースト状のベース材が作製される。作製されたペースト状のベース材の粘度は、例えば３００Ｐａ・ｓ（３，０００ ｐｏｉｓｅ）である。
【００５１】
次に、本実施形態によるセラミック基板の製造方法の各工程について説明する。
【００５２】
まず、印刷台としての基板２８上の樹脂フィルム３０の所定の位置に、スクリーン印刷法を用いて、例えばＡｇペーストを柱状に印刷する。次いで、樹脂フィルム３０に印刷したＡｇペーストを、例えば８０℃の熱処理により乾燥する。こうして、Ａｇからなる柱状のビア１８ａが樹脂フィルム３０の所定の位置に形成される（図２（ａ）を参照）。なお、スクリーン印刷法によりＡｇペーストを印刷する際には、Ａｇペーストの粘度を調整し、所望の高さを有し、良好な形状を有するビア１８ａが形成されるように留意する。
【００５３】
次いで、スクリーン印刷法を用いて、樹脂フィルム３０の所定の位置に高誘電率材料を印刷する。次いで、樹脂フィルム３０に印刷した高誘電率材料を乾燥する。こうして、樹脂フィルム３０の所定の位置に、高誘電率材料からなる焼成前の高誘電率層２０ａが形成される（図２（ｂ）を参照）。
【００５４】
次いで、スクリーン印刷法を用いて、樹脂フィルム３０の高誘電率層２０ａの周辺に、応力緩和層２２ａとなる応力緩和層用誘電体材料を印刷する。次いで、印刷した応力緩和層用誘電体材料を、例えば８０℃の熱処理により乾燥する。こうして、高誘電率層２０ａの周辺に、応力緩和層用誘電体材料からなる焼成前の応力緩和層２２ａが形成される（図２（ｃ）を参照）。
【００５５】
高誘電率層２０ａの周辺に形成した応力緩和層２２ａは、高誘電率層２０ａとその後に形成するベース誘電体層２４ａとの中間の材料組成を有するものである。高誘電率層２０ａの周辺に、高誘電率層２０ａとベース誘電体層２４ａとの中間の材料組成を有する応力緩和層２２ａを形成することにより、異種材料間の収縮率の差に起因する応力を緩和することができ、クラックや層間の剥離の発生を抑制することができる。したがって、信頼性が高く、特性に優れたセラミック基板を製造することができる。
【００５６】
次いで、樹脂フィルム３０の未印刷の領域に、スクリーン印刷法を用いて、ベース誘電体層２４ａとなるベース材を印刷する。次いで、印刷したベース材を、例えば８０℃の熱処理により乾燥する。こうして、樹脂フィルム３０の未印刷の領域にベース材からなる焼成前のベース誘電体層２４ａが形成され、ビア１８ａ、高誘電率層２０ａ、及び応力緩和層２２ａがベース誘電体層２４ａに埋め込まれる（図２（ｃ）を参照）。
【００５７】
次いで、印刷されたビア１８ａ、高誘電率層２０ａ、応力緩和層２２ａ、及びベース誘電体層２４ａにより形成される層上に、スクリーン印刷法を用いて、所定の配線、電極パターン状にＡｇペーストを印刷する。次いで、例えば８０℃の熱処理により、印刷したＡｇペーストを乾燥する。こうして、所定の配線、電極パターンを有し、Ａｇからなる導体層２６ａが形成される（図３（ａ）を参照）。
【００５８】
次いで、上述のようにして、スクリーン印刷法により形成された層に対して、導体層２６ａが形成された面から、例えば２〜１０ｋｇｆ／ｃｍ２の圧力で加圧する。この加圧により、層は圧縮されて所定の厚さとなり、ビア１８ａ、高誘電率層２０ａ、応力緩和層２２ａ、及びベース誘電体層２４ａとにより形成される層上に凸状に印刷されていた導体層２６ａは、ベース誘電層２４ａ等に埋め込まれ、導体層２６ａが形成されていた面が平坦化される（図３（ｂ）を参照）。この平坦化により、多層基板として複数の層が積層された場合の基板のうねりを低減することができる。
【００５９】
こうして、焼成前のセラミック基板の第１の層１０が形成される。
【００６０】
次いで、第１の層１０を形成した場合と同様に、第２の層１２についても、スクリーン印刷法を用いて、ビア１８ｂ、高誘電率層２０ｂ、応力緩和層２２ｂ、及びベース誘電体層２４ｂを、第１の層１０上に順次形成していく（図３（ｃ）、図４（ａ）乃至図４（ｃ）を参照）。次いで、第１の層１０の場合と同様に、スクリーン印刷法によりＡｇペーストを印刷して導体層２６ｂを形成した後、所定の圧力で積層体を加圧する。こうして、焼成前のセラミック基板の第２の層１２が、第１の層１０上に形成される。
【００６１】
次いで、第１の層１０、第２の層１２を形成した場合と同様に、スクリーン印刷法を用いて、第３の層１４、第４の層１６を順次形成していく（図５（ａ）乃至図５（ｃ）、図６（ａ）を参照）。
【００６２】
各層の導体層の電極部分は、各層の高誘電率層を上下から挟むように形成され、これにより、キャパシタ、各種フィルタ等の受動素子が基板内部に形成される。
【００６３】
以上のようにして、スクリーン印刷法により、第１乃至第４の層からなる焼成前のセラミック基板が、樹脂フィルム３０上に形成される（図６（ａ）を参照）。
【００６４】
次いで、焼成前のセラミック基板を、樹脂フィルム３０から剥離する（図６（ｂ）を参照）。
【００６５】
次いで、樹脂フィルム３０から剥離したセラミック基板を、大気中で焼成し、一体化する（図６（ｃ）を参照）。焼成条件としては、例えば、焼成温度を９００℃、焼成時間を２時間とすることができる。あるいは、焼成温度を８０℃とし、３０分間加圧焼成してもよい。
【００６６】
こうして、図１に示す第１乃至第４層からなる本実施形態によるセラミック基板が製造される。
【００６７】
このように、本実施形態によれば、スクリーン印刷法により、セラミック基板の各層を構成するビア１８ａ、１８ｂ、１８ｃ、１８ｄ、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄ、応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄ、ベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄ、及び導体層２６ａ、２６ｂ、２６ｃ、２６ｄを印刷形成するので、高い精度及び信頼性で受動素子等として機能する異種材料を基板内部に導入することができる。また、多層基板を構成する層間の位置合わせを高い精度で行うことができる。
【００６８】
また、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄの周辺に、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄとベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄとの中間の材料組成を有する応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄを形成するので、異種材料間の収縮率の差に起因する応力を緩和することができ、クラックや層間の剥離の発生を抑制することができる。したがって、信頼性が高く、特性に優れたセラミック基板を製造することができる。
【００６９】
（評価結果）
本発明によるセラミック基板の製造方法によりＢｌｕｅｔｏｏｔｈ用のＲＦモジュールを製造した場合の位置合わせ精度、信頼性等について、従来技術と比較した。以下に示す表１は、この比較結果を示すものである。表１において、本発明の実施例と位置合わせ精度等について比較した比較例１は、受動機能を内蔵しない基板である。比較例２は、材料組成の異なるセラミックグリーンシートを積層し、同一温度で一体焼成する図７に示す従来の方法により作製された基板である。比較例３は、多層構造を構成する各グリーンシートの層の内部に孔を形成し、この孔の内部に異種材料を埋め込み、グリーンシート内のｘｙ方向に受動素子を形成することにより受動素子を内蔵化する図８に示す従来の方法により作製された基板である。
【００７０】
【表１】
【００７１】
表１から明らかなように、層間の位置合わせ精度が１００μｍの比較例１乃至３による場合に対し、本発明の実施例による場合は５０μｍという高い位置合わせ精度が得られた。これにより、本発明によれば、セラミック基板の層間の位置合わせを高い精度で行うことができることが確認された。
【００７２】
また、比較例２、３による場合に内蔵化することができた受動素子数は、それぞれ３５、４０であった。これに対し、本発明の実施例による場合に内蔵化することできた受動素子数は、比較例２、３による場合よりも多い４５であった。これにより、本発明によれば、多くの受動素子を内蔵化することができることが確認された。
【００７３】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００７４】
例えば、上記実施形態では、４層構造を有するセラミック基板を製造する場合について説明したが、製造するセラミック基板の層数はこれに限定されるものではなく、必要に応じて、セラミック基板の層数を適宜変更することができる。
【００７５】
また、高誘電率層、応力緩和層、ベース誘電体層の各層の材料は、上記実施形態で示したものに限定されるものではなく、スクリーン印刷法により印刷することができるものであれば、種々の誘電体材料を用いることができる。また、ビア、高誘電率層、応力緩和層を埋め込むベース誘電体層の材料としてペースト状のものを用いたが、粉末状の誘電体材料によりベース誘電体層を形成し、ビア、高誘電率層、応力緩和層を埋め込んでもよい。
【００７６】
また、上記実施形態では、ビア、導体層の材料としてＡｇペーストを用いたが、これに限定されるものではなく、スクリーン印刷法により印刷することができるものであれば、ビア、導体層の材料として、種々の導体ペーストを用いることができる。
【００７７】
また、上記実施形態では、高誘電率層とベース誘電体層との間に１層の応力緩和層を形成したが、応力緩和層の層数は１層に限定されるものではなく、複数の応力緩和層を形成してもよい。この場合、複数の応力緩和層の材料組成に傾斜をもたせることが望ましい。すなわち、複数の応力緩和層のうち、高誘電率層側の応力緩和層ほどその材料組成を高誘電率層の材料組成に近いものとし、ベース誘電体層側の応力緩和層ほどその材料組成をベース誘電体層の材料組成に近いものとすることが望ましい。
【００７８】
また、上記実施形態では、印刷台としての基板上の樹脂フィルムに、スクリーン印刷法により各種材料を印刷したが、印刷を行う基体はこれに限定されるものではなく種々の基体に印刷を行うことができる。
【００７９】
また、上記実施形態では、セラミック基板の各層の高誘電率層を、スクリーン印刷法により同一の材料を印刷することにより形成したが、所定の層の高誘電率層を形成するための材料を変更し、他の層と誘電率の異なる高誘電率層を形成してもよい。
【００８０】
また、同一の層においても、スクリーン印刷法を用いて異種材料をそれぞれ印刷し、同一の層において誘電率の異なる高誘電率層を形成してもよい。
【００８１】
また、上記実施形態では、ビア、高誘電率層、応力緩和層、ベース誘電体層の順に形成したが、形成する順序はこれに限定されるものではない。例えば、ビアを形成する前に高誘電率層を形成してもよい。
【００８２】
（付記１） 基体上の第１の領域に第１の誘電体材料をスクリーン印刷し、前記基体上の第２の領域に前記第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、前記基体上に、前記第１の誘電体材料からなる第１の誘電体層と、前記第２の誘電体材料からなる第２の誘電体層とを含む基本層を形成する工程と、前記基体から前記基本層を剥離する工程と、前記基体から剥離した前記基本層を焼成する工程とを有することを特徴とするセラミック基板の製造方法。
【００８３】
（付記２） 付記１記載のセラミック基板の製造方法において、前記基体上に前記基本層を形成する工程を繰り返して行うことにより、前記基体上に、前記第１の誘電体層と前記第２の誘電体層とを含む前記基本層を複数層積層することを特徴とするセラミック基板の製造方法。
【００８４】
（付記３） 付記２記載のセラミック基板の形成方法において、複数の前記基本層のうちの少なくとも一の前記基本層の前記第１の誘電体層は、他の前記基本層の前記第１の誘電体層とは異なる誘電率を有することを特徴とするセラミック基板の製造方法。
【００８５】
（付記４） 付記１乃至３のいずれかに記載のセラミック基板の製造方法において、前記基本層を形成する工程では、前記基体上の前記第１の領域周辺の第３の領域に、第３の誘電体材料をスクリーン印刷することにより、前記第１の誘電体層と前記第２の誘電体層の間に生じる応力を緩和するための第３の誘電体層を形成する工程を更に有することを特徴とするはセラミック基板の製造方法。
【００８６】
（付記５） 付記４記載のセラミック基板の製造方法において、前記第３の誘電体材料は、前記第１の誘電体材料と前記第２の誘電体材料との間の材料組成を有することを特徴とするセラミック基板の製造方法。
【００８７】
（付記６） 付記１乃至５のいずれかに記載のセラミック基板の製造方法において、前記基本層を形成する工程では、前記基体上の第４の領域に導体ペーストをスクリーン印刷することにより、ビアを形成することを特徴とするセラミック基板の製造方法。
【００８８】
（付記７） 付記６記載のセラミック基板の製造方法において、前記基本層を形成する工程では、柱状の前記ビアを形成することを特徴とするセラミック基板の製造方法。
【００８９】
（付記８） 付記１乃至７のいずれかに記載のセラミック基板の製造方法において、前記基本層を形成する工程の後に、前記基本層上に導体ペーストをスクリーン印刷することにより、導体層を形成する工程を更に有することを特徴とするセラミック基板の製造方法。
【００９０】
（付記９） 付記８記載のセラミック基板の製造方法において、前記導体層を形成する工程の後に、前記第１の誘電体層と前記第２の誘電体層とを含む前記基本層を、前記導体層が形成された面から加圧することにより、前記基本層の前記導体層が形成された面を平坦化する工程を更に有することを特徴とするセラミック基板の製造方法。
【００９１】
（付記１０） 付記８又は９記載のセラミック基板の製造方法において、前記第１の誘電体層と前記導体層とにより構成される回路は、伝送線回路、アンテナ、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、及びキャパシタのうちの少なくともいずれか２つの機能を有することを特徴とするセラミック基板の製造方法。
【００９２】
（付記１１） 付記１乃至１０のいずれか１項に記載のセラミック基板の製造方法において、前記基本層を形成する工程では、粉末状又はペースト状の前記第２の誘電体材料をスクリーン印刷することにより、前記第１の誘電体層を前記第２の誘電体層で埋め込むことを特徴とするセラミック基板の製造方法。
【００９３】
（付記１２） 付記１乃至１１のいずれかに記載のセラミック基板の製造方法において、前記第１の誘電体層の上下に導体層を形成することにより、前記第１の誘電体層が形成された領域に受動素子を形成する工程を更に有することを特徴とするセラミック基板の製造方法。
【００９４】
【発明の効果】
以上の通り、本発明によれば、基体上の第１の領域に第１の誘電体材料をスクリーン印刷し、基体上の第２の領域に第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、基体上に、第１の誘電体材料からなる第１の誘電体層と、第２の誘電体材料からなる第２の誘電体層とを含む基本層を形成し、基体から基本層を剥離し、基体から剥離した基本層を焼成するので、セラミック基板の層間の高精度の位置合わせが可能であり、かつ、受動素子形成のための異種材料を面内に高い信頼性で導入することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるセラミック基板により製造されるセラミック基板の構造を示す断面図である。
【図２】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その１）である。
【図３】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その２）である。
【図４】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その３）である。
【図５】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その４）である。
【図６】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その５）である。
【図７】従来のセラミック基板の構造を示す概略図である。
【図８】従来のセラミック基板の構造を示す概略図である。
【符号の説明】
１０…第１の層
１２…第２の層
１４…第３の層
１６…第４の層
１８ａ、１８ｂ、１８ｃ、１８ｄ…ビア
２０ａ、２０ｂ、２０ｃ、２０ｄ…高誘電率層
２２ａ、２２ｂ、２２ｃ、２２ｄ…応力緩和層
２４ａ、２４ｂ、２４ｃ、２４ｄ…ベース誘電体層
２６ａ、２６ｂ、２６ｃ、２６ｄ…導体層
２８…基板
３０…樹脂フィルム
１００ａ、１００ｂ、１００ｃ…グリーンシート
１０２ａ、１０２ｂ、１０２ｃ…グリーンシート
１０３ａ、１０３ｂ、１０３ｃ…グリーンシート
１０４…ビア
１０６…導体層
１０８ａ、１０８ｂ、１０８ｃ…グリーンシート
１１０…受動素子
１１１…応力緩和層
１１２…ビア
１１４…導体層
【発明の属する技術分野】
本発明は、セラミック基板の製造方法に係り、特に、受動機能を内蔵するセラミック基板の製造方法に関する。
【０００２】
【従来の技術】
携帯電話に代表されるモバイル機器やＢｌｕｅｔｏｏｔｈによる無線情報通信、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等においては、音声データ、画像データ等の大容量のデータ信号をより高速に伝送することが求められてきている。
【０００３】
一方、そのような大容量のデータ信号の高速伝送を実現するためのモバイル端末機器は、その小型化、多機能化、高性能化が急速に進行している。
【０００４】
かかる端末機器の小型化を図るための手段として、実装技術による更なる高密度化が行われたり、高周波回路中のアンテナやフィルタ等の受動素子の一体モジュール化が行われている。このモジュール化のための技術として、これまで多くの手法が提案されてきている。中でも特に、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃ：低温焼成セラミックス）技術を用いてアンテナ層、フィルタ層、コンデンサ層等をモジュール中に組み込む手法が、比較的安価である等の利点により、モジュール化技術の主流となりつつある。
【０００５】
モジュールの更なる小型化を図るために、種々の観点から以下に述べるようなことが検討されている。
【０００６】
例えば材料開発の観点からは、高誘電率材料の開発が、モジュールの小型化の取組として行われている。伝送電磁波の波長は、伝送体材料の誘電率の平方根の逆数に比例する。このため、伝送体材料の誘電率が大きくなるほど、伝送電磁波の波長が短くなり、この結果、モジュールの小型化を図ることが可能となる。
【０００７】
また、構造、プロセス開発の観点からは、モジュール基板を小型化するために、誘電率の異なる層を多層構造のセラミック基板中に導入することにより一体化するプロセスの開発が行われている。
【０００８】
また、これら材料開発、プロセス開発の成果を製品に生かし、モジュールの小型化を実現するためには、各層の配線パターンなどの位置合わせ精度を厳密に制御することが必要とされる。
【０００９】
モジュール基板の小型化を図る方法として、多層構造の層部分に異種材料を導入することにより受動素子を形成し、キャパシタ等の表面実装部品等をセラミック基板中に内蔵化する種々の試みがなされている（例えば特許文献１乃至３を参照）。
【００１０】
例えば、材料組成の異なるセラミックグリーンシートを積層し、同一温度で一体焼成する方法が知られている。図７はかかる手法により形成されたモジュール基板の構造を示す概略図であり、図７（ａ）はモジュール基板の構造を示す断面図、図７（ｂ）はモジュール基板の各層を示す斜視図である。
【００１１】
図７（ａ）及び図７（ｂ）に示すように、配線、電極となる導体パターンが表面に形成された異種材料のグリーンシート１００ａ、１００ｂ、１００ｃ、１０２ａ、１０２ｂ、１０３ａ、１０３ｂ、１０３ｃ、１０２ｃが順次積層され、同一温度での焼成により一体化されている。グリーンシート１００ａ、１００ｂ、１００ｃと、グリーンシート１０２ａ、１０２ｂ、１０２ｃと、グリーンシート１０３ａ、１０３ｂ、１０３ｃとは、互いにその誘電率が異なっている。積層されたグリーンシートには、図７（ａ）に示すように、ビア１０４が形成されており、各グリーンシートの電極、配線等の導体層１０６がビアにより電気的に接続されている。基板内部には、異種材料のグリーンシートが電極で挟まれてなるキャパシタ等の受動素子が形成されている。
【００１２】
また、多層構造を構成する各グリーンシートの層の内部に孔を形成し、この孔の内部に異種材料を埋め込み、グリーンシート内のｘｙ方向に受動素子を形成することにより受動素子を内蔵化する方法も知られている。図８はかかる手法により形成されたモジュール基板の構造を示す概略図であり、図８（ａ）はモジュール基板の構造を示す断面図、図８（ｂ）はモジュール基板の各層を示す斜視図である。
【００１３】
図８（ａ）及び図８（ｂ）に示すように、配線、電極となる導体パターンが形成されたグリーンシート１０８ａ、１０８ｂ、１０８ｃ、１０８ｄが積層され、焼成により一体化されている。グリーンシート１０８ｂ、１０８ｃには孔が形成されており、その孔に異種材料が埋め込まれてなる受動素子１１０が形成されている。受動素子１１０が埋め込まれる孔の側壁には、受動素子１１０とグリーンシート１０８ｂ、１０８ｃとの間に生じる応力を緩和するための応力緩和層１１１が形成されている。また、各グリーンシート１０８ａ、１０８ｂ、１０８ｃ、１０８ｄにはビア１１２が形成されており、各グリーンシート１０８ａ、１０８ｂ、１０８ｃ、１０８ｄの電極、配線等の導体層１１４がビア１１２により電気的に接続されている。
【００１４】
【特許文献１】
特開平７−８６７４７号公報
【特許文献２】
特開平８−３２２４２号公報
【特許文献３】
特開平９−９２９８３号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、材料組成の異なるセラミックグリーンシートが積層され、同一温度で一体焼成された図７に示す基板では、個々の材料の焼成収縮率、収縮挙動が異なっている。このため、多層化の際に、層間の剥離が生じやすいという難点が想定される。
【００１６】
また、図７に示す異種材料のグリーンシートが積層された基板では、特性の異なる材料が層間をまたぐため、電気信号特性が不安定となる場合があると考えられる。また、低誘電率層からなる伝送回路と、キャパシタやフィルタ等の高誘電率層からなる回路とが層状に形成されているため、回路設計によっては、伝送線路が高誘電率層をまたぐこととなる。この結果、インピーダンスの不整合を引き起こすことも考えられる。さらには、受動素子が各異種材料の層で形成されるため、異種材料部まで伝送線路を引き出す必要がある。このため、基板表面にＳＭＤ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ）を形成する場合と比較して、受動素子を内蔵した結果、必ずしも接続線路の短縮化につながるとはいえない。さらには、受動素子として機能する異種材料が層として導入されるため、小さな受動素子を導入する場合であっても、１層の異種材料が必要となる。このため、小型化を実現しうる程度が制約されることとなる。
【００１７】
また、積層されたグリーンシートの内部に孔が形成され、その孔に異種材料が埋め込まれ受動素子が内蔵化された図８に示す基板では、異種材料の埋め込み部とベース材料との界面部に、収縮率の不整合によるストレスが生じてしまう。この結果、クラックが生じたり、層間の密着性が弱くなる等の難点があった。
【００１８】
また、上述した従来のセラミック基板では、いずれの場合もグリーンシートが用いられている。このグリーンシートに起因して、上記従来の方法では、モジュール基板の更なる小型化を実現するには、次のような難点が想定される。各グリーンシートを積層する際には、グリーンシートの一枚一枚の位置合わせを行った上で、積層されたグリーンシートが一体化される。しかしながら、グリーンシートは、成型後の保管時や取り扱い時に、寸法が変化してしまうことが知られている。このため、積層したグリーンシートの各層間のゼロコンマ数パーセントの位置ずれを回避することが困難であると考えられる。
【００１９】
また、高誘電率材料を用いる場合には、外寸とともに配線寸法が小さくなるために、更に高い精度の位置合わせを行うことが要求される。したがって、成型後の保管時や取り扱い時に寸法が変化してしまうという性質を有するグリーンシートを用いた従来の方法によるモジュール基板の更なる小型化には、限界があると考えられる。
【００２０】
本発明の目的は、層間の高精度の位置合わせが可能であり、かつ、受動素子形成のための異種材料を面内に高い信頼性で導入することができるセラミック基板の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的は、基体上の第１の領域に第１の誘電体材料をスクリーン印刷し、前記基体上の第２の領域に前記第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、前記基体上に、前記第１の誘電体材料からなる第１の誘電体層と、前記第２の誘電体材料からなる第２の誘電体層とを含む基本層を形成する工程と、前記基体から前記基本層を剥離する工程と、前記基体から剥離した前記基本層を焼成する工程とを有することを特徴とするセラミック基板の製造方法により達成される。スクリーン印刷法を用いることにより、高い位置精度で第１の誘電体層と第２の誘電体層とを印刷形成することができる。これにより、材料の寸法変化の影響を受けることなく基板を形成することができるので、高い精度及び信頼性で異種材料を基板内部に導入することができる。
【００２２】
また、上記のセラミック基板の製造方法において、前記基本層を形成する工程では、前記基体上の前記第１の領域周辺の第３の領域に、第３の誘電体材料をスクリーン印刷することにより、前記第１の誘電体層と前記第２の誘電体層の間に生じる応力を緩和するための第３の誘電体層を形成する工程を更に有するようにしてもよい。第３の誘電体層を形成することにより、異種材料間の収縮率の差に起因する応力を緩和することができ、クラックや層間の剥離の発生を抑制することができる。したがって、信頼性が高く、特性に優れたセラミック基板を製造することができる。
【００２３】
【発明の実施の形態】
本発明の一実施形態によるセラミック基板の製造方法について図１乃至図６を用いて説明する。図１は本実施形態によるセラミック基板の製造方法により製造されるセラミック基板の構造を示す断面図、図２乃至図６は本実施形態によるセラミック基板の製造方法を示す工程断面図である。
【００２４】
まず、本実施形態によるセラミック基板の製造方法により製造されるセラミック基板について図１を用いて説明する。図１では、第１の層１０、第２の層１２、第３の層１４、及び第４の層１６が積層された４層構造を有するセラミック基板の場合について例示している。
【００２５】
第１の層１０には、金属からなるビア１８ａと、受動素子等を構成する高誘電率材料からなる高誘電率層２０ａとが所定の位置に形成されており、高誘電率層２０ａの周辺には、誘電体材料からなる応力緩和層２２ａが形成されている。第１の層１０のビア１８ａ、高誘電率層２０ａ、及び応力緩和層２２ａが形成されていない領域には、誘電体材料からなるベース誘電体層２４ａが形成されている。第１の層１０の上層部には、所定のビア１８、高誘電率層２０に電気的に接続し、配線及び電極のパターンを有する導体層２６ａが形成されている。こうして、第１の層１０が構成されている。
【００２６】
第１の層１０上の第２の層１２には、第１の層１０の上層部の導体層２６ａに電気的に接続する金属からなるビア１８ｂと、受動素子等を構成する高誘電率の誘電体からなる高誘電率層２０ｂとが所定の位置に形成されており、高誘電率層２０ｂの周辺には、第１の層１０における場合と同様に、誘電体からなる応力緩和層２２ｂが形成されている。第２の層１２のビア１８ｂ、高誘電率層２０ｂ、及び応力緩和層２２ｂが形成されていない領域には、誘電体からなるベース誘電体層２４ｂが形成されている。第２の層１２の上層部には、第２の層１２の所定のビア１８ｂ、高誘電率層２０ｂに電気的に接続し、配線及び電極パターンを有する導体層２６ｂが形成されている。
【００２７】
第２の層１２上の第３の層１４、第４の層１６についても、第１の層１０、第２の層１２の場合と同様に、ビア１８ｃ、１８ｄ、高誘電率層２０ｃ、２０ｄ、応力緩和層２２ｃ、２２ｄ、ベース誘電体層２４ｃ、２４ｄ、導体層２６ｃ、２６ｄがそれぞれ形成されている。
【００２８】
上述した各層の高誘電率層と導体層とにより構成される回路は、例えば、伝送線路回路、アンテナ、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、キャパシタ等の機能を有するものである。例えば、高誘電率層の上下には、導体層からなる電極が形成されており、これらの受動素子が形成されている。そして、本実施形態によるセラミック基板の製造方法により製造されるセラミック基板は、例えば、１ＧＨｚ以上の高周波電波用の回路モジュールに適用することが可能なものである。
【００２９】
こうして、第１乃至第４の層からなる本実施形態によるセラミック基板の製造方法により製造されるセラミック基板が構成されている。
【００３０】
本実施形態によるセラミック基板の製造方法は、上述した多層構造を有するセラミック基板を、スクリーン印刷法を用いて形成することに主たる特徴がある。
【００３１】
スクリーン印刷法を用いることより、各層を構成するビア１８ａ、１８ｂ、１８ｃ、１８ｄ、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄ、応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄ、ベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄ、及び導体層２６ａ、２６ｂ、２６ｃ、２６ｄを高い位置精度で印刷形成することができ、保管時等に容易に寸法変化しうるグリーンシートを用いる必要がなく、材料の寸法変化の影響を受けることなく基板を形成することができるので、高い精度及び信頼性で受動素子等として機能する異種材料を基板内部に導入することができる。また、材料の寸法変化の影響を受けることなく基板を形成することができるとともに、スクリーン印刷法によれば高い位置精度で印刷材料を印刷することができるので、多層基板を構成する層間の位置合わせを高い精度で行うことができる。
【００３２】
以下、本実施形態によるセラミック基板の製造方法について図２乃至図６を用いて説明する。
【００３３】
まず、スクリーン印刷法を用いて各層を形成するために印刷する材料について説明する。
【００３４】
高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄを形成するための高誘電率材料は、例えば次のようにして作製することができる。
【００３５】
まず、平均粒径５μｍのＴｉＯ２粉末を２０ｖｏｌ％、平均粒径３μｍのＮｄＴｉＯ３結晶が析出する珪酸系ガラス粉末を８０ｖｏｌ％の割合で、これらの混合粉末を調合する。
【００３６】
次いで、調合した混合粉末に、バインダーとしてポリビニルブチラール（ＰＶＢ）樹脂を８ｗｔ％、可塑剤としてジブチルフタレート（ＤＢＰ）を３ｗｔ％の割合でそれぞれ添加する。さらに、アセトンを溶媒として加えた後、ボールミルで２０時間混合してスラリーを作製する。
【００３７】
次いで、ミリングされたスラリーを、らいかい機を用いてアセトン溶媒成分を蒸発させながら、テルピネオールを加え、ペースト化する。
【００３８】
次いで、三本ロールミルを用いて、得られたペーストを混合、分散させる。
【００３９】
こうして、高誘電率層２０ａを形成するためのペースト状の高誘電率材料が作製される。作製されたペースト上の高誘電率材料の粘度は、例えば３００Ｐａ・ｓ（３，０００ ｐｏｉｓｅ）である。
【００４０】
応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄを形成するための応力緩和層用誘電体材料は、例えば次のように作製することができる。
【００４１】
まず、平均粒径３μｍのアルミナ粉末を２０ｖｏｌ％、平均粒径２μｍのＴｉＯ２粉末を２０ｖｏｌ％、平均粒径３μｍのＭｇＣａＳｉＯ４結晶が析出する硼珪酸系ガラス粉末を６０ｖｏｌ％の割合で、これらの混合粉末を調合する。
【００４２】
次いで、調合した混合粉末に、バインダーとしてＰＶＢ樹脂を５ｗｔ％、可塑剤としてＤＢＰを１ｗｔ％の割合でそれぞれ添加する。さらに、アセトンを溶媒として加えた後、ボールミルで２０時間混合してスラリーを作製する。
【００４３】
次いで、これらのミリングされたスラリーを、らいかい機を用いてアセトン溶媒成分を蒸発させながら、テルピネオールを加え、ペースト化する。次いで、三本ロールミルを用いて、得られたペーストを混合、分散させる。
【００４４】
こうして、応力緩和層２２ａを形成するためのペースト状の応力緩和層用誘電体材が作製される。作製されたペースト状の応力緩和層用誘電材の粘度は、例えば２５０Ｐａ・ｓ（２，５００ ｐｏｉｓｅ）である。
【００４５】
ベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄを形成するためのベース材は、次のようにして作製することができる。
【００４６】
まず、平均粒径２μｍのアルミナ粉末を３０ｖｏｌ％、平均粒径３μｍのＭｇＣａＳｉＯ４結晶が析出する硼珪酸系ガラス粉末を７０ｖｏｌ％の割合で、これらの混合粉末を調合する。
【００４７】
次いで、調合した混合粉末に、バインダーとしてＰＶＢ樹脂を５ｗｔ％、可塑剤としてＤＢＰを２ｗｔ％の割合でそれぞれ添加する。さらに、アセトンを溶媒として加えた後、ボールミルで２０時間混合してスラリーを作製する。
【００４８】
次いで、これらのミリングされたスラリーを、らいかい機を用いてアセトン溶媒成分を蒸発させながら、テルピネオールを加え、ペースト化する。
【００４９】
次いで、三本ロールミルを用いて、得られたペーストを混合、分散させる。
【００５０】
こうして、ベース誘電体層を形成するためのペースト状のベース材が作製される。作製されたペースト状のベース材の粘度は、例えば３００Ｐａ・ｓ（３，０００ ｐｏｉｓｅ）である。
【００５１】
次に、本実施形態によるセラミック基板の製造方法の各工程について説明する。
【００５２】
まず、印刷台としての基板２８上の樹脂フィルム３０の所定の位置に、スクリーン印刷法を用いて、例えばＡｇペーストを柱状に印刷する。次いで、樹脂フィルム３０に印刷したＡｇペーストを、例えば８０℃の熱処理により乾燥する。こうして、Ａｇからなる柱状のビア１８ａが樹脂フィルム３０の所定の位置に形成される（図２（ａ）を参照）。なお、スクリーン印刷法によりＡｇペーストを印刷する際には、Ａｇペーストの粘度を調整し、所望の高さを有し、良好な形状を有するビア１８ａが形成されるように留意する。
【００５３】
次いで、スクリーン印刷法を用いて、樹脂フィルム３０の所定の位置に高誘電率材料を印刷する。次いで、樹脂フィルム３０に印刷した高誘電率材料を乾燥する。こうして、樹脂フィルム３０の所定の位置に、高誘電率材料からなる焼成前の高誘電率層２０ａが形成される（図２（ｂ）を参照）。
【００５４】
次いで、スクリーン印刷法を用いて、樹脂フィルム３０の高誘電率層２０ａの周辺に、応力緩和層２２ａとなる応力緩和層用誘電体材料を印刷する。次いで、印刷した応力緩和層用誘電体材料を、例えば８０℃の熱処理により乾燥する。こうして、高誘電率層２０ａの周辺に、応力緩和層用誘電体材料からなる焼成前の応力緩和層２２ａが形成される（図２（ｃ）を参照）。
【００５５】
高誘電率層２０ａの周辺に形成した応力緩和層２２ａは、高誘電率層２０ａとその後に形成するベース誘電体層２４ａとの中間の材料組成を有するものである。高誘電率層２０ａの周辺に、高誘電率層２０ａとベース誘電体層２４ａとの中間の材料組成を有する応力緩和層２２ａを形成することにより、異種材料間の収縮率の差に起因する応力を緩和することができ、クラックや層間の剥離の発生を抑制することができる。したがって、信頼性が高く、特性に優れたセラミック基板を製造することができる。
【００５６】
次いで、樹脂フィルム３０の未印刷の領域に、スクリーン印刷法を用いて、ベース誘電体層２４ａとなるベース材を印刷する。次いで、印刷したベース材を、例えば８０℃の熱処理により乾燥する。こうして、樹脂フィルム３０の未印刷の領域にベース材からなる焼成前のベース誘電体層２４ａが形成され、ビア１８ａ、高誘電率層２０ａ、及び応力緩和層２２ａがベース誘電体層２４ａに埋め込まれる（図２（ｃ）を参照）。
【００５７】
次いで、印刷されたビア１８ａ、高誘電率層２０ａ、応力緩和層２２ａ、及びベース誘電体層２４ａにより形成される層上に、スクリーン印刷法を用いて、所定の配線、電極パターン状にＡｇペーストを印刷する。次いで、例えば８０℃の熱処理により、印刷したＡｇペーストを乾燥する。こうして、所定の配線、電極パターンを有し、Ａｇからなる導体層２６ａが形成される（図３（ａ）を参照）。
【００５８】
次いで、上述のようにして、スクリーン印刷法により形成された層に対して、導体層２６ａが形成された面から、例えば２〜１０ｋｇｆ／ｃｍ２の圧力で加圧する。この加圧により、層は圧縮されて所定の厚さとなり、ビア１８ａ、高誘電率層２０ａ、応力緩和層２２ａ、及びベース誘電体層２４ａとにより形成される層上に凸状に印刷されていた導体層２６ａは、ベース誘電層２４ａ等に埋め込まれ、導体層２６ａが形成されていた面が平坦化される（図３（ｂ）を参照）。この平坦化により、多層基板として複数の層が積層された場合の基板のうねりを低減することができる。
【００５９】
こうして、焼成前のセラミック基板の第１の層１０が形成される。
【００６０】
次いで、第１の層１０を形成した場合と同様に、第２の層１２についても、スクリーン印刷法を用いて、ビア１８ｂ、高誘電率層２０ｂ、応力緩和層２２ｂ、及びベース誘電体層２４ｂを、第１の層１０上に順次形成していく（図３（ｃ）、図４（ａ）乃至図４（ｃ）を参照）。次いで、第１の層１０の場合と同様に、スクリーン印刷法によりＡｇペーストを印刷して導体層２６ｂを形成した後、所定の圧力で積層体を加圧する。こうして、焼成前のセラミック基板の第２の層１２が、第１の層１０上に形成される。
【００６１】
次いで、第１の層１０、第２の層１２を形成した場合と同様に、スクリーン印刷法を用いて、第３の層１４、第４の層１６を順次形成していく（図５（ａ）乃至図５（ｃ）、図６（ａ）を参照）。
【００６２】
各層の導体層の電極部分は、各層の高誘電率層を上下から挟むように形成され、これにより、キャパシタ、各種フィルタ等の受動素子が基板内部に形成される。
【００６３】
以上のようにして、スクリーン印刷法により、第１乃至第４の層からなる焼成前のセラミック基板が、樹脂フィルム３０上に形成される（図６（ａ）を参照）。
【００６４】
次いで、焼成前のセラミック基板を、樹脂フィルム３０から剥離する（図６（ｂ）を参照）。
【００６５】
次いで、樹脂フィルム３０から剥離したセラミック基板を、大気中で焼成し、一体化する（図６（ｃ）を参照）。焼成条件としては、例えば、焼成温度を９００℃、焼成時間を２時間とすることができる。あるいは、焼成温度を８０℃とし、３０分間加圧焼成してもよい。
【００６６】
こうして、図１に示す第１乃至第４層からなる本実施形態によるセラミック基板が製造される。
【００６７】
このように、本実施形態によれば、スクリーン印刷法により、セラミック基板の各層を構成するビア１８ａ、１８ｂ、１８ｃ、１８ｄ、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄ、応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄ、ベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄ、及び導体層２６ａ、２６ｂ、２６ｃ、２６ｄを印刷形成するので、高い精度及び信頼性で受動素子等として機能する異種材料を基板内部に導入することができる。また、多層基板を構成する層間の位置合わせを高い精度で行うことができる。
【００６８】
また、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄの周辺に、高誘電率層２０ａ、２０ｂ、２０ｃ、２０ｄとベース誘電体層２４ａ、２４ｂ、２４ｃ、２４ｄとの中間の材料組成を有する応力緩和層２２ａ、２２ｂ、２２ｃ、２２ｄを形成するので、異種材料間の収縮率の差に起因する応力を緩和することができ、クラックや層間の剥離の発生を抑制することができる。したがって、信頼性が高く、特性に優れたセラミック基板を製造することができる。
【００６９】
（評価結果）
本発明によるセラミック基板の製造方法によりＢｌｕｅｔｏｏｔｈ用のＲＦモジュールを製造した場合の位置合わせ精度、信頼性等について、従来技術と比較した。以下に示す表１は、この比較結果を示すものである。表１において、本発明の実施例と位置合わせ精度等について比較した比較例１は、受動機能を内蔵しない基板である。比較例２は、材料組成の異なるセラミックグリーンシートを積層し、同一温度で一体焼成する図７に示す従来の方法により作製された基板である。比較例３は、多層構造を構成する各グリーンシートの層の内部に孔を形成し、この孔の内部に異種材料を埋め込み、グリーンシート内のｘｙ方向に受動素子を形成することにより受動素子を内蔵化する図８に示す従来の方法により作製された基板である。
【００７０】
【表１】
表１から明らかなように、層間の位置合わせ精度が１００μｍの比較例１乃至３による場合に対し、本発明の実施例による場合は５０μｍという高い位置合わせ精度が得られた。これにより、本発明によれば、セラミック基板の層間の位置合わせを高い精度で行うことができることが確認された。
【００７２】
また、比較例２、３による場合に内蔵化することができた受動素子数は、それぞれ３５、４０であった。これに対し、本発明の実施例による場合に内蔵化することできた受動素子数は、比較例２、３による場合よりも多い４５であった。これにより、本発明によれば、多くの受動素子を内蔵化することができることが確認された。
【００７３】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００７４】
例えば、上記実施形態では、４層構造を有するセラミック基板を製造する場合について説明したが、製造するセラミック基板の層数はこれに限定されるものではなく、必要に応じて、セラミック基板の層数を適宜変更することができる。
【００７５】
また、高誘電率層、応力緩和層、ベース誘電体層の各層の材料は、上記実施形態で示したものに限定されるものではなく、スクリーン印刷法により印刷することができるものであれば、種々の誘電体材料を用いることができる。また、ビア、高誘電率層、応力緩和層を埋め込むベース誘電体層の材料としてペースト状のものを用いたが、粉末状の誘電体材料によりベース誘電体層を形成し、ビア、高誘電率層、応力緩和層を埋め込んでもよい。
【００７６】
また、上記実施形態では、ビア、導体層の材料としてＡｇペーストを用いたが、これに限定されるものではなく、スクリーン印刷法により印刷することができるものであれば、ビア、導体層の材料として、種々の導体ペーストを用いることができる。
【００７７】
また、上記実施形態では、高誘電率層とベース誘電体層との間に１層の応力緩和層を形成したが、応力緩和層の層数は１層に限定されるものではなく、複数の応力緩和層を形成してもよい。この場合、複数の応力緩和層の材料組成に傾斜をもたせることが望ましい。すなわち、複数の応力緩和層のうち、高誘電率層側の応力緩和層ほどその材料組成を高誘電率層の材料組成に近いものとし、ベース誘電体層側の応力緩和層ほどその材料組成をベース誘電体層の材料組成に近いものとすることが望ましい。
【００７８】
また、上記実施形態では、印刷台としての基板上の樹脂フィルムに、スクリーン印刷法により各種材料を印刷したが、印刷を行う基体はこれに限定されるものではなく種々の基体に印刷を行うことができる。
【００７９】
また、上記実施形態では、セラミック基板の各層の高誘電率層を、スクリーン印刷法により同一の材料を印刷することにより形成したが、所定の層の高誘電率層を形成するための材料を変更し、他の層と誘電率の異なる高誘電率層を形成してもよい。
【００８０】
また、同一の層においても、スクリーン印刷法を用いて異種材料をそれぞれ印刷し、同一の層において誘電率の異なる高誘電率層を形成してもよい。
【００８１】
また、上記実施形態では、ビア、高誘電率層、応力緩和層、ベース誘電体層の順に形成したが、形成する順序はこれに限定されるものではない。例えば、ビアを形成する前に高誘電率層を形成してもよい。
【００８２】
（付記１） 基体上の第１の領域に第１の誘電体材料をスクリーン印刷し、前記基体上の第２の領域に前記第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、前記基体上に、前記第１の誘電体材料からなる第１の誘電体層と、前記第２の誘電体材料からなる第２の誘電体層とを含む基本層を形成する工程と、前記基体から前記基本層を剥離する工程と、前記基体から剥離した前記基本層を焼成する工程とを有することを特徴とするセラミック基板の製造方法。
【００８３】
（付記２） 付記１記載のセラミック基板の製造方法において、前記基体上に前記基本層を形成する工程を繰り返して行うことにより、前記基体上に、前記第１の誘電体層と前記第２の誘電体層とを含む前記基本層を複数層積層することを特徴とするセラミック基板の製造方法。
【００８４】
（付記３） 付記２記載のセラミック基板の形成方法において、複数の前記基本層のうちの少なくとも一の前記基本層の前記第１の誘電体層は、他の前記基本層の前記第１の誘電体層とは異なる誘電率を有することを特徴とするセラミック基板の製造方法。
【００８５】
（付記４） 付記１乃至３のいずれかに記載のセラミック基板の製造方法において、前記基本層を形成する工程では、前記基体上の前記第１の領域周辺の第３の領域に、第３の誘電体材料をスクリーン印刷することにより、前記第１の誘電体層と前記第２の誘電体層の間に生じる応力を緩和するための第３の誘電体層を形成する工程を更に有することを特徴とするはセラミック基板の製造方法。
【００８６】
（付記５） 付記４記載のセラミック基板の製造方法において、前記第３の誘電体材料は、前記第１の誘電体材料と前記第２の誘電体材料との間の材料組成を有することを特徴とするセラミック基板の製造方法。
【００８７】
（付記６） 付記１乃至５のいずれかに記載のセラミック基板の製造方法において、前記基本層を形成する工程では、前記基体上の第４の領域に導体ペーストをスクリーン印刷することにより、ビアを形成することを特徴とするセラミック基板の製造方法。
【００８８】
（付記７） 付記６記載のセラミック基板の製造方法において、前記基本層を形成する工程では、柱状の前記ビアを形成することを特徴とするセラミック基板の製造方法。
【００８９】
（付記８） 付記１乃至７のいずれかに記載のセラミック基板の製造方法において、前記基本層を形成する工程の後に、前記基本層上に導体ペーストをスクリーン印刷することにより、導体層を形成する工程を更に有することを特徴とするセラミック基板の製造方法。
【００９０】
（付記９） 付記８記載のセラミック基板の製造方法において、前記導体層を形成する工程の後に、前記第１の誘電体層と前記第２の誘電体層とを含む前記基本層を、前記導体層が形成された面から加圧することにより、前記基本層の前記導体層が形成された面を平坦化する工程を更に有することを特徴とするセラミック基板の製造方法。
【００９１】
（付記１０） 付記８又は９記載のセラミック基板の製造方法において、前記第１の誘電体層と前記導体層とにより構成される回路は、伝送線回路、アンテナ、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、及びキャパシタのうちの少なくともいずれか２つの機能を有することを特徴とするセラミック基板の製造方法。
【００９２】
（付記１１） 付記１乃至１０のいずれか１項に記載のセラミック基板の製造方法において、前記基本層を形成する工程では、粉末状又はペースト状の前記第２の誘電体材料をスクリーン印刷することにより、前記第１の誘電体層を前記第２の誘電体層で埋め込むことを特徴とするセラミック基板の製造方法。
【００９３】
（付記１２） 付記１乃至１１のいずれかに記載のセラミック基板の製造方法において、前記第１の誘電体層の上下に導体層を形成することにより、前記第１の誘電体層が形成された領域に受動素子を形成する工程を更に有することを特徴とするセラミック基板の製造方法。
【００９４】
【発明の効果】
以上の通り、本発明によれば、基体上の第１の領域に第１の誘電体材料をスクリーン印刷し、基体上の第２の領域に第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、基体上に、第１の誘電体材料からなる第１の誘電体層と、第２の誘電体材料からなる第２の誘電体層とを含む基本層を形成し、基体から基本層を剥離し、基体から剥離した基本層を焼成するので、セラミック基板の層間の高精度の位置合わせが可能であり、かつ、受動素子形成のための異種材料を面内に高い信頼性で導入することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるセラミック基板により製造されるセラミック基板の構造を示す断面図である。
【図２】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その１）である。
【図３】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その２）である。
【図４】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その３）である。
【図５】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その４）である。
【図６】本発明の一実施形態によるセラミック基板の製造方法を示す工程断面図（その５）である。
【図７】従来のセラミック基板の構造を示す概略図である。
【図８】従来のセラミック基板の構造を示す概略図である。
【符号の説明】
１０…第１の層
１２…第２の層
１４…第３の層
１６…第４の層
１８ａ、１８ｂ、１８ｃ、１８ｄ…ビア
２０ａ、２０ｂ、２０ｃ、２０ｄ…高誘電率層
２２ａ、２２ｂ、２２ｃ、２２ｄ…応力緩和層
２４ａ、２４ｂ、２４ｃ、２４ｄ…ベース誘電体層
２６ａ、２６ｂ、２６ｃ、２６ｄ…導体層
２８…基板
３０…樹脂フィルム
１００ａ、１００ｂ、１００ｃ…グリーンシート
１０２ａ、１０２ｂ、１０２ｃ…グリーンシート
１０３ａ、１０３ｂ、１０３ｃ…グリーンシート
１０４…ビア
１０６…導体層
１０８ａ、１０８ｂ、１０８ｃ…グリーンシート
１１０…受動素子
１１１…応力緩和層
１１２…ビア
１１４…導体層
Claims (10)
- 基体上の第１の領域に第１の誘電体材料をスクリーン印刷し、前記基体上の第２の領域に前記第１の誘電体材料とは誘電率の異なる第２の誘電体材料をスクリーン印刷することにより、前記基体上に、前記第１の誘電体材料からなる第１の誘電体層と、前記第２の誘電体材料からなる第２の誘電体層とを含む基本層を形成する工程と、
前記基体から前記基本層を剥離する工程と、
前記基体から剥離した前記基本層を焼成する工程と
を有することを特徴とするセラミック基板の製造方法。 - 請求項１記載のセラミック基板の製造方法において、
前記基体上に前記基本層を形成する工程を繰り返して行うことにより、前記基体上に、前記第１の誘電体層と前記第２の誘電体層とを含む前記基本層を複数層積層する
ことを特徴とするセラミック基板の製造方法。 - 請求項２記載のセラミック基板の形成方法において、
複数の前記基本層のうちの少なくとも一の前記基本層の前記第１の誘電体層は、他の前記基本層の前記第１の誘電体層とは異なる誘電率を有する
ことを特徴とするセラミック基板の製造方法。 - 請求項１乃至３のいずれか１項に記載のセラミック基板の製造方法において、
前記基本層を形成する工程では、前記基体上の前記第１の領域周辺の第３の領域に、第３の誘電体材料をスクリーン印刷することにより、前記第１の誘電体層と前記第２の誘電体層の間に生じる応力を緩和するための第３の誘電体層を形成する工程を更に有する
ことを特徴とするはセラミック基板の製造方法。 - 請求項４記載のセラミック基板の製造方法において、
前記第３の誘電体材料は、前記第１の誘電体材料と前記第２の誘電体材料との間の材料組成を有する
ことを特徴とするセラミック基板の製造方法。 - 請求項１乃至５のいずれか１項に記載のセラミック基板の製造方法において、
前記基本層を形成する工程では、前記基体上の第４の領域に導体ペーストをスクリーン印刷することにより、ビアを形成する
ことを特徴とするセラミック基板の製造方法。 - 請求項６記載のセラミック基板の製造方法において、
前記基本層を形成する工程では、柱状の前記ビアを形成する
ことを特徴とするセラミック基板の製造方法。 - 請求項１乃至７のいずれか１項に記載のセラミック基板の製造方法において、
前記基本層を形成する工程の後に、前記基本層上に導体ペーストをスクリーン印刷することにより、導体層を形成する工程を更に有する
ことを特徴とするセラミック基板の製造方法。 - 請求項８記載のセラミック基板の製造方法において、
前記導体層を形成する工程の後に、前記第１の誘電体層と前記第２の誘電体層とを含む前記基本層を、前記導体層が形成された面から加圧することにより、前記基本層の前記導体層が形成された面を平坦化する工程を更に有する
ことを特徴とするセラミック基板の製造方法。 - 請求項１乃至９のいずれか１項に記載のセラミック基板の製造方法において、
前記第１の誘電体層の上下に導体層を形成することにより、前記第１の誘電体層が形成された領域に受動素子を形成する工程を更に有する
ことを特徴とするセラミック基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351133A JP2004186395A (ja) | 2002-12-03 | 2002-12-03 | セラミック基板の製造方法 |
| US10/724,615 US20040108629A1 (en) | 2002-12-03 | 2003-12-02 | Method for fabricating ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351133A JP2004186395A (ja) | 2002-12-03 | 2002-12-03 | セラミック基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186395A true JP2004186395A (ja) | 2004-07-02 |
Family
ID=32463133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351133A Pending JP2004186395A (ja) | 2002-12-03 | 2002-12-03 | セラミック基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040108629A1 (ja) |
| JP (1) | JP2004186395A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818461B1 (ko) * | 2006-09-19 | 2008-04-01 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조 방법 |
| KR100891814B1 (ko) * | 2007-10-29 | 2009-04-07 | 삼성전기주식회사 | 저온동시소성 세라믹 기판 및 그 제조 방법 |
| KR100978651B1 (ko) * | 2007-11-06 | 2010-08-30 | 삼성전기주식회사 | 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법 |
| KR100992273B1 (ko) | 2008-05-16 | 2010-11-05 | 삼성전기주식회사 | 다층 세라믹 기판 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7457640B2 (en) * | 2004-10-29 | 2008-11-25 | Antone Wireless Corporation | Dielectric loaded cavity filters for non-actively cooled applications in proximity to the antenna |
| US7738853B2 (en) * | 2004-10-29 | 2010-06-15 | Antone Wireless Corporation | Low noise figure radiofrequency device |
| JP2007123677A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 積層セラミック基板の製造方法 |
| EP2838466B1 (en) * | 2012-04-16 | 2024-07-10 | Vita Zahnfabrik H. Rauter GmbH & Co. KG | Process for producing a non-dense sintered ceramic molded body having at least two layers |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4345955A (en) * | 1980-10-28 | 1982-08-24 | E. I. Du Pont De Nemours And Company | Process for manufacturing multilayer ceramic chip carrier modules |
| US4335161A (en) * | 1980-11-03 | 1982-06-15 | Xerox Corporation | Thin film transistors, thin film transistor arrays, and a process for preparing the same |
| JP2642858B2 (ja) * | 1993-12-20 | 1997-08-20 | 日本碍子株式会社 | セラミックスヒーター及び加熱装置 |
| JPH0992983A (ja) * | 1995-07-17 | 1997-04-04 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
| DE10051388B4 (de) * | 1999-10-18 | 2009-02-12 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Verfahren zur Herstellung einer keramischen Grünfolie und Verfahren zur Herstellung eines keramischen Vielschichtbauelements |
| JP2001237140A (ja) * | 1999-12-13 | 2001-08-31 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法 |
| US6897164B2 (en) * | 2002-02-14 | 2005-05-24 | 3M Innovative Properties Company | Aperture masks for circuit fabrication |
| US6821348B2 (en) * | 2002-02-14 | 2004-11-23 | 3M Innovative Properties Company | In-line deposition processes for circuit fabrication |
| JP2004055965A (ja) * | 2002-07-23 | 2004-02-19 | Seiko Epson Corp | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 |
-
2002
- 2002-12-03 JP JP2002351133A patent/JP2004186395A/ja active Pending
-
2003
- 2003-12-02 US US10/724,615 patent/US20040108629A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100818461B1 (ko) * | 2006-09-19 | 2008-04-01 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조 방법 |
| KR100891814B1 (ko) * | 2007-10-29 | 2009-04-07 | 삼성전기주식회사 | 저온동시소성 세라믹 기판 및 그 제조 방법 |
| KR100978651B1 (ko) * | 2007-11-06 | 2010-08-30 | 삼성전기주식회사 | 버퍼층을 구비한 저온동시소성 세라믹 기판 및 그 제조방법 |
| KR100992273B1 (ko) | 2008-05-16 | 2010-11-05 | 삼성전기주식회사 | 다층 세라믹 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040108629A1 (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7243424B2 (en) | Production method for a multilayer ceramic substrate | |
| JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
| JP2017183653A (ja) | 高周波用多層配線基板とその製造方法 | |
| JP2002094244A (ja) | セラミック多層基板の製造方法および未焼成セラミック積層体 | |
| KR100344923B1 (ko) | 하이브리드 적층체 및 이의 제조방법 | |
| WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
| JP2004186395A (ja) | セラミック基板の製造方法 | |
| JP2003188538A (ja) | 多層基板、および多層モジュール | |
| KR100447032B1 (ko) | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| WO2013141339A1 (ja) | 多層配線基板およびその製造方法 | |
| JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
| JP4061188B2 (ja) | 複合シートの製造方法および積層体の製造方法 | |
| KR100607568B1 (ko) | 이종 유전체를 이용한 다층기판 제조방법 | |
| JP5114141B2 (ja) | 電子部品およびその製造方法 | |
| KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
| JPH06283380A (ja) | コンデンサ内蔵セラミック多層回路板の製法 | |
| JPH06104578A (ja) | 多層配線基板及びその製造方法 | |
| JP2004063728A (ja) | 受動素子内蔵セラミック・モジュール基板及びその製造方法 | |
| JP4412891B2 (ja) | 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法 | |
| JP3305009B2 (ja) | 誘電体共振器及び誘電体フィルタ | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
| JP2005072500A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
| CN114641840A (zh) | 陶瓷微电子装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |