KR100447032B1 - 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 - Google Patents

표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 Download PDF

Info

Publication number
KR100447032B1
KR100447032B1 KR10-2002-0075744A KR20020075744A KR100447032B1 KR 100447032 B1 KR100447032 B1 KR 100447032B1 KR 20020075744 A KR20020075744 A KR 20020075744A KR 100447032 B1 KR100447032 B1 KR 100447032B1
Authority
KR
South Korea
Prior art keywords
low
temperature
ceramic substrate
multilayer ceramic
green sheet
Prior art date
Application number
KR10-2002-0075744A
Other languages
English (en)
Other versions
KR20040048000A (ko
Inventor
박성대
유명재
조현민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2002-0075744A priority Critical patent/KR100447032B1/ko
Publication of KR20040048000A publication Critical patent/KR20040048000A/ko
Application granted granted Critical
Publication of KR100447032B1 publication Critical patent/KR100447032B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 표면의 평탄도가 우수한 고집적 모듈용 저항 내장 저온 동시소성 다층 세라믹 기판 및 그 제조방법에 관한 것이다.
본 발명의 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법은 저항이 내장된 저온 동시소성 다층 세라믹 기판의 제조방법에 있어서, 저항 패턴과 내부전극이 형성되어 있는 다층의 저온 동시소성 기판의 상하부면에 접합제를 인쇄하고, 비아가 형성된 고온 소성 그린시트를 부착시키는 단계; 상기 저온 소성 그린시트에 고온 소성 그린시트가 부착된 다층 세라믹 기판을 가압하여 일체화시키는 단계; 상기의 가압된 다층 세라믹 기판을 800∼900℃에서 소성하는 단계; 상기 소성된 다층 세라믹 기판의 고온 소성 그린시트를 세척하고, 연마하여 저온 동시소성 다층 세라믹 기판을 제조하는 단계; 및 상기 저온 동시소성 다층 세라믹 기판의 비아와 연결되도록 표면회로 패턴을 인쇄하는 단계로 이루어짐에 기술적 특징이 있다.
따라서 본 발명의 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판 및 그 제조방법은 저온 동시소성 세라믹의 소성온도에서 소성되지 않는 고온 소성 기판을 저온 소성 세라믹 적층체의 상하부면에 적층한 후 동시 소성을 실행함으로써 표면 평탄도를 향상시키는 방법을 제공한다. 이에 따라 내장된 저항의 상부에 후막인쇄, 부품 실장, IC 접합, 플립칩(flipchip) 접합과 같은 후공정이 용이하므로, 부품의 고집적화와 신뢰도 및 수율(收率)이 향상되는 효과가 있다.

Description

표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판 및 그 제조방법{Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof}
본 발명은 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판 및 그 제조방법에 관한 것으로, 보다 자세하게는 저온 소성 세라믹의 소성온도에서는 소성되지 않는 고온 소성 재료로 그린시트를 제조하고, 이것을 저온 소성 세라믹 적층체의 상하부면에 적층시킨 후 동시에 소성을 실행함으로써 별도의 표면 평탄 가공의 공정이 없이도 저온 동시소성 세라믹 기판 내에 내장된 저항 상부의 표면을 평탄화할 수 있는 저온 동시소성 다층 세라믹 기판에 관한 것이다.
지난 수년간 소형화 및 고기능화를 원하는 소비자 요구를 만족시키기 위해 급속히 진행되어온 무선통신 기기의 발전추세는 더욱 다양한 기능을 작은 부피에 구현하고 더 높은 RF 주파수 대역을 사용하며, 회로 및 기능을 집적화 할 수 있도록 하는 것이 특징이다. 여기에 덧붙여서 저가격의 구현을 위해 저렴한 비용의 제조 및 조립공정, 시험기술에 대한 요구를 느끼게 되면서 특히 수동소자의 집적화에 대한 요구가 높아지게 되었고, 이를 실현할 수 있는 방법으로 떠오른 것이 저온 동시소성 세라믹(LTCC:Low Temperature Cofired Ceramic, 이하 LTCC) 기술이다. LTCC 기술이란 800∼1,000℃정도의 저온에서 세라믹과 금속의 동시소성 방법을 이용하여 기판을 형성하는 기술로서 융점이 낮은 유리와 세라믹이 혼합되어 적당한 유전율을 갖는 그린시트(Green Sheet)를 형성시키고, 그 위에 은(Ag)이나 구리(Cu)를 주원료로 한 도전성 페이스트를 인쇄하여 적층한 후 기판을 형성하게 된다. 커패시터, 저항, 인덕터 등의 수동소자들을 기판 내부에 내장함으로써 고집적화, 경박단소화, 고신뢰성을 이룰 수 있다. 또한 실리콘(Si)이나 갈륨아세나이드(GaAs) 디바이스의 열팽창계수와 유사한 값이기 때문에 집적회로의 패키지 기판으로 사용 가능하여 고주파 대역 모듈에 적용될 수 있다.
도 1은 종래의 저항 내장형 저온 동시소성 다층 세라믹 기판을 제조하는 방법을 나타낸 것으로서, 적층되기 전의 각 구성부를 나타낸 측면 단면도인 도 1의 (가)를 보면, 저항 패턴(2)과 내부전극(3)이 형성되어 있는 저온 소성 그린시트 위에 비아(4)가 형성된 또 다른 저온 소성 그린시트를 적층시켜 다수의 저항체가 적층체 안에 내장되는 구조가 형성된다. 그리고, 표면 회로(5) 패턴은 은(Ag)이나 금(Au)과 같은 전도성 금속분말에 유기물 접합제, 용제 및 유리재 분말이 혼합된 전도성 페이스트를 이용하여 스크린 인쇄된다. 도 1의 (나)는 도 1의 (가)를 적층하고 800∼900℃에서 소성시킨 저항 내장형 저온 동시소성 다층 세라믹 기판을 나타낸 것이다. 여기에 플립칩, 패키지 IC, 베어칩(bare chip), SAW 필터, SMD(Surface Mount Device) 등이 실장되면 완전한 기능을을 갖춘 고주파 모듈이 완성된다.
그러나 상기와 같은 종래의 저항이 내장된 저온 동시소성 다층 세라믹 기판의 저항 패턴을 구성하는 주성분인 RuO2분말과 유리 원료는 저온 동시소성 기판과 소성거동이나 열팽창계수가 다른 이종의 재료이기 때문에 소성시에 수축율 매칭에 문제점이 발생하게 된다. 도 2는 종래의 저항 내장형 저온 동시소성 다층 세라믹 기판을 정면에서 본 단면도이고, 도 3은 이러한 종래의 저항 내장형 저온 동시소성 다층 세라믹 기판의 표면 굴곡을 나타낸 것으로서, 저항체는 후속하는 트리밍(trimming) 공정을 위하여 기판 표면에 가깝게 내장되는 것이 일반적이어서 저항체와 세라믹 기판의 매칭이 조금만 어긋나도 도 3에서 나타난 것처럼 굴곡 편차가 50㎛가 넘을 정도의 형상이 되기 쉽다. 이러한 굴곡은 인쇄 또는 IC를 실장시에 수율(收率)을 떨어뜨리는 요인이 되므로, 저항체가 내장된 표면 위에 타 부품을 실장하기 어렵게 된다.
상기와 같은 문제점을 해결하기 위하여 미국 등록 특허 제5,085,720호에서는 그린시트의 소성시에 일어나는 X-Y방향의 수축을 감소시키기 위하여 릴리스 층(Release Layer)을 이용하는 방법을 개시하였고, 미국 등록 특허 제6,205,032호에서는 수축을 최소화하기 위하여 적층시에 바깥쪽에 고밀도의 세라믹 기판을 두어 소성시키는 방법을 나타내었다.
그러나, 상기 연구들에는 소성시 가압을 위한 별도의 다이 또는 어셈블리가 요구되며, 그린시트 표면에 회로를 형성할 경우 릴리스층에 의하여 회로를 이루는 전도체가 소성 후 손상될 우려가 있다. 또한 고밀도의 회로를 가지는 시트층을 양면에 부착하더라도 수축율과 평탄도를 0에 가깝게 제어하기는 어려운 일이므로, 좀더 향상되고 단순화된 공정 제어 기술이 필요하다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 저온 동시소성 세라믹의 소성온도에서는 소성되지 않는 고온 소성 재료로 그린시트를 제조하고, 이것을 저온 소성 세라믹 적층체의 상하부면에 적층시킨 후 동시에 소성을 실행함으로써 별도의 표면 평탄 가공의 공정이 없이도 저온 동시소성 세라믹 기판 내에 내장된 저항 상부의 표면을 평탄화할 수 있는 저온 동시소성 다층 세라믹 기판을 제공함에 본 발명의 목적이 있다.
도 1의 (가)와 (나)는 종래의 저항 내장형 저온 동시소성 다층 세라믹 기판을 제조하는 방법을 나타낸 것으로서,
(가)는 적층되기 전의 각 구성부를 나타낸 측면 단면도이고,
(나)는 적층 후의 저항 내장 저온 동시소성 다층 세라믹 기판을 나타낸 측면 단면도이다.
도 2는 종래의 저항 내장형 저온 동시소성 다층 세라믹 기판을 정면에서 본 단면도이다.
도 3은 종래의 저항 내장형 저온 동시소성 다층 세라믹 기판의 표면 굴곡을 나타낸 것이다.
도 4는 본 발명에 의한 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법을 나타낸 플로우 차트이다.
도 5의 (가)와 (나)는 본 발명에 의한 저항 내장형 저온 동시소성 다층 세라믹 기판에서 저온 소성 그린시트의 적층방법을 나타낸 것이다.
(가)는 적층되기 전의 각 구성부를 나타낸 측면 단면도이고,
(나)는 적층 후의 저항 내장 저온 소성 세라믹 적층체의 측면 단면도이다.
도 6의 (가)와 (나) 및 (다)는 본 발명에 의한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법을 나타낸 것으로서,
(가)는 저온 소성 이전의 각 구성부를 나타낸 측면 단면도이고,
(나)는 저온 소성 후의 다층 세라믹 기판을 나타낸 측면 단면도이며,
(다)는 세척과 연마 및 표면회로가 형성되어 완성된 저항 내장형 저온 동시소성 다층 세라믹 기판의 측면 단면도를 나타낸 것이다.
도 7은 본 발명에 의해 표면 평탄도가 향상된 저항 내장형 저온 동시소성 다층 세라믹 기판을 정면에서 본 단면도이다.
도 8은 본 발명에 의한 저항 내장형 저온 동시소성 다층 세라믹 기판의 표면 평탄도를 나타낸 것이다.
도 9의 (가)와 (나) 및 (다)는 저온 소성 세라믹 적층체의 하부면에도 비아를 형성시켰을 경우에 따른 본 발명의 다른 실시예를 나타낸 것으로서,
(가)는 적층되기 전의 각 구성부를 나타낸 측면 단면도이고,
(나)는 저온 소성 후의 다층 세라믹 기판을 나타낸 측면 단면도이며,
(다)는 세척과 연마 및 표면회로가 형성되어 완성된 저항 내장 저온 동시소성 세라믹 양면기판을 나타낸 것이다.
((도면의 주요부분에 대한 부호의 설명))
1. 저온 소성 그린시트 2. 저항
3. 내부전극 4. 비아
5. 표면회로 6. 고온 소성 그린시트
7. 접합제
본 발명의 상기 목적은 저온 동시소성 세라믹 적층 기판의 소성시 그 상하부면에 저온 소성 온도에서 소성되지 않는 고온 소성 기판을 적층시킨 후 동시에 소성하고 세척과 연마를 통해 만들어진 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판 및 그 제조방법에 의해 달성된다.
즉, 본 발명의 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법은 저항이 내장된 저온 동시소성 다층 세라믹 기판의 제조방법에 있어서, 저항 패턴과 내부전극이 형성되어 있는 저온 소성 세라믹 적층체의 상하부면에 접합제를 인쇄하고, 비아가 형성된 고온 소성 그린시트를 부착시키는 단계; 상기 고온 소성 그린시트가 부착된 다층 세라믹 기판을 가압하여 저온 소성 그린시트와고온 소성 그린시트를 일체화시키는 단계; 상기의 가압된 다층 세라믹 기판을 800∼900℃에서 소성하는 단계; 상기 소성된 다층 세라믹 기판의 고온 소성 그린시트를 세척하여 제거하고, 비아 위에 형성되어 있는 전도체를 연마하여 저온 동시소성 다층 세라믹 기판을 제조하는 단계; 및 상기 저온 동시소성 다층 세라믹 기판의 비아와 연결되도록 표면 회로 패턴을 인쇄하는 단계로 이루어진다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 명세서에 첨부된 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 4는 본 발명에 의한 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법을 나타낸 플로우 차트이다.
본 발명에 의한 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법은 9단계로 나누어 볼 수 있다. 즉, 저항이 내장된 저온 동시소성 다층 세라믹 기판의 제조방법에 있어서, 제 1단계는 저온 소성 그린시트 위에 저항 패턴과 내부전극을 형성하는 단계이고, 제 2단계는 적층될 또 다른 저온 소성 그린시트에 비아(via)를 형성하고, 전도성 페이스트로 충진하는 단계이며, 상기 저항 패턴과 내부전극이 형성된 저온 소성 그린시트와 상기 비아가 형성된 저온 소성 그린시트를 적층시켜 저온 소성 세라믹 적층체를 형성시키는 것이 제 3단계이다. 이와 별도로 고온 소성 그린시트를 제조하고 비아를 형성시키는 것을 제 4단계로 하며, 상기 3단계를 통하여 제조된 저온 소성 세라믹 적층체의 상하부면에 접합제를 인쇄하고, 상기의 고온 소성 그린시트를 부착시키는 제 5단계, 상기 고온 소성 그린시트가 부착된 다층 세라믹 기판을 가압하여 저온 소성 그린시트와 고온 소성 그린시트를 일체화시키는 단계를 제 6단계로 한다. 제 7단계는 상기의 가압된 다층 세라믹 기판을 800∼900℃에서 소성하는 단계이고, 상기 소성된 다층 세라믹 기판의 고온 소성 그린시트를 세척하고, 연마하여 저온 동시소성 다층 세라믹 기판을 제조하는 단계를 제 8단계로 하며, 상기의 저온 동시소성 다층 세라믹 기판의 비아와 연결되도록 표면 회로 패턴을 인쇄하는 제 9 단계를 포함하여 이루어진다.
다음, 도 5의 (가)와 (나)는 본 발명에 의한 저항 내장형 저온 동시소성 다층 세라믹 기판에서 저온 소성 그린시트의 적층방법을 나타낸 것이다. 도 5는 제 1단계에서 제 3단계까지의 제조공정을 나타낸 것으로, 도 5의 (가)에 나타난 것처럼, 저온 소성 세라믹 기판(1)에 저항 패턴(2)과 내부전극(3)이 형성된 저온 소성 그린시트와 비아(4)가 형성된 저온 소성 그린시트를 비아(4)와 내부전극(3)이 연결되도록 적층시키면 도 5의 (나)와 같이 된다. 즉, 각 층간의 전기적 연결은 비아에 의해서 이루어진다.
이 때 상기의 저온 소성 그린시트는 1000℃ 이하의 온도에서 소성되는 유리-세라믹 복합재를 주원료로 하는데, 이 유리-세라믹 복합재 분말과 유기물 접합제, 용제 및 분산제가 혼합된 슬러리를 테이프 캐스팅(tape casting)하여 두께가 얇은 그린시트로 만들어진다. 또한 상기의 저온 소성 그린시트에 형성되는 저항 패턴과 내부전극은 스크린 인쇄법에 의하여 형성된다. 스크린 인쇄법이란 회로패턴이 형성되어 있는 스크린 마스크 위를 페이스트가 지나면서 패턴 부위로만 빠져나오게 함으로써 원하는 회로패턴을 기판 위에 인쇄하는 방법이다. 이때 상기 제 1단계의 저항 패턴 형성에 사용되는 재료는 RuO2를 포함하는 저항체 분말과 유리원료(frit glass), 접합제 및 분산제가 혼합된 유기화합물 페이스트이고, 상기 제 1단계의 내부전극 형성에 사용되는 재료는 은(Ag)과 금(Au) 중 적어도 하나 이상을 포함하는 전도성 금속분말과 유기접합제, 용제 및 유리원료 분말이 혼합된 전도성 페이스트이다. 비아는 천공된 후 전도성 페이스트로 채워진다.
이에 후속하여 고온 소성 그린시트를 제조하고, 저온 소성용 그린시트 상에 형성시킨 비아와 형성시킨 비아와 동일한 위치에 비아를 형성한다(제 4단계). 이 고온 소성 그린시트는 주요 성분이 소성 온도가 1300℃ 이상인 세라믹 재료들로서, 알루미나, 지르코니아, 실리카, 마그네시아 중 적어도 하나 이상을 포함하는 분말이거나 그 혼합물이며 이 때 상기 고온 소성 그린시트의 주요성분 분말의 입도가 3∼4㎛임을 특징으로 한다. 즉 상기 제 4단계는 알루미나, 지르코니아, 실리카, 마그네시아 중 어느 하나의 분말과 유기접합제, 용제 및 분산제가 혼합된 슬러리가 테이프 캐스팅에 의해 고온 소성 그린시트가 제조되고, 여기에 제 3단계에서 제조된 저온 소성 그린시트에 형성된 비아와 동일한 위치에 비아를 형성시키는 단계로 이루어진다. 이 때 형성되는 비아는 천공된 후에 은과 같은 무른 재질로 이루어진 전도성 페이스트로 채워지는데, 이것은 소성 후 저온소성 그린시트의 비아를 채우고 있는 전도체가 고온 소성 그린시트층과 반응하여 손상되는 것을 막고, 후속되는 공정에서 형성되는 표면회로 패턴과의 연결을 최적화하기 위한 것이다.
도 6의 (가)와 (나) 및 (다)는 본 발명에 의한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법을 나타낸 것으로서, (가)는 저온 소성 이전의 각 구성부를 나타낸 측면 단면도이고, (나)는 저온 소성 후의 다층 세라믹 기판을 나타낸 측면 단면도이며, (다)는 세척과 연마 및 표면회로가 형성되어 완성된 저항 내장형 저온 동시소성 다층 세라믹 기판의 측면 단면도를 나타낸 것이다.
즉, 도 6의 (가)는 도 5의 (나)에 나타난 것과 같이 제 3단계에 의해 형성된 저온 소성 세라믹 적층체의 상하부면에 접합제(7)를 인쇄하고 비아가 형성된 고온 소성 그린시트(6)를 부착시키는 제 5단계를 나타낸 것으로서, 비아가 연결되지 않는 저온소성 적층체의 하부면에는 비아가 없는 고온 소성 그린시트를 적층시킨다. 이 때 저온 소성 세라믹 적층체의 비아와 고온 소성 그린시트의 비아의 정밀한 정렬을 위하여 정밀한 적층지그를 사용한다.
이 때 저온 소성 세라믹 적층체의 상하부면에 부착되는 고온 소성 그린시트는 저온 소성 세라믹 적층체의 상하부면에 각각 적어도 하나 이상 적층되고, 그 적층되는 두께는 제한이 없다.
이와 같이 고온 소성 그린시트가 상하부면에 부착된 저온 소성 세라믹 적층체를 1000∼3000psi에서 5∼15분 가압하여 저온 소성 그린시트와 고온 소성 그린시트를 일체화 시켜 소성시 계면에서 분리가 일어나지 않도록 한다(제 6단계). 이렇게 최종 적층된 다층 세라믹 기판을 알루미나 또는 마그네시아 기판 위에 얹고 800∼900℃에서 소성하면(제 7단계) 도 6의 (나)와 같은 기판이 만들어 진다. 그 다음 이렇게 소성된 다층 세라믹 기판의 고온 소성 그린시트를 세척하면 비아 구조 위에 전도체가 남게 되는데, 이것은 소성 전에 고온 소성 그린시트의 비아에 채워졌던 것으로서, 무른 재질의 은과 같은 전도성 페이스트이기 때문에 사포 등을 이용하여쉽게 연마될 수 있다. 이렇게 비아 구조 위에 올라와 있는 전도체를 간단하게 연마하여 제거한 후(제 8단계), 상기의 다층 세라믹 기판의 비아와 연결되도록 회로 패턴을 인쇄(제 9단계)하게 되면 본 발명의 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판이 제조된다.
이와 같은 제조공정에 따르게 되면 소성시 기판이 두께방향으로만 수축하게 되므로 내장된 저항 또한 두께 방향으로만 수축하여 휨이 없고 얇으며 평탄한 다수의 내장 저항체가 만들어 진다. 즉, 상기의 고온 소성 그린시트는 소성되지 않으므로 면방향 수축이 일어나지 않으며, 이에 따라 저온 소성 세라믹 적층체와의 계면에서 기계적 응력을 제공하여 저온소성 세라믹의 면방향 수축을 억제하게 된다. 그리고 고온 소성 그린시트층은 유기물만 타서 없어진 상태이므로 세척에 의해 쉽게 제거되어 궁극적으로 면방향 수축이 억제된 저온 동시소성 다층 세라믹 기판만이 남게 된다.
도 7은 본 발명에 의해 표면 평탄도가 향상된 저항 내장형 저온 동시소성 다층 세라믹 기판을 정면에서 본 단면도이고, 이러한 표면 평탄도를 도 8에서 나타내었다. 종래의 표면 굴곡을 나타낸 도 3에 비하여 표면 평판도가 매우 향상되었음을 알 수 있다.
도 9의 (가)와 (나) 및 (다)는 저온소성 세라믹용 적층체의 하부면에도 비아를 형성시켰을 경우에 따른 본 발명의 다른 실시예를 나타낸 것으로서, 도 9의 (가)는 적층되기 전의 각 구성부를 나타낸 측면 단면도이다. 이러한 경우에는 하부면에 부착되는 고온 소성 그린시트에도 비아를 형성시킨 후 최하부 저온 소성 그린시트에 역시 접합제를 인쇄하고, 적층지그를 사용하여 저온 소성 적층체의 최하부 그린시트에 형성되어 있는 비아와 연결되도록 부착시킨다. 이와 같이 적층된 다층 세라믹 기판을 800∼900℃에서 소성시키면 도 9의 (나)와 같이 되며, 이 때의 고온소성 그린시트(6)를 세척에 의해 제거하면 비아 위의 전도체만 남게 되어 이를 연마한다. 그리고 도 9의 (다)와 같이 기판의 상부면에 표면회로 패턴을 인쇄하고, 하부면에는 표면회로 또는 접지면 중의 어느 하나의 패턴을 형성하여 완성하게 되면 표면이 평탄화된 다수 저항체 내장형 저온소성 세라믹 양면기판을 제조할 수 있다.
이상, 상기에 개시된 내용은 본 발명의 바람직한 실시예에 의한 것으로서, 본 발명이 반드시 이에 제한되는 것이 아니며, 예를 들어, 저온 동시소성 세라믹 기판에 저항체 뿐만이 아니라 컨덕터, 커패시터, 인덕터와 같은 회로소자를 스크린 인쇄하여 적용할 수도 있다.
따라서, 본 발명의 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판 및 그 제조방법은 저온소성 세라믹의 소성온도에서는 소성되지 않는 고온 소성재료를 저온 소성 세라믹 적층체의 상하부면에 동시에 적층한 후 동시 소성을 함으로써, 두께 방향으로만 수축하게 되어 내장 저항체 주위의 면방향 수축률을 0에 가깝게 개선하여 표면의 굴곡을 줄이기 위한 것이다. 따라서 본 발명에 의해 표면굴곡이 개선된 저항체 상부위에 플립칩(flipchip), 패키지 IC, 베어칩(barechip),SAW 필터, SMD(Surface Mount Device) 등이 실장되면 고주파 디바이스로서 사용이 가능한 저온소성 세라믹 모듈을 제조할 수 있다.

Claims (15)

  1. 저항이 내장된 저온 동시소성 다층 세라믹 기판의 제조방법에 있어서,
    저온 소성 그린시트 위에 저항 패턴과 내부전극을 형성하는 제 1단계;
    또 다른 저온 소성 그린시트에 비아(via)를 형성하는 제 2단계;
    상기 저항 패턴과 내부전극이 형성된 저온 소성 그린시트와 상기 비아가 형성된 저온 소성 그린시트를 적층시켜 저온 소성 세라믹 적층체를 형성시키는 제 3단계;
    고온 소성 그린시트를 제조하고 비아를 형성시키는 제 4단계;
    상기 제 3단계의 저온 소성 세라믹 적층체의 상하부면에 접합제를 인쇄하고, 상기의 고온 소성 그린시트를 부착시켜 다층 세라믹 기판을 형성시키는 제 5단계;
    상기 제 5단계의 다층 세라믹 기판을 가압하여 저온 소성 그린시트와 고온 소성 그린시트를 일체화시키는 제 6단계;
    상기의 가압된 다층 세라믹 기판을 800∼900℃에서 소성하는 제 7단계;
    상기 소성된 다층 세라믹 기판의 고온 소성 그린시트를 세척하고, 연마하여 저온 동시소성 다층 세라믹 기판을 제조하는 제 8 단계; 및
    상기 저온 동시소성 다층 세라믹 기판의 비아와 연결되도록 표면회로 패턴을 인쇄하는 제 9 단계;
    를 포함하여 이루어짐을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  2. 제 1항에 있어서,
    상기 저온 소성 그린시트는 유리-세라믹 복합재 분말과 유기물 접합제, 용제 및 분산제가 혼합된 슬러리를 테이프 캐스팅(tape casting)하여 제조됨을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  3. 제 1항에 있어서,
    상기 제 1단계의 저항 패턴은 상기 저온 소성 그린시트에 스크린 인쇄법에 의하여 형성되는 것을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  4. 제 1항 또는 제 3항에 있어서,
    상기 제 1단계의 저항 패턴 형성에 사용되는 재료는 RuO2를 포함하는 저항체 분말과 유리원료(frit glass), 접합제 및 분산제가 혼합된 유기화합물 페이스트임을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  5. 제 1항에 있어서,
    상기 제 1단계의 내부전극은 상기 저온 소성 그린시트에 스크린 인쇄법에 의하여 형성되는 것을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  6. 제 1항 또는 제 5항에 있어서,
    상기 제 1단계의 내부전극 형성에 사용되는 재료는 은(Ag)과 금(Au) 중 적어도 하나 이상을 포함하는 전도성 금속분말과 유리접합제, 용제 및 유리원료 분말이 혼합된 전도성 페이스트임을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  7. 제 1항에 있어서,
    상기 제 3단계의 저온 소성 그린시트를 적층시키는 단계에서
    상기 비아가 형성된 저온 소성 그린시트의 비아와 상기 저항 패턴과 내부전극이 형성된 저온 소성 그린시트의 내부전극이 연결되도록 적층시킴을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  8. 제 1항에 있어서,
    상기 고온 소성 그린시트의 주요 성분이 알루미나, 지르코니아, 실리카, 마그네시아 중 적어도 하나 이상을 포함하는 분말이거나 그 혼합물임을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  9. 제 1항 또는 제 8항에 있어서,
    상기 고온 소성 그린시트의 주요성분 분말의 입도가 3∼4㎛임을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  10. 제 1항에 있어서,
    상기 제 4단계의 고온 소성 그린시트는 알루미나, 지르코니아, 실리카, 마그네시아 중 어느 하나의 분말과 유기접합제, 용제 및 분산제가 혼합된 슬러리가 테이프 캐스팅에 의해 제조됨을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  11. 제 1항에 있어서,
    상기 제 4단계의 고온 소성 그린시트에 비아를 형성할 때,
    상기 저온 소성 그린시트에 형성된 비아와 동일한 위치에 형성시키는 것을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  12. 제 1항에 있어서,
    상기 제 5단계에서 고온 소성 그린시트를 부착시킬 때 정밀한 정렬 지그를 사용함을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  13. 제 1항에 있어서,
    상기 제 6단계에서 저온 소성 다층 세라믹 시트와 고온 소성 그린시트를 일체화 시키기 위하여 1000∼3000psi에서 5∼15분 가압하는 것을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  14. 제 1항에 있어서,
    상기 고온 소성 그린시트를 저온 소성 세라믹 적층체에 부착시킬 때 부착되는 그린시트의 수는 상하부면에 각각 적어도 하나 이상임을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판의 제조방법.
  15. 저온 동시소성 다층 세라믹 기판에 있어서,
    상기 제 1항의 제조방법에 의하여 제조된 것을 특징으로 하는 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹 기판.
KR10-2002-0075744A 2002-12-02 2002-12-02 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 KR100447032B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0075744A KR100447032B1 (ko) 2002-12-02 2002-12-02 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0075744A KR100447032B1 (ko) 2002-12-02 2002-12-02 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040048000A KR20040048000A (ko) 2004-06-07
KR100447032B1 true KR100447032B1 (ko) 2004-09-07

Family

ID=37342932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0075744A KR100447032B1 (ko) 2002-12-02 2002-12-02 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100447032B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946017B1 (ko) 2008-02-19 2010-03-09 삼성전기주식회사 세라믹 기판의 제조 방법
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
KR101072125B1 (ko) 2008-04-28 2011-10-10 엘지이노텍 주식회사 다층 기판 및 그 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811138B1 (ko) * 2001-11-13 2008-03-07 오리온피디피주식회사 저온소성세라믹기판을 이용한 다층회로기판의 제조방법과 이에 의해 제조된 다층회로기판
KR100611763B1 (ko) * 2004-07-01 2006-08-10 임욱 무수축 다층 세라믹 기판 및 그 제조 방법
KR100692061B1 (ko) * 2004-12-24 2007-03-12 엘지전자 주식회사 플라즈마 표시 패널의 적층 세라믹 기판 제조방법
KR100674843B1 (ko) * 2005-03-15 2007-01-26 삼성전기주식회사 기판의 치수변형을 최소화할 수 있는 ｌｔｃｃ기판의제조방법 및 이로부터 제조된 ｌｔｃｃ기판
KR100790695B1 (ko) * 2006-05-19 2008-01-02 삼성전기주식회사 전자부품 패키지용 세라믹 기판의 제조방법
KR100905878B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 세라믹 캐패시터 제조방법
KR20190068043A (ko) * 2017-12-08 2019-06-18 주식회사 베이스 Pig 색변환 소자의 제조 방법
CN116583012A (zh) * 2023-04-14 2023-08-11 株洲艾森达新材料科技有限公司 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697661A (ja) * 1992-09-11 1994-04-08 Sumitomo Kinzoku Ceramics:Kk セラミックス多層基板の製造方法
JPH0786743A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
KR20010055386A (ko) * 1999-12-10 2001-07-04 김덕중 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
KR20020077187A (ko) * 2001-03-28 2002-10-11 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 기판 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697661A (ja) * 1992-09-11 1994-04-08 Sumitomo Kinzoku Ceramics:Kk セラミックス多層基板の製造方法
JPH0786743A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
KR20010055386A (ko) * 1999-12-10 2001-07-04 김덕중 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
KR20020077187A (ko) * 2001-03-28 2002-10-11 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 기판 제작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
US8080737B2 (en) 2007-12-27 2011-12-20 Samsung Electro-Mechanics Co., Ltd. Ceramic substrate, method of manufacturing the same, and electrical device using the same
KR100946017B1 (ko) 2008-02-19 2010-03-09 삼성전기주식회사 세라믹 기판의 제조 방법
KR101072125B1 (ko) 2008-04-28 2011-10-10 엘지이노텍 주식회사 다층 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20040048000A (ko) 2004-06-07

Similar Documents

Publication Publication Date Title
US6426551B1 (en) Composite monolithic electronic component
JP2001267453A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JPH07176864A (ja) 多層セラミック基板の製造方法
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
CN112004325A (zh) 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
JP2006140537A (ja) 配線基板およびその製造方法
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2001320168A (ja) 配線基板およびその製造方法、ならびにそれを用いた電子装置
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
JP2004186395A (ja) セラミック基板の製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
KR100970659B1 (ko) 고 신뢰성 다층 기판
JP2006140513A (ja) セラミック多層基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP2000188475A (ja) セラミック多層基板の製造方法
US20060182939A1 (en) Method and arrangement forming a solder mask on a ceramic module
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JPH11329842A (ja) 電子部品及びその製造方法
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
KR100916075B1 (ko) 다층 세라믹기판 제조방법
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee