CN116583012A - 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 - Google Patents
一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 Download PDFInfo
- Publication number
- CN116583012A CN116583012A CN202310398187.4A CN202310398187A CN116583012A CN 116583012 A CN116583012 A CN 116583012A CN 202310398187 A CN202310398187 A CN 202310398187A CN 116583012 A CN116583012 A CN 116583012A
- Authority
- CN
- China
- Prior art keywords
- circuit substrate
- ceramic
- area
- preparation
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 229910052573 porcelain Inorganic materials 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000013461 design Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 16
- 238000007639 printing Methods 0.000 claims description 15
- 238000005245 sintering Methods 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 13
- 239000003292 glue Substances 0.000 claims description 13
- 238000001035 drying Methods 0.000 claims description 12
- 238000010304 firing Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 10
- 238000005266 casting Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 9
- 238000002156 mixing Methods 0.000 claims description 8
- 239000000843 powder Substances 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000007731 hot pressing Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 238000000498 ball milling Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000001125 extrusion Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000007613 environmental effect Effects 0.000 abstract description 3
- 231100000252 nontoxic Toxicity 0.000 abstract description 3
- 230000003000 nontoxic effect Effects 0.000 abstract description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 abstract 1
- 230000009286 beneficial effect Effects 0.000 description 4
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及电子元器件技术领域，具体为一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，包括以下步骤：S1、生瓷处理：根据设计图纸制作各层生瓷的导体通孔、导体图形和腔体，形成电路基板区域，在电路基板区域的外围留置宽度范围为0.2～15mm的结构补偿区域。该基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，通过分片的方式去除结构得到补偿区域，在结构补偿区域中设有导体通孔，实现对产品结构的补偿设计，实现该区域与电路基板区域在收缩率和收缩特性上的一致，避免出现较大差异导致电路基板的翘曲的问题，以及Al2O3具有优良的绝缘性能和抗折强度，且材料无毒，在制备方面具备一定的环保性。
Description
技术领域
本发明涉及电子元器件技术领域，具体为一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法。
背景技术
多层共烧陶瓷技术是于1982年由美国休斯公司开始发展起来的令人瞩目的3D集成技术，目前该技术已经成为无源集成的主流技术，成为无源元件领域的发展方向和新的元件产业的经济增长点，该技术是将陶瓷粉制成厚度精确而且致密的生瓷带，在生瓷带上利用多种等工艺制出所需要的电路图形，将多层生瓷片进行叠压在一起，通过高温烧结后制成三维空间互不干扰的高密度互联电路，也可制成内置无源元件的组件基板，在其表面可贴装LC和有源器件，制成无源/有源集成的功能模块，可进一步将电路小型化与高密度化，特别适合于高频通讯用组件。
中国专利公开号为CN114096083A公开了一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，通过LTCC/HTCC基板上加工高位置精度和高尺寸精度的盲腔，以及凹凸腔体堆叠转化技术，解决了目前多层共烧陶瓷技术难以制备孤岛多层陶瓷电路的问题，制备的陶瓷孤岛与主体LTCC/HTCC电路基板电气互联，具有互联位置精度高、尺寸范围可调等优势。
但该发明在制备方面仍存在以下问题：
1、由于纯陶瓷区域内没有布置导体图形和导体通孔，该区域的收缩率、收缩特性与电路基板区域有较大差异，而该差异也会导致电路基板的翘曲；
2、制备方面对于多层共烧陶瓷使用的材料，受到高温后容易产生过量有毒气体，在工作环境中的危害性较大。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，具备无需额外工装夹具和环保制备等优点，解决了多层共烧陶瓷电路基板在共烧过程发生翘曲和过量污染环境的问题。
(二)技术方案
为实现上述目的，本发明提供如下技术方案：一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，包括以下步骤：
S1、生瓷处理：根据设计图纸制作各层生瓷的导体通孔、导体图形和腔体，形成电路基板区域，在电路基板区域的外围留置宽度范围为0.2～15mm的结构补偿区域；
S2、混料与流延：将有机物和无机物成分按一定比例混合，用球磨的方法进行碾磨和均匀化，然后浇注在一个移动的载带上，通过一个干燥区，去除所有的溶剂，通过控制刮刀间隙，流延成所需要的厚度；
S3、激光打孔：利用激光打孔技术形成通孔，通孔是在生瓷片上打出的小孔，导体通孔的孔径为0.05mm～0.5mm，导体通孔的中心间距为2～10倍通孔的孔径，用在不同层上以互连电路，在此阶段还要冲制模具孔，帮助叠片时的对准，对准孔用于印刷导体和介质时自动对位；
S4、印刷：利用标准的厚膜印刷技术对导体浆料进行印刷和烘干，通孔填充和导体图形在箱式或链式炉中按相关工艺温度和时间进行烘干，根据需要，所有电阻器、电容器和电感器在此阶段印刷和烘干；
S5、通孔填充：利用传统的厚膜丝网印刷或模板挤压把特殊配方的高固体颗粒含量的导体浆料填充到通孔；
S6、叠片处理：生瓷片在烧结前，按预先设计的层数、次序叠到一起，在一定温度和压力下，使其紧密粘接，一般说来，热压温度为70120℃，压力为50250kg/2cm，视基板面积、层数不同前异；
S7、排胶与烧结：200-500C之间的区域被称为有机排胶区，然后在5-15min将叠层共烧至峰值温度，通常为1700℃，气氛烧成金属化的典型排胶和烧成曲线会用上2-10h，烧成的部件准备好后烧工艺，在烧结后在分片工艺步骤中，通过分片的方式去除结构补偿区域，获得多层共烧陶瓷电路基板；
S8、检验：然后对电路进行激光调阻、测试、切片和检验，LTCC封装中可用硬钎焊引线或散热片。
优选的，由于使用W、Mo等做导体材料，在空气中极易氧化，烧结后需在W、Mo表面做电镀或化学镀处理，镀上一层Ni、Au等，以便焊接引线或供键合芯。
优选的，ALN陶瓷具有良好热导率，理论值为320W/m.K，且有和硅器件相接近的热膨胀系数为4.3～4.5*108。
优选的，高温共烧ALN瓷料是由高纯ALN粉加入适量添加剂组成。ALN粉的合成使用还原法，其反应原理如以下公式所示。
优选的，将95wt％以上的ALN粉添加适量的助烧剂如CaO、Y2O3、CaC2等，充分混合后即得ALN瓷料配方。
(三)有益效果
与现有技术相比，本发明提供了一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，具备以下有益效果：
该基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，通过分片的方式去除结构得到补偿区域，在结构补偿区域中设有导体通孔，实现对产品结构的补偿设计，实现该区域与电路基板区域在收缩率和收缩特性上的一致，避免出现较大差异导致电路基板的翘曲的问题，以及Al2O3具有优良的绝缘性能和抗折强度，且材料无毒，在制备方面具备一定的环保性。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，包括以下步骤：
S1、生瓷处理：根据设计图纸制作各层生瓷的导体通孔、导体图形和腔体，形成电路基板区域，在电路基板区域的外围留置宽度范围为0.2～15mm的结构补偿区域；
S2、混料与流延：将有机物和无机物成分按一定比例混合，用球磨的方法进行碾磨和均匀化，然后浇注在一个移动的载带上，通过一个干燥区，去除所有的溶剂，通过控制刮刀间隙，流延成所需要的厚度；
S3、激光打孔：利用激光打孔技术形成通孔，通孔是在生瓷片上打出的小孔，导体通孔的孔径为0.05mm～0.5mm，导体通孔的中心间距为2～10倍通孔的孔径，用在不同层上以互连电路，在此阶段还要冲制模具孔，帮助叠片时的对准，对准孔用于印刷导体和介质时自动对位，在生瓷带上用激光打孔的原理是:聚焦的激光束沿着通孔边缘将连续的光脉冲发射到生瓷带上，激光能量将陶瓷材料逐层蒸发掉，最终形成一个通孔；
S4、印刷：利用标准的厚膜印刷技术对导体浆料进行印刷和烘干，通孔填充和导体图形在箱式或链式炉中按相关工艺温度和时间进行烘干，根据需要，所有电阻器、电容器和电感器在此阶段印刷和烘干；
S5、通孔填充：利用传统的厚膜丝网印刷或模板挤压把特殊配方的高固体颗粒含量的导体浆料填充到通孔；
S6、叠片处理：生瓷片在烧结前，按预先设计的层数、次序叠到一起，在一定温度和压力下，使其紧密粘接，一般说来，热压温度为70120℃，压力为50250kg/2cm，视基板面积、层数不同前异，为了避免烧结中分层、起泡、开裂，在热压时将生坯放在真空室内进行，这样有利于排除气泡，提高粘附强度；
S7、排胶与烧结：200-500C之间的区域被称为有机排胶区，然后在5-15min将叠层共烧至峰值温度，通常为1700℃，气氛烧成金属化的典型排胶和烧成曲线会用上2-10h，烧成的部件准备好后烧工艺，在烧结后在分片工艺步骤中，通过分片的方式去除结构补偿区域，获得多层共烧陶瓷电路基板，将热压叠片后的陶瓷生坯放入炉中排胶，由于使用的导体材料不同，排胶烧结的气氛也不同，对于贱金属导体如W、Mo、Cu，Ni等材料需在Nz、H等气氛下进行，而对于贵金属导体Au、AB、Pd-AB来说，只需在空气中排胶；
S8、检验：然后对电路进行激光调阻、测试、切片和检验，LTCC封装中可用硬钎焊引线或散热片，对排胶、烧结、焊接完成后的LTCC元件还须进行多方面的检测，以保证其性能的可靠性，这些检测包括外观、尺寸、强度、电性能等方面。
由于使用W、Mo等做导体材料，在空气中极易氧化，烧结后需在W、Mo表面做电镀或化学镀处理，镀上一层Ni、Au等，以便焊接引线或供键合芯，ALN陶瓷具有良好热导率，理论值为320W/m.K，且有和硅器件相接近的热膨胀系数为4.3～4.5*108，高温共烧ALN瓷料是由高纯ALN粉加入适量添加剂组成。ALN粉的合成使用还原法，其反应原理如以下公式所示：
本发明的有益效果是：该基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，通过分片的方式去除结构得到补偿区域，在结构补偿区域中设有导体通孔，实现对产品结构的补偿设计，实现该区域与电路基板区域在收缩率和收缩特性上的一致，避免出现较大差异导致电路基板的翘曲的问题，以及Al2O3具有优良的绝缘性能和抗折强度，且材料无毒，在制备方面具备一定的环保性。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (5)
1.一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，其特征在于，包括以下步骤：
S1、生瓷处理：根据设计图纸制作各层生瓷的导体通孔、导体图形和腔体，形成电路基板区域，在电路基板区域的外围留置宽度范围为0.2～15mm的结构补偿区域；
S2、混料与流延：将有机物和无机物成分按一定比例混合，用球磨的方法进行碾磨和均匀化，然后浇注在一个移动的载带上，通过一个干燥区，去除所有的溶剂，通过控制刮刀间隙，流延成所需要的厚度；
S3、激光打孔：利用激光打孔技术形成通孔，通孔是在生瓷片上打出的小孔，导体通孔的孔径为0.05mm～0.5mm，导体通孔的中心间距为2～10倍通孔的孔径，用在不同层上以互连电路，在此阶段还要冲制模具孔，帮助叠片时的对准，对准孔用于印刷导体和介质时自动对位；
S4、印刷：利用标准的厚膜印刷技术对导体浆料进行印刷和烘干，通孔填充和导体图形在箱式或链式炉中按相关工艺温度和时间进行烘干，根据需要，所有电阻器、电容器和电感器在此阶段印刷和烘干；
S5、通孔填充：利用传统的厚膜丝网印刷或模板挤压把特殊配方的高固体颗粒含量的导体浆料填充到通孔；
S6、叠片处理：生瓷片在烧结前，按预先设计的层数、次序叠到一起，在一定温度和压力下，使其紧密粘接，一般说来，热压温度为70120℃，压力为50250kg/cm2，视基板面积、层数不同前异；
S7、排胶与烧结：200-500C之间的区域被称为有机排胶区，然后在5-15min将叠层共烧至峰值温度，通常为1700℃，气氛烧成金属化的典型排胶和烧成曲线会用上2-10h，烧成的部件准备好后烧工艺，在烧结后在分片工艺步骤中，通过分片的方式去除结构补偿区域，获得多层共烧陶瓷电路基板；
S8、检验：然后对电路进行激光调阻、测试、切片和检验，LTCC封装中可用硬钎焊引线或散热片。
2.根据权利要求1所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，其特征在于：由于使用W、Mo等做导体材料，在空气中极易氧化，烧结后需在W、Mo表面做电镀或化学镀处理，镀上一层Ni、Au等，以便焊接引线或供键合。
3.根据权利要求1所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，其特征在于：ALN陶瓷具有良好热导率，理论值为320W/m·K，且有和硅器件相接近的热膨胀系数为4.3～4.5*108。
4.根据权利要求1所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，其特征在于：高温共烧ALN瓷料是由高纯ALN粉加入适量添加剂组成。ALN粉的合成使用还原法，其反应原理如以下公式所示：
5.根据权利要求1所述的一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法，其特征在于：将95wt％以上的ALN粉添加适量的助烧剂如CaO、Y2O3、CaC2等，充分混合后即得ALN瓷料配方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310398187.4A CN116583012A (zh) | 2023-04-14 | 2023-04-14 | 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310398187.4A CN116583012A (zh) | 2023-04-14 | 2023-04-14 | 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116583012A true CN116583012A (zh) | 2023-08-11 |
Family
ID=87542203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310398187.4A Pending CN116583012A (zh) | 2023-04-14 | 2023-04-14 | 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116583012A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040048000A (ko) * | 2002-12-02 | 2004-06-07 | 전자부품연구원 | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 |
| CN104135821A (zh) * | 2014-08-08 | 2014-11-05 | 中国电子科技集团公司第二十九研究所 | 具有结构补偿区域的多层共烧陶瓷电路基板及多层基板的制作方法 |
| WO2017125947A1 (en) * | 2016-01-19 | 2017-07-27 | Council Of Scientific & Industrial Research | A thermo-laminated multilayered zircon based high temperature co-fired ceramic (htcc) tape and the process thereof |
| US20200043946A1 (en) * | 2018-07-31 | 2020-02-06 | Psemi Corporation | Low Parasitic Capacitance RF Transistors |
| CN114644514A (zh) * | 2022-03-25 | 2022-06-21 | 上海晶材新材料科技有限公司 | Ltcc生料带材料、ltcc基板、ltcf-ltcc异质基板及对应的制备方法 |
-
2023
- 2023-04-14 CN CN202310398187.4A patent/CN116583012A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040048000A (ko) * | 2002-12-02 | 2004-06-07 | 전자부품연구원 | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 |
| CN104135821A (zh) * | 2014-08-08 | 2014-11-05 | 中国电子科技集团公司第二十九研究所 | 具有结构补偿区域的多层共烧陶瓷电路基板及多层基板的制作方法 |
| WO2017125947A1 (en) * | 2016-01-19 | 2017-07-27 | Council Of Scientific & Industrial Research | A thermo-laminated multilayered zircon based high temperature co-fired ceramic (htcc) tape and the process thereof |
| US20200043946A1 (en) * | 2018-07-31 | 2020-02-06 | Psemi Corporation | Low Parasitic Capacitance RF Transistors |
| CN114644514A (zh) * | 2022-03-25 | 2022-06-21 | 上海晶材新材料科技有限公司 | Ltcc生料带材料、ltcc基板、ltcf-ltcc异质基板及对应的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 姬忠涛;张正富;: "共烧陶瓷多层基板技术及其发展应用", 中国陶瓷工业, no. 04, 30 August 2006 (2006-08-30), pages 46 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426551B1 (en) | Composite monolithic electronic component | |
| US7186461B2 (en) | Glass-ceramic materials and electronic packages including same | |
| Cofired | Ceramic multilayer package fabrication | |
| JP3528037B2 (ja) | ガラスセラミック基板の製造方法 | |
| CN112074106A (zh) | 一种多层异质熟瓷基片高精度对位堆叠的方法 | |
| Wersing et al. | Multilayer ceramic technology | |
| CN106631036A (zh) | 一种高温共烧氮化铝陶瓷的烧结方法 | |
| CN104589738A (zh) | 多层陶瓷基板及其制造方法 | |
| CN112004325A (zh) | 一种多层异质熟瓷结构薄膜元器件及电路板制备方法 | |
| CN110112105B (zh) | 用于封装双mos管且原位替换sop8塑封器件的陶瓷外壳及其制备方法 | |
| CN103874345A (zh) | 一种利用陶瓷基片制作多层微波电路的方法 | |
| EP0038931B1 (en) | Substrate and integrated circuit module with this substrate | |
| JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
| CN116583012A (zh) | 一种基于共烧陶瓷的多层孤岛陶瓷电路基板及其制备方法 | |
| KR100744855B1 (ko) | 높은 열적 사이클 전도체 시스템 | |
| Tummala et al. | Ceramic packaging | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP4422453B2 (ja) | 配線基板 | |
| JPH09293968A (ja) | 多層配線基板およびその製造方法 | |
| KR102642710B1 (ko) | 다층 세라믹 기판 및 그 제조방법 | |
| JP2001072473A (ja) | セラミック基板の製造方法 | |
| JP3652184B2 (ja) | 導体ペースト、ガラスセラミック配線基板並びにその製法 | |
| Schwartz | Electronic Ceramics | |
| JPH08167672A (ja) | 半導体装置用複合多層基板およびその製造方法 | |
| CN116161967A (zh) | 一种陶瓷基板制备方法及陶瓷基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |