KR102642710B1 - 다층 세라믹 기판 및 그 제조방법 - Google Patents

다층 세라믹 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102642710B1
KR102642710B1 KR1020240006121A KR20240006121A KR102642710B1 KR 102642710 B1 KR102642710 B1 KR 102642710B1 KR 1020240006121 A KR1020240006121 A KR 1020240006121A KR 20240006121 A KR20240006121 A KR 20240006121A KR 102642710 B1 KR102642710 B1 KR 102642710B1
Authority
KR
South Korea
Prior art keywords
molybdenum
copper
weight
ceramic
ceramic substrate
Prior art date
Application number
KR1020240006121A
Other languages
English (en)
Inventor
이준석
박승문
Original Assignee
주식회사 화인세라텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 화인세라텍 filed Critical 주식회사 화인세라텍
Priority to KR1020240006121A priority Critical patent/KR102642710B1/ko
Application granted granted Critical
Publication of KR102642710B1 publication Critical patent/KR102642710B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 하나 이상의 세라믹층; 및 상기 세라믹층 중 적어도 일부에 형성된 전극을 포함하고, 상기 전극은 몰리브덴 입자 표면 중 적어도 일부에 구리층이 형성된 금속 복합체를 포함하는, 다층 세라믹 기판과 그 제조방법에 관한 것이다.

Description

다층 세라믹 기판 및 그 제조방법{MULTILAYER CERAMIC SUBSTRATE, AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 몰리브덴-구리 금속 복합체 전극을 포함하여 기계적 강도와 내화학성이 우수하면서도 낮은 저항을 가지는 다층 세라믹 기판을 제조하는 방법에 관한 것이다.
웨이퍼 조립 공정(wafer fabrication process)을 거쳐 복수의 집적회로 칩들이 형성된 웨이퍼는 전기적 특성 검사(electrical die sorting; EDS)에 의해 집적회로 칩들의 신뢰성이 입증된다.
전기적 특성 검사에는 통상적으로 테스터(tester)와 프로브 스테이션(probe station) 및 프로브 카드로 구성된 검사 장치가 주로 사용되며, 프로브 카드는 복수의 프로브 핀을 갖는 공간변환기, 인쇄회로기판, 보강판, 인터포저를 포함하여 구성된다.
테스터는 검사 신호를 발생시키고 검사 결과 데이터를 판독한다. 프로브 스테이션은 웨이퍼의 로딩(loading)과 언로딩(unloading) 기능을 담당하여 테스터가 기능을 수행할 수 있게 하며, 프로브 카드는 웨이퍼와 테스터를 전기적으로 연결하는 기능을 수행한다.
반도체 집적회로 소자의 집적도가 높아짐에 따라, 반도체 집적회로에 대한 검사 공정을 수행하는 검사 장치 또한 높은 정밀도가 요구된다.
예컨대, 고집적화된 반도체 집적회로 칩에 대한 검사 공정에 부응하기 위해서는, 상기 반도체 집적회로 칩에 접속되는 프로브 핀들의 미세 피치화가 구현되어야 한다.
이를 위해, 프로브(probe)들의 피치와 반도체 집적회로의 피치 간의 차이를 보상해 주는 소위 공간변환기(space transformer; STF)가 사용되고 있다.
특히, 세라믹(ceramic) 재질의 공간변환기는 실리콘 웨이퍼와 열팽창 계수가 비슷하고 기계적 강도와 내화학성이 우수하여 그 사용이 증가되고 있다.
다만 HTCC 공법은 1,500℃ 이상의 고온에서 소성하므로, 몰리브덴과 텅스텐 등의 저항이 높은 전극 소재를 사용하여야 하는 단점이 있다.
반면 LTCC 공법으로 제조된 적층 세라믹 기판은 저항이 낮은 은 내지 구리 전극을 사용할 수 있다. 최근 저저항 특성을 이용한 다양한 회로설계와 방열설계의 필요성이 부각되고 있다.
그러나 LTCC 공법은 기판의 소재로 인하여 기계적 강도와 내화학성이 부족하여 신뢰성이 미흡한 문제가 있다.
따라서 보다 높은 소성온도에서 적용이 가능하면서도 낮은 저항을 가지는 전극 소재의 개발이 필요하다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 높은 소성온도에 적용 가능하면서도 낮은 저항을 가지는 몰리브덴-구리 금속 복합체 전극을 포함하는 다층 세라믹 기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 하나 이상의 세라믹층; 및 상기 세라믹층 중 적어도 일부에 형성된 전극을 포함하고, 상기 전극은 몰리브덴 입자 표면 중 적어도 일부에 구리층이 형성된 금속 복합체를 포함하는, 다층 세라믹 기판이 제공된다.
일 실시예에 있어서, 상기 금속 복합체는 1,300℃ 이상에서 소성된 것일 수 있다.
일 실시예에 있어서, 상기 금속 복합체는 몰리브덴 및 구리의 중량비가 각각 50~90 : 10~50일 수 있다.
일 실시예에 있어서, 상기 금속 복합체는 20℃ 비저항이 2.5~5.0×10-6 Ω·cm일 수 있다.
일 실시예에 있어서, 적어도 하나의 상기 세라믹층은 하나 이상의 관통홀을 포함할 수 있다.
일 실시예에 있어서, 상기 세라믹층은 코디어라이트 20~50중량%, 뮬라이트 10~60중량%, 알루미나 10~60중량%를 포함하는 세라믹 조성물을 소성한 것일 수 있다.
본 발명의 다른 일 측면에 따르면, 구리 분말을 기상변환 후 응축시켜 구형 구리 분말을 제조하는 단계; 상기 구형 구리 분말과 몰리브덴 분말을 페이스트화하여 적어도 하나의 세라믹 그린시트에 인쇄하는 단계; 및 하나 이상의 세라믹 그린시트를 적층하여 소성하는 단계를 포함하는, 다층 세라믹 기판의 제조방법이 제공된다.
일 실시예에 있어서, 상기 기상변환은 플라즈마 열원에 의하여 수행된 것일 수 있다.
일 실시예에 있어서, 상기 몰리브덴 및 상기 구리의 중량비는 각각 50~90 : 10~50일 수 있다.
일 실시예에 있어서, 상기 소성은 1,300℃ 이상의 온도에서 수행될 수 있다.
본 발명에 따르면, 고온의 소성공정 적용이 가능하면서도 낮은 저항을 가지는 몰리브덴-구리 금속 복합체 전극을 포함하는 다층 세라믹 기판을 제공할 수 있다.
따라서 기계적 강도와 내화학성이 우수하여 신뢰도가 높은 세라믹 소재를 사용하면서도 저저항 특성을 구현할 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 다층 세라믹 기판에 포함된 전극의 SEM 이미지를 나타낸 것이다.
도 2는 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판에 포함된 전극의 SEM 이미지를 나타낸 것이다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
수치 범위는 상기 범위에 정의된 수치를 포함한다. 본 명세서에 걸쳐 주어진 모든 최대의 수치 제한은 낮은 수치 제한이 명확히 쓰여져 있는 것처럼 모든 더 낮은 수치 제한을 포함한다. 본 명세서에 걸쳐 주어진 모든 최소의 수치 제한은 더 높은 수치 제한이 명확히 쓰여져 있는 것처럼 모든 더 높은 수치 제한을 포함한다. 본 명세서에 걸쳐 주어진 모든 수치 제한은 더 좁은 수치 제한이 명확히 쓰여져 있는 것처럼, 더 넓은 수치 범위 내의 더 좋은 모든 수치 범위를 포함할 것이다.
이하, 본 발명의 실시예를 상세히 기술하나, 하기 실시예에 의해 본 발명이 한정되지 아니함은 자명하다.
다층 세라믹 기판
본 발명의 일 측면은 하나 이상의 세라믹층; 및 상기 세라믹층 중 적어도 일부에 형성된 전극을 포함하고, 상기 전극은 몰리브덴 입자 표면 중 적어도 일부에 구리층이 형성된 금속 복합체를 포함하는, 다층 세라믹 기판을 제공한다.
다층 세라믹 기판은 하나 이상의 세라믹층이 적층된 3차원 회로기판의 일종이다. 이러한 다층 세라믹 기판은 무선 송수신 모듈, 센서, 광전 하우징, 멀티칩 기기, LED 실장용 기판, 반도체 패키징 기판, 프로브 카드용 공간변환기 등 다양한 제품에 적용될 수 있다.
각각의 세라믹층은 세라믹 조성물을 소정의 플레이트 형태로 성형한 후막일 수 있다. 이러한 세라믹 조성물은 적어도 하나의 세라믹 분말과 유기물을 혼합하여 형성될 수 있다. 세라믹 분말은 각 조성 성분(또는 원소)을 포함하는 복수의 원료를 하소(calcination)하여 특정한 성질을 가지도록 합성될 수 있다.
이러한 세라믹 분말의 예시로는 코디어라이트(cordierite), 뮬라이트(mullite), 지르코니아(zirconia), 알루미나(alumina) 등이 있다. 세라믹 조성물은 소결 밀도를 높이기 위한 첨가제(또는 소결조제)를 더 포함할 수 있다.
코디어라이트는 1,200~1,300℃의 소결온도를 가지는 화합물(2MgO-2Al2O3-5SiO2)로서 200℃에서 약 0.3 ppm/℃의 낮은 열팽창계수를 가지며 약 100 MPa 내외의 굴곡강도를 가진다. 코디어라이트는 1,300℃ 이상의 고온에서 소성 시 용융되어 소결조제로서 작용할 수 있다.
뮬라이트는 1,500~1,600℃의 소결온도를 가지는 알루미나-실리카계 화합물(3Al2O3-2SiO2)로서 약 250MPa의 굴곡강도를 가진다. 뮬라이트는 고온에서도 안정적인 중간상으로 존재하며, 열적 및 화학적 안정성과 내열성이 우수하다.
알루미나는 1,400~1,600℃의 소결온도를 가지는 알루미늄의 산화물(Al2O3)로서 약 11 W/m·K의 열전도도와 약 300 MPa 내외의 굴곡강도를 가진다.
첨가제의 예시로는 MgO, Y2O3, TiO2, CaO, Cr2O3, V2O5 등이 있다. 이러한 첨가제를 포함하면 세라믹 조성물의 소결온도를 조절하거나, 세라믹 기판의 특성을 제어할 수 있다.
세라믹 조성물은 물 또는 에탄올 등의 유기용매와 혼합하여 세라믹 슬러리의 형태로 사용될 수 있다. 세라믹 슬러리는 볼 밀링(ball milling) 또는 바스켓 밀링(basket milling) 등의 통상적인 방법으로 혼합될 수 있다.
혼합된 세라믹 슬러리는 다양한 방법에 의해 건조되어 액체 매질이 제거될 수 있다. 액체 매질이 제거된 세라믹 슬러리에 바인더(binder)로서 PVA(polyvinyl alcohol), PVB(polyvinyl butyral) 및 MC(methyl cellulose) 등의 유기물을 첨가 및 혼합하면 세라믹 성형체를 형성할 수 있다.
세라믹 성형체는 플레이트 형태로 성형된 후 1,000℃ 내지 2,000℃의 고온에서 소결되어 다층 세라믹 기판을 구성하는 세라믹 그린시트로 사용될 수 있다.
각각의 세라믹 그린시트는 층간 통전을 위한 비아(via) 형성을 위하여 관통홀을 펀칭한 후 도전성 물질로 채우거나, 전극 회로 패턴이 인쇄될 수 있다. 복수개의 세라믹 그린시트를 적층 후 동시에 소성하여 다층 세라믹 기판을 제조할 수 있다.
따라서 다층 세라믹 기판은 세라믹 그린시트로부터 형성된 하나 이상의 세라믹층을 포함하고, 이러한 세라믹층 중 적어도 일부는 전극을 포함할 수 있다. 이러한 전극은 세라믹층의 일면 또는 타면의 적어도 일부 영역에 인쇄를 통해 형성되거나, 세라믹층의 관통홀에 도전성 물질이 주입되어 형성된 것일 수 있다.
세라믹층의 층수는 특별히 제한되지 않으며, 반도체 웨이퍼에 구현된 반도체 회로 패턴의 집적화 정도에 따라 10개 내지 100개의 층이 적층될 수도 있다.
다층 세라믹 기판은 소성온도에 따라 고온 동시 소성 세라믹(High Temperature Co-fired Ceramic; HTCC) 기판 또는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic; LTCC) 기판으로 분류된다.
HTCC 기판은 일반적으로 1,500℃ 이상의 온도에서 소성하므로 알루미나, 뮬라이트 등 소결온도가 높은 세라믹 분말을 사용한다. HTCC 기판은 굴곡강도, 내화학성, 고주파유전손실 특성 등이 우수하나, 은(962℃), 구리(1,084℃) 등의 비저항이 낮은 소재의 용융점보다 높은 온도에서 소성이 진행되므로 비저항이 높은 몰리브덴(2,623℃), 텅스텐(3,422℃) 등을 전극재료로 사용하여야 하며 기판의 열전도도가 높다.
LTCC 기판은 일반적으로 1,000℃ 이하의 온도에서 소성하므로 유리, 세라믹 필러 등을 사용한다. LTCC 기판은 유전율의 조절이 용이하고, 은, 구리 등의 비저항이 낮은 소재를 전극재료로 사용할 수 있으나 HTCC 대비 굴곡강도와 내화학성이 미흡하다.
일 예시로, 프로브 카드용 공간변환기의 제조 시 MEMS 프로브핀을 부착하는 방법에 따라 사용 가능한 기판이 구분된다.
반도체 공정을 이용하여 범퍼 패드를 형성한 후 MEMS 프로브핀을 열접착으로 부착하거나, 세라믹 기판 위에 3차원 MEMS 프로브핀을 형성하는 경우 강알칼리성 용액을 처리하여야 하므로 내화학성이 우수한 HTCC 기판을 사용하여야 한다.
반면 MEMS 프로브핀을 2차원 형성 후 개별적으로 부착하는 레이저 접착법의 경우 열전도도가 높은 HTCC 기판에 적용 시 부착력이 저하되는 문제가 있어 LTCC 기판에서 주로 사용된다.
일 실시예에 따르면, 코디어라이트, 뮬라이트 및 알루미나를 포함하는 세라믹 조성물은 1,300~1,500℃의 소결온도를 가질 수 있다. 이러한 세라믹 조성물로 제조한 세라믹층은 전술한 HTCC 기판과 LTCC 기판의 장점을 조화롭게 구현할 수 있다.
본 발명의 일 측면에 따른 다층 세라믹 기판의 전극은 몰리브덴 입자 표면 중 적어도 일부에 구리층이 형성된 코어-쉘 형태의 금속 복합체를 포함할 수 있다.
몰리브덴-구리의 상평형도에 따르면, 몰리브덴과 구리를 단순 혼합한 상태에서 온도를 증가시키면 1,084℃ 이상의 온도에서 구리가 액상으로 존재한다. 이러한 이유로 1,300℃ 이상의 온도에서 소성을 통해 구리를 포함하는 전극을 형성 시 구리가 휘발되어 전극 회로 패턴이 파괴되는 문제가 있다.
그러나 본 발명의 일 측면에 따른 금속 복합체는, 특정 공정으로 처리한 구리를 사용하여 1,300℃ 이상의 온도에서 소성하여도 낮은 비저항을 가지는 전극을 형성할 수 있다.
일 실시예에서, 전극은 구형 구리 입자와 몰리브덴 입자가 용매에 분산된 전도성 페이스트를 소성하여 형성될 수 있다.
전도성 페이스트는 용매에 전도성 필러와 바인더를 분산시킨 것으로 인쇄전자소자의 제조에 필수적인 소재다.
일반적인 전도성 페이스트에 사용되는 전도성 필러로는 금, 은, 구리, 니켈, 알루미늄과 같은 금속 분말이 있다.
은 분말을 용매에 분산시킨 은 페이스트나 구리 분말을 용매에 분산시켜 제조한 구리 페이스트는 저항이 낮아 전도도가 우수하나, 각각 962℃, 1,084℃의 낮은 용융점으로 인하여 고온 소성 시 회로 패턴의 유지가 어렵거나 휘발로 인하여 소실되는 문제가 있다.
반면 몰리브덴, 텅스텐 등의 금속 소재를 이용한 페이스트는 2,623℃, 3,422℃의 높은 용융점을 가지므로 고온의 소성공정을 용이하게 적용할 수 있으나, 소재 자체의 비저항이 높은 단점이 있다.
본 발명의 일 측면에 따른 전극은 구형 구리 입자와 몰리브덴 입자를 용매에 분산시킨 것으로부터 제조되어 고온의 소성공정에 적용할 수 있으면서도 낮은 비저항을 가질 수 있다.
여기서 구형 구리 입자는 플라즈마 열원에 의해 용융 내지 증발된 구리를 급속 냉각시켜 제조된 것일 수 있다. 정확한 작용기작이 알려진 것은 아니나, 이러한 구형 구리 입자를 몰리브덴 입자와 혼합하여 사용 시 구리의 용융점 이상의 고온에서 소성 시 구리가 휘발되는 문제를 개선할 수 있다.
구형 구리 입자와 몰리브덴 입자가 분산된 전도성 페이스트는 소성공정을 거쳐 몰리브덴 코어 표면 중 적어도 일부에 구리 쉘이 형성된 코어-쉘 형태의 금속 복합체를 형성한다.
즉, 상기 금속 복합체는 1,300℃ 이상, 예를 들어, 1,300℃, 1,305℃, 1,310℃, 1,315℃, 1,320℃, 1,325℃, 1,330℃, 1,335℃, 1,340℃, 1,345℃, 1,350℃, 1,355℃, 1,360℃, 1,365℃, 1,370℃, 1,375℃, 1,380℃, 1,385℃, 1,390℃, 1,395℃, 1,400℃, 1,405℃, 1,410℃, 1,415℃, 1,420℃, 1,425℃, 1,430℃, 1,435℃, 1,440℃, 1,445℃, 1,450℃ 또는 이들 중 두 값의 사이 범위의 온도에서 소성된 것이어도 낮은 비저항을 가질 수 있다.
이러한 금속 복합체에서 몰리브덴 및 구리의 중량비는 각각 50~90 : 10~50일 수 있다. 예를 들어, 몰리브덴과 구리의 중량비가 50 : 50, 55 : 45, 60: 40, 65 : 35, 70 : 30, 75 : 25, 80 : 20, 85 : 15, 90 : 10 또는 이들 중 두 값의 사이 범위일 수 있으나 이에 한정되는 것은 아니다. 몰리브덴의 비율이 너무 적으면 고온 소성이 어려울 수 있고, 몰리브덴의 비율이 너무 높으면 전극 회로층의 비저항이 높아질 수 있다.
상기 금속 복합체는 20℃ 비저항이 2.5~5.0×10-6 Ω·cm, 예를 들어, 2.5×10-6 Ω·cm, 2.6×10-6 Ω·cm, 2.7×10-6 Ω·cm, 2.8×10-6 Ω·cm, 2.9×10-6 Ω·cm, 3.0×10-6 Ω·cm, 3.1×10-6 Ω·cm, 3.2×10-6 Ω·cm, 3.3×10-6 Ω·cm, 3.4×10-6 Ω·cm, 3.5×10-6 Ω·cm, 3.6×10-6 Ω·cm, 3.7×10-6 Ω·cm, 3.8×10-6 Ω·cm, 3.9×10-6 Ω·cm, 4.0×10-6 Ω·cm, 4.1×10-6 Ω·cm, 4.2×10-6 Ω·cm, 4.3×10-6 Ω·cm, 4.4×10-6 Ω·cm, 4.5×10-6 Ω·cm, 4.6×10-6 Ω·cm, 4.7×10-6 Ω·cm, 4.8×10-6 Ω·cm, 4.9×10-6 Ω·cm, 5.0×10-6 Ω·cm 또는 이들 중 두 값의 사이 범위일 수 있다. 금속 복합체의 비저항은 몰리브덴 및 구리의 비율 또는 소성공정에 따라 달라질 수 있으나, 몰리브덴의 비저항보다 낮은 값을 가질 수 있다.
다층 세라믹 기판에 포함된 각각의 세라믹층은 유전체(dielectric material)로서 서로 다른 세라믹층에 형성된 전극 또는 하나의 세라믹층의 일면과 타면에 형성된 전극을 전기적으로 절연할 수 있다.
다만 적어도 하나의 세라믹층은 하나 이상의 관통홀을 포함할 수 있다. 이러한 관통홀은 스루홀(through hole) 또는 비아홀(via hole)이라고도 불리며, 세라믹층의 일면에 위치한 전극과 타면에 위치한 전극을 전기적으로 연결할 수 있다. 일 예시에서는 이러한 관통홀이 여러 층의 세라믹층을 거쳐서 형성될 수도 있다.
관통홀은 내벽에 전도층이 형성되거나, 내부에 전도성 물질 또는 비전도성 물질이 충진된 전극을 포함할 수 있다. 관통홀은 이러한 형태의 전극을 통해 세라믹층으로 절연된 서로 다른 전극 간 전기적 연결을 수행할 수 있다.
관통홀 중 전자부품을 실장하는 것을 스루홀, 별도의 부품 실장 없이 층간 접속을 위한 것을 비아홀이라 부른다. 비아홀에 전도성 물질이 충진된 것은 비아필(via fill)이라고 부를 수 있다.
즉, 본 발명의 일 측면에 따른 다층 세라믹 기판은 세라믹층 표면에 형성된 전극 회로층, 스루홀, 비아홀, 비아필 등을 포함하는 전극 중 적어도 일부가 구형 구리 입자를 포함하여 형성된 몰리브덴-구리 금속 복합체를 포함할 수 있다.
본 발명의 비제한적인 일 예시에서 상기 세라믹층은 코디어라이트 20~50중량%, 뮬라이트 10~60중량%, 알루미나 10~60중량%를 포함하는 세라믹 조성물을 소성한 것일 수 있으나, 이에 한정되는 것은 아니다. 상기 세라믹 조성물이 전술한 조성을 가지면 1,300~1,500℃의 소결온도를 가질 수 있다.
상기 세라믹 조성물은 코디어라이트를 20~50중량%, 예를 들어, 20중량%, 22.5중량%, 25중량%, 27.5중량%, 30중량%, 32.5%중량%, 35중량%, 37.5중량%, 40중량%, 42.5중량%, 45중량%, 47.5중량%, 50중량% 또는 이들 중 두 값의 사이 범위일 수 있다. 상기 세라믹 조성물에서 코디어라이트의 함량이 너무 적으면 세라믹층의 강도가 저하될 수 있다. 상기 세라믹 조성물에서 코디어라이트의 함량이 너무 많으면 소성 시 세라믹층의 수축율이 높아질 수 있다.
상기 세라믹 조성물은 뮬라이트를 10~60중량%, 예를 들어, 10중량%, 12.5중량%, 15중량%, 17.5중량%, 20중량%, 22.5중량%, 25중량%, 27.5중량%, 30중량%, 32.5%중량%, 35중량%, 37.5중량%, 40중량%, 42.5중량%, 45중량%, 47.5중량%, 50중량%, 52.5중량%, 55중량%, 57.5중량%, 60중량% 또는 이들 중 두 값의 사이 범위일 수 있다. 상기 세라믹 조성물에서 뮬라이트의 함량이 너무 적으면 세라믹층의 열팽창계수가 높아질 수 있다. 상기 세라믹 조성물에서 뮬라이트의 함량이 너무 많으면 소결온도가 높아질 수 있다.
상기 세라믹 조성물은 알루미나를 10~60중량%, 예를 들어, 10중량%, 12.5중량%, 15중량%, 17.5중량%, 20중량%, 22.5중량%, 25중량%, 27.5중량%, 30중량%, 32.5%중량%, 35중량%, 37.5중량%, 40중량%, 42.5중량%, 45중량%, 47.5중량%, 50중량%, 52.5중량%, 55중량%, 57.5중량%, 60중량% 또는 이들 중 두 값의 사이 범위일 수 있다. 상기 세라믹 조성물에서 알루미나의 함량이 너무 적으면 세라믹층의 기판 강도가 낮아질 수 있다. 상기 세라믹 조성물에서 알루미나의 함량이 너무 많으면 열팽창계수가 높아질 수 있다.
다층 세라믹 기판의 제조방법
본 발명의 다른 일 측면은 구리 분말을 기상변환 후 응축시켜 구형 구리 분말을 제조하는 단계; 상기 구형 구리 분말과 몰리브덴 분말을 페이스트화하여 적어도 하나의 세라믹 그린시트에 인쇄하는 단계; 및 하나 이상의 세라믹 그린시트를 적층하여 소성하는 단계를 포함하는, 다층 세라믹 기판의 제조방법을 제공한다.
구리 분말을 기상변환 후 응축시켜 제조한 구형 구리 분말을 몰리브덴 분말과 혼합하여 사용하면 구리의 용융점인 1,084℃ 이상의 온도에서 소성하여도 낮은 비저항을 가지는 몰리브덴-구리 금속 복합체를 형성할 수 있다. 금속 복합체의 특성에 대하여는 전술한 바와 같다.
구리 분말의 기상변환은 플라즈마 열원에 의하여 수행될 수 있다. 예를 들어, 플라즈마 아크 기상 방전법(plasma arc vapor discharge), 플라즈마 분산법(plasma atomization) 등을 이용하여 급속도로 기상변환시킨 후 냉각하여 구형 구리 분말을 제조할 수 있다.
제조된 구형 구리 분말은 몰리브덴 분말과 함께 바인더, 용매 등과 혼합하여 전도성 페이스트 형태로 전환될 수 있다. 여기서 구리 및 몰리브덴의 비율과 소성 시의 조건 등에 대해서는 전술한 바와 같다.
적어도 하나의 상기 세라믹 그린시트는 하나 이상의 관통홀을 포함할 수 있다. 세라믹 그린시트의 관통홀이 가지는 특성은 전술한 세라믹층의 관통홀의 것을 참고할 수 있다.
구형 구리 분말을 포함하는 전도성 페이스트는 적어도 하나의 세라믹 그린시트 표면 또는 적어도 하나의 세라믹 그린시트 관통홀에 적용되어 다층 세라믹 기판의 내부 전극을 형성할 수 있다.
전술한 특성을 가지는 다층 세라믹 기판은 아래 (i) 내지 (v)의 물성 중 적어도 하나를 만족할 수 있다: (i) 수축율 20% 이하; (ii) 열팽창계수 5 ppm/℃ 이하; (iii) 열전도도 3~5 W/m·K, (iv) 유전율 6.5~8, (v) 굴곡강도 200 MPa 이상.
일 예로 다층 세라믹 기판은 소성 전후의 수축율이 부피 기준 20% 이하, 예를 들어, 20%, 19.8%, 19.6%, 19.4%, 19.2%, 19%, 18.8%, 18.6%, 18.4%, 18.2%, 18%, 17.8%, 17.6%, 17.4%, 17.2%, 17%, 16.8%, 16.6%, 16.4%, 16.2%, 16%, 15.8%, 15.6%, 15.4%, 15.2%, 15% 또는 이들 중 두 값의 사이 범위에 속할 수 있다.
다른 일 예로 다층 세라믹 기판은 상온(25℃)에서 150℃까지 승온하며 측정한 열팽창계수가 5 ppm/℃ 이하, 예를 들어, 5 ppm/℃, 4.95 ppm/℃, 4.9 ppm/℃, 4.85 ppm/℃, 4.8 ppm/℃, 4.75 ppm/℃, 4.7 ppm/℃, 4.65 ppm/℃, 4.6 ppm/℃, 4.55 ppm/℃, 4.5 ppm/℃, 4.45 ppm/℃, 4.4 ppm/℃, 4.35 ppm/℃, 4.3 ppm/℃, 4.25 ppm/℃, 4.2 ppm/℃, 4.15 ppm/℃, 4.1 ppm/℃, 4.05 ppm/℃, 4 ppm/℃, 3.95 ppm/℃, 3.9 ppm/℃, 3.85 ppm/℃, 3.8 ppm/℃, 3.75 ppm/℃, 3.7 ppm/℃, 3.65 ppm/℃, 3.6 ppm/℃, 3.55 ppm/℃, 3.5 ppm/℃ 또는 이들 중 두 값의 사이 범위에 속할 수 있다.
다른 일 예로 다층 세라믹 기판은 열전도도가 3~5 W/m·K, 예를 들어, 3 W/m·K, 3.05 W/m·K, 3.1 W/m·K, 3.15 W/m·K, 3.2 W/m·K, 3.25 W/m·K, 3.3 W/m·K, 3.35 W/m·K, 3.4 W/m·K, 3.45 W/m·K, 3.5 W/m·K, 3.55 W/m·K, 3.6 W/m·K, 3.65 W/m·K, 3.7 W/m·K, 3.75 W/m·K, 3.8 W/m·K, 3.85 W/m·K, 3.9 W/m·K, 3.95 W/m·K, 4 W/m·K, 4.05 W/m·K, 4.1 W/m·K, 4.15 W/m·K, 4.2 W/m·K, 4.25 W/m·K, 4.3 W/m·K, 4.35 W/m·K, 4.4 W/m·K, 4.45 W/m·K, 4.5 W/m·K, 4.55 W/m·K, 4.6 W/m·K, 4.65 W/m·K, 4.7 W/m·K, 4.75 W/m·K, 4.8 W/m·K, 4.85 W/m·K, 4.9 W/m·K, 4.95 W/m·K, 5 W/m·K 또는 이들 중 두 값의 사이 범위를 만족할 수 있다.
다른 일 예로 다층 세라믹 기판은 1 MHz의 주파수로 측정한 유전율이 6.5~8, 예를 들어, 6.5, 6.55, 6.6, 6.65, 6.7, 6.75, 6.8, 6.85, 6.9, 6.95, 7, 7.05, 7.1, 7.15, 7.2, 7.25, 7.3, 7.35, 7.4, 7.45, 7.5, 7.55, 7.6, 7.65, 7.7, 7.75, 7.8, 7.85, 7.9, 7.95, 8 또는 이들 중 두 값의 사이 범위에 속할 수 있다.
또다른 일 예로 다층 세라믹 기판의 굴곡강도는 200 MPa 이상, 예를 들어, 200 MPa, 205 MPa, 210 MPa, 215 MPa, 220 MPa, 225 MPa, 230 MPa, 235 MPa, 240 MPa, 245 MPa, 250 MPa, 255 MPa, 260 MPa, 265 MPa, 270 MPa, 275 MPa, 280 MPa, 285 MPa, 290 MPa, 295 MPa, 300 MPa, 305 MPa, 310 MPa, 315 MPa, 320 MPa, 325 MPa, 330 MPa, 335 MPa, 340 MPa, 345 MPa, 350 MPa 또는 이들 중 두 값의 사이 범위에 속할 수 있다.
다만 이러한 물성은 전술한 다층 세라믹 기판의 사용목적에 따라 구현할 수 있는 다양한 특성 중 하나로, 이러한 물성을 전부 만족해야만 하는 것은 아니다.
이하 실시예를 통해, 본 발명을 더욱 상술하나 하기 실시예에 의해 본 발명이 제한되지 아니함은 자명하다.
실시예 1
아크 플라즈마 연소 장치로 구리 분말을 증발시킨 후 급속 냉각시켜 구형 구리 분말을 제조하였다. 아크 플라즈마 연소 장치는 거리 10 mm, 지름 10 mm의 영역으로 중심부 20,000 K, 외곽부 11,000 K의 온도를 가지는 플라즈마를 분사하도록 조절하였다.
증발한 구리는 수냉식 냉각장치를 통과시켜 구형 구리 분말의 형태로 수득하였다. 아크 플라즈마 연소 장치는 도가니에 5~30 l/분의 유속으로 질소를 공급하며 50~150 V, 150~450 A의 전력으로 플라즈마를 발생시켜 구리를 용융 및 증발시켰다.
알파 테르피네올에 에틸셀룰로오스를 용해시킨 혼합용액에 구형 구리 분말과 몰리브덴 분말을 균일하게 분산시켜 전도성 페이스트를 제조하였다.
실시예 2
구형 구리 분말과 몰리브덴 분말을 증류수에 폴리스티렌 술포네이트를 용해시킨 혼합용액에 균일하게 분산시킨 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
실시예 3
아크 플라즈마 연소장치에서 플라즈마 건으로 구리 와이어를 용융시키는 플라즈마 분산법 (Plasma atomization) 공정을 사용하여 구형 구리 분말을 제조한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
비교예 1
구형 구리 분말 대신 구리 분말을 사용한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
비교예 2
몰리브덴 분말을 제외하고 구리 분말을 단독으로 사용한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
비교예 3
구형 구리 분말을 제외하고 몰리브덴 분말을 단독으로 사용한 것을 제외하면 실시예 1과 동일한 방법으로 전도성 페이스트를 제조하였다.
제조예
하기 표 1의 조성비를 주 성분으로 가지는 세라믹 조성물로 세라믹 그린시트를 제조하였다.
구분 코디어라이트 뮬라이트 알루미나
제조예 1 50 25 25
제조예 2 30 45 25
제조예 3 35 40 25
제조예 4 40 35 25
제조예 5 30 25 45
제조예 6 30 35 35
제조예 7 20 50 30
제조예 8 20 30 50
제조예 9 30 60 10
제조예 10 30 10 60
실험예 1 : 전극 특성 평가
제조예 9의 세라믹 그린시트에 실시예와 비교예의 전도성 페이스트를 이용하여 전극 패턴을 형성한 후 복수개의 세라믹 그린시트를 적층하고, 1,450℃의 온도로 소성하여 다층 세라믹 기판을 제조하였다.
제조된 다층 세라믹 기판의 전극 특성을 아래 표 2에 나타내었다. 실시예 1의 전극을 형성하는 금속 복합체의 주사전자현미경(Scanning Electron Microscope; SEM) 사진을 도 1 및 도 2에 나타내었다.
구분 전극 소재 비저항(20℃)
실시예 1-1 80Mo-20Cu(구형) 3.5×10-6 Ω·cm
실시예 1-2 70Mo-30Cu(구형) 3.3×10-6 Ω·cm
실시예 1-3 50Mo-50Cu(구형) 2.9×10-6 Ω·cm
실시예 2 70Mo-30Cu(구형) 3.4×10-6 Ω·cm
실시예 3 60Mo-40Cu(구형) 3.1×10-6 Ω·cm
비교예 1 80Mo-20Cu 6.9×10-6 Ω·cm
비교예 2 Cu -
비교예 3 Mo 7.0×10-6 Ω·cm
표 2를 참조하면, 실시예 1 내지 3의 전극은 몰리브덴 전극 대비 낮은 비저항을 가지는 것을 확인할 수 있다.
도 1을 참조하면, 전극에서 몰리브덴 입자 표면에 구리층이 형성된 코어-쉘 형태의 금속 복합체로 존재함을 확인할 수 있다.
도 2를 참조하면 구형 구리 분말을 적용한 전극에서 몰리브덴 입자 표면에 형성된 구리층이 일종의 네트워크 구조를 형성한 것을 확인할 수 있다.
반면 플라즈마 처리된 구형 구리 분말이 아닌 통상적인 구리 분말을 적용한 비교예 1의 전극은 구리가 휘발되어 몰리브덴과 가까운 특성을 가지고 있음을 확인할 수 있다.
비교예 2는 고온에서 구리 분말이 용융, 휘발됨에 따라 전극이 형성되지 않았다.
이러한 결과는 몰리브덴-구리 금속 복합체가 1,300℃ 이상의 고온에서 낮은 비저항을 가지는 전극 소재로 적용될 수 있음을 시사한다.
실험예 2 : 세라믹 기판 특성 평가
제조예를 통해 제조된 세라믹 기판의 기계적 물성을 평가하여 아래 표 3에 나타내었다.
구분 소성온도 수축율
(%)
열팽창계수
(ppm/℃)
상온~150℃
열전도도
(W/m·K)
유전율
(측정주파수 1MHz)
굴곡강도
(MPa)
제조예 1 1,350 17.3 3.27 4.54 6.92 243
제조예 2 1,450 16.3 3.84 4.87 6.74 258
제조예 3 1,450 16.1 3.98 4.75 6.85 253
제조예 4 1,400 16.1 3.96 4.79 6.58 248
제조예 5 1,450 16.0 4.12 4.63 6.97 249
제조예 6 1,450 16.0 3.92 4.88 7.14 245
제조예 7 1,450 15.8 3.37 4.76 6.72 214
제조예 8 1,450 15.8 3.69 4.64 6.54 220
제조예 9 1,450 15.4 3.14 4.86 6.88 251
제조예 10 1,450 15.7 3.92 4.92 7.12 252
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (3)

1,300℃ 이상의 온도에서 소성 가능한 몰리브덴-구리 복합체로 이루어진 내부 전극을 포함하는 다층 세라믹 기판을 제조하는 방법에 있어서,
구리 분말을 플라즈마 열원에 의하여 기상변환 후 응축시켜 구형 구리 분말을 제조하는 단계;
상기 구형 구리 분말과 몰리브덴 분말을 페이스트화하여 적어도 하나의 세라믹 그린시트에 인쇄하는 단계; 및
하나 이상의 세라믹 그린시트를 적층하여 1,300℃이상의 온도에서 소성하는 단계;를 포함하고,
상기 플라즈마 열원에 의해 용융 내지 증발된 구리를 급속 냉각시켜 제조된 구형 구리 분말과 몰리브덴 분말은 1,300℃이상에서 소성되어 코어-쉘 형태의 금속 복합체를 형성하고,
상기 몰리브덴 입자 및 구리 입자가 견고하게 결합하여 상기 구리 입자가 휘발되지 않고 상기 몰리브덴 입자 표면에서 코팅된 코어-쉘 구조를 이루는 다층 세라믹 기판의 제조방법.
제1항에 있어서,
상기 몰리브덴 및 상기 구리의 중량비는 각각 50~90 : 10~50인, 다층 세라믹 기판의 제조방법.
제1항에 있어서,
상기 금속 복합체는 20℃ 비저항이 2.5~5.0×10-6 Ω·cm인, 다층 세라믹 기판의 제조방법.
KR1020240006121A 2022-09-23 2024-01-15 다층 세라믹 기판 및 그 제조방법 KR102642710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240006121A KR102642710B1 (ko) 2022-09-23 2024-01-15 다층 세라믹 기판 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220120617A KR20240041514A (ko) 2022-09-23 2022-09-23 다층 세라믹 기판 및 그 제조방법
KR1020240006121A KR102642710B1 (ko) 2022-09-23 2024-01-15 다층 세라믹 기판 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220120617A Division KR20240041514A (ko) 2022-09-23 2022-09-23 다층 세라믹 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR102642710B1 true KR102642710B1 (ko) 2024-03-04

Family

ID=90297726

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220120617A KR20240041514A (ko) 2022-09-23 2022-09-23 다층 세라믹 기판 및 그 제조방법
KR1020240006121A KR102642710B1 (ko) 2022-09-23 2024-01-15 다층 세라믹 기판 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020220120617A KR20240041514A (ko) 2022-09-23 2022-09-23 다층 세라믹 기판 및 그 제조방법

Country Status (1)

Country Link
KR (2) KR20240041514A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136501A (ja) * 1985-12-09 1987-06-19 Shinko Electric Ind Co Ltd セラミツク用メタライズ粉およびこれを用いたセラミツク用メタライズペ−スト
JPH04334803A (ja) * 1991-05-10 1992-11-20 Asahi Glass Co Ltd 導体ペースト組成物およびセラミックス基板
JP2016028176A (ja) * 2014-02-14 2016-02-25 三井金属鉱業株式会社 銅粉の製造方法
KR102393562B1 (ko) * 2020-11-17 2022-05-03 주식회사 화인세라텍 세라믹 기판 제조방법 및 세라믹 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136501A (ja) * 1985-12-09 1987-06-19 Shinko Electric Ind Co Ltd セラミツク用メタライズ粉およびこれを用いたセラミツク用メタライズペ−スト
JPH04334803A (ja) * 1991-05-10 1992-11-20 Asahi Glass Co Ltd 導体ペースト組成物およびセラミックス基板
JP2016028176A (ja) * 2014-02-14 2016-02-25 三井金属鉱業株式会社 銅粉の製造方法
KR102393562B1 (ko) * 2020-11-17 2022-05-03 주식회사 화인세라텍 세라믹 기판 제조방법 및 세라믹 기판

Also Published As

Publication number Publication date
KR20240041514A (ko) 2024-04-01

Similar Documents

Publication Publication Date Title
KR100842468B1 (ko) 후막 전도체 조성물 및 ltcc 회로 및 장치에서의 그의용도
US4931354A (en) Multilayer printed circuit board
US7722732B2 (en) Thick film paste via fill composition for use in LTCC applications
GB1565421A (en) Manufacture of electrical devices
JP2001351827A (ja) 複合積層電子部品
CA2345764C (en) Capacitance-coupled high dielectric constant embedded capacitors
WO1993008672A1 (en) Manufacture of multilayer ceramic part, and multilayer ceramic part
US11420905B2 (en) Ceramic substrate and production method for same
JPWO2002079114A1 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
KR102642710B1 (ko) 다층 세라믹 기판 및 그 제조방법
JP4802039B2 (ja) セラミックス組成物及び積層セラミック回路装置
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
US6258191B1 (en) Method and materials for increasing the strength of crystalline ceramic
KR20240041855A (ko) 내부 전극 및 이를 포함하는 다층 세라믹 기판
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP2002193691A (ja) 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JPH03108203A (ja) 導体ペーストおよび配線基板
JP2014529573A (ja) 低k低温同時焼成複合(ltcc)テープ用組成物、およびそれより形成された低収縮多層ltcc構造物
JP5114141B2 (ja) 電子部品およびその製造方法
JP2001015878A (ja) 高周波用配線基板およびその製造方法
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JPH02230798A (ja) 複合積層セラミック部品
JP4134693B2 (ja) セラミック積層基板の製造方法
KR100611763B1 (ko) 무수축 다층 세라믹 기판 및 그 제조 방법
US20230380077A1 (en) Multi-layer ceramic package having a multilayer ceramic base and at least one inkjet printed layer

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant