KR100800509B1 - 도전성 페이스트 및 다층 세라믹 기판 - Google Patents

도전성 페이스트 및 다층 세라믹 기판 Download PDF

Info

Publication number
KR100800509B1
KR100800509B1 KR1020060129245A KR20060129245A KR100800509B1 KR 100800509 B1 KR100800509 B1 KR 100800509B1 KR 1020060129245 A KR1020060129245 A KR 1020060129245A KR 20060129245 A KR20060129245 A KR 20060129245A KR 100800509 B1 KR100800509 B1 KR 100800509B1
Authority
KR
South Korea
Prior art keywords
conductive paste
silver
ceramic substrate
particles
paste
Prior art date
Application number
KR1020060129245A
Other languages
English (en)
Inventor
조현민
김준철
김동수
강남기
류종인
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020060129245A priority Critical patent/KR100800509B1/ko
Application granted granted Critical
Publication of KR100800509B1 publication Critical patent/KR100800509B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material
    • H01B1/16Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은 저온 동시소성 세라믹(LTCC:Low Temperature Co-fired Ceramic, 이하 LTCC)의 무수축 소성(Constrained Sintering) 공정 중에 발생하는 비아홀(via hole) 주변의 기공을 감소시킬 수 있는 도전성 페이스트에 관한 것이다. 보다 상세하게는 비아홀이 형성된 다층 세라믹 기판의 비아홀에 충전, 소성되어 사용될 수 있는 도전성 페이스트로서, 평균 입도가 5 ㎛ 이상인 은(Ag) 입자를 포함하여 세라믹 기판과 비슷한 온도에서 페이스트의 수축을 시작하게 하므로 소성 공정 중에 발생하는 비아홀 주변의 기공을 감소시킬 수 있는 도전성 페이스트에 대한 것이다.
도전성 페이스트, 은(Ag)

Description

도전성 페이스트 및 다층 세라믹 기판{Conductive Paste and Multi-Layer Ceramic Substrate}
도 1a는 종래의 일반적인 LTCC용 비아 페이스트를 사용한 경우의 비아홀 주변의 기공 발생 메카니즘을 나타낸 그래프이며, 도 1b는 실제 기공의 발생 모습을 찍은 현미경 사진이다.
도 2는 본 발명의 효과를 관찰하기 위해 은(Ag) 입자의 입도 또는 형태별로 찍은 주사전자현미경(SEM) 사진이다.
도 3은 본 발명의 일 실시예에 따른 도전성 페이스트 내의 은(Ag) 입자의 입도 또는 형태별로 무수축 소성 공정시의 페이스트의 수축 정도를 측정하여 나타낸 그래프이다.
도 4는 본 발명의 일 실시예에 따라, 도전성 페이스트 내의 은(Ag) 입자의 입도 또는 형태별로 찍은, 상기 도전성 페이스트로 채운 기판의 비아홀 주변의 모습을 나타낸 사진이다.
도 5는 본 발명의 일실시예로, 은(Ag) 입자에 은(Ag)과 팔라듐(Pd)의 결합입자가 혼합된 도전성 페이스트 내의 은(Ag)과 팔라듐(Pd)의 결합입자의 함량별로 페이스트의 수축 정도를 측정한 그래프이다.
본 발명은 도전성 페이스트 및 다층 세라믹 기판에 관한 것이다. 보다 상세하게는, 세라믹 기판의 소성 공정에 따른 비아홀의 기공을 감소시킬 수 있는 도전성 페이스트와 상기 페이스트로 채워져 동시 소성된 것을 특징으로 하는 다층 세라믹 기판에 대한 것이다.
일반적인 세라믹 기판의 소성(firing)이란 세라믹 분말 성형체(Powder compact)를 열처리하여 조립화(coarsening) 또는 치밀화(densification) 하는 과정을 말한다. 상기 소성은 세라믹 부품을 제작하는데 반드시 필요한 공정으로, 이를 통해 기판의 밀도 및 기계적 강도가 증가되고, 전기적 특성 등을 얻을 수 있게 된다.
세라믹 분말들은 소성 공정시 고온으로 가열되는 중에, 주변으로부터의 억제 작용이 없을 경우, X, Y, Z 방향, 즉 모든 방향으로 수축을 하게 된다. 즉, 부피가 전체적으로 줄어드는 것이다. 이렇듯, 미세한 분말을 고온으로 가열하였을 때 녹는점 이하의 온도에서도 분말의 입자가 서로 부착하여 굳어지는 현상을 소결이라 한다. 세라믹 분말과 유리 분말이 혼합되어 있는 형태인 저온 동시소성 세라 믹(LTCC: Low Temperature Co-fired Ceramic, 이하 LTCC) 기판의 경우, 소결 현상에 의한 수축률이 X-Y 방향으로 7% 내지 20%, Z 방향으로 20% 내지 30%이며, 이 값은 분말 성형체의 밀도 및 가열 온도 변화에 따라서 편차를 보인다. 일반적으로, 세라믹 분말 성형체의 소결시의 수축률 편차는 약 ±0.3% 내지 0.5% 정도이며, 제조 조건에 따라서 크게 달라지는 것으로 알려져 있다. 한편, 다수의 부품들을 실장하여야 하는 기판은 이러한 X-Y 방향의 수축률에 편차가 있으면 기판의 신뢰성이 저하되는 문제점이 있으므로, X-Y 방향의 수축률 편차를 최소화시키는 것이 중요하다.
상기의 X-Y 방향의 수축률 편차를 줄이기 위한 방법 중, LTCC의 무수축 소성 공정은 X-Y 방향의 수축률을 거의 0%에 이르게 하고, 수축률의 편차 역시 ±0.1% 미만이므로 주목받고 있는 공정이다. LTCC 무수축 소성 공정은 프레스(Press)를 이용하는 PAS(Pressure Assisted Constrained Sintering), 알루미나 등의 희생층을 이용한 PLAS(PressureLess Assisted Constrained Sintering), 그리고 LTCC 층 자체가 수축을 하지 않는 SCS(Self Constrained Sintering)으로 나눌 수 있는데, PAS의 경우는 Batch Type으로써 양산성이 떨어지고 현재의 소결장비를 사용할 수 없으므로, PLAS 또는 SCS를 이용하는 추세이다.
LTCC의 무수축 소성 공정 중 PLAS의 경우, 알루미나 테이프가 LTCC의 Top과 Bottom에서 수축 억제층으로써 역할을 하는데, 비아홀(via hole) 전극의 경우는 수 축을 억제해 주는 층이 없어, 수축이 대부분 LTCC 보다 먼저 시작된다. 따라서, 기존의 일반적인 LTCC용 비아 페이스트를 사용하는 경우, 비아홀에 충진된 페이스트의 X-Y 방향 수축으로 인해, 비아홀 주변에 많은 기공이 발생하는 경향이 있다.
도 1a는 상기 기존의 일반적인 LTCC용 비아 페이스트를 사용한 경우의 비아홀 주변의 기공 발생 메카니즘을 나타낸 그래프이며, 도 1b는 실제 기공의 발생 모습을 찍은 현미경 사진이다. 도 1a에 나타낸 바와 같이, 기판과 비아 페이스트 사이의 소결 온도차가 클수록 수축률의 차이가 커지고, 이로 인해 발생되는 기공 또한 커지는 것을 알 수 있다. 따라서, 페이스트와 다층 세라믹 기판의 수축 시작 온도가 비슷해야 기공의 발생이 적어진다. 즉, 다층 세라믹 기판이 수축하기 전에 먼저 페이스트가 수축하게 되면, 페이스트의 X-Y 수축으로 인해 X-Y 수축이 일어나지 않는 세라믹 기판의 비아 주위에 기공이 생기지만, 세라믹 기판이 수축을 시작할 때 페이스트가 같이 수축하게 되면, Z 쪽으로의 Driving force가 커서 X-Y 보다는 Z 축으로만 수축이 일어나게 되는 것이다.
LTCC 테이프 자체가 수축하지 않는 SCS의 경우 역시, 비아홀에 충진된 페이스트의 X-Y 방향 수축을 인위적으로 억제해 줄 수 있는 방법이 없어 기공의 발생을 막기 어렵다.
그러나, 이러한 기공의 발생은 LTCC 기판 위에 표면실장형 부품들을 배치할 때 불량의 원인이 되어 수율을 감소시키기 때문에 반드시 억제되어야 한다. 따라서, 이러한 불량의 원인이 되는 기공의 발생을 줄이기 위한 여러 가지 방법들이 시도되고 있다.
가장 많이 접근하는 방법은 비아 페이스트에 글래스 프리트(Frit) 또는 LTCC 파우더를 첨가하여 비아 페이스트와 비아 벽간의 접착력을 높임으로써 페이스트의 수축을 최대한 늦추는 방법이다. 그러나, 이러한 방법은 비아홀의 저항을 급격히 높이게 되므로 전기적 특성으로는 좋지 못한 결과를 가져올 수 있는 문제점이 있다.
이에 따라, 다층 세라믹 기판의 소성 공정시 세라믹 기판의 소결 온도와 소결 온도가 비슷하여 기공의 발생을 억제하므로 기판의 신뢰성을 유지할 수 있고, 전기적 특성으로도 적합하며, 경제적인 도전성 페이스트의 개발이 절실히 요구되고 있는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 비아홀(via hole)이 형성된 다층 세라믹 기판의 비아홀에 충전, 소성되어 사용될 수 있는 도전성 페이스트로서, 평균 입도가 5 ㎛ 이상인 은(Ag) 입자를 포함하여 이루어지는 도전성 페 이스트를 제공한다.
본 발명자들은 종래의 다층 세라믹 기판의 무수축 소성 공정시 세라믹 기판과 비아홀에 충진된 페이스트 사이의 소결 온도의 차이로 인하여 발생하는 비아홀 주변의 기공 때문에 기판의 신뢰성이 저하되는 문제점을 개선하기 위하여 예의 노력을 한 결과, 종래에 일반적으로 사용되던 입도가 0.5 내지 2 ㎛ 정도인 비아용 은(Ag) 페이스트는 500 ℃ 이하에서 수축을 시작하게 되어 기공의 발생을 감소시키기 어렵지만, 페이스트 내의 은(Ag) 입자의 크기를 변화시켜 입자를 크게 하면 페이스트의 수축이 상당히 지연되어, 비아홀 주변의 기공의 발생을 억제하므로 세라믹 기판의 신뢰성을 유지할 수 있음을 발견함으로써 본 발명을 완성하였다.
이러한 본 발명에 의하여, 기판과 페이스트 사이의 소결 온도의 차이로 인해 세라믹 기판의 소성 공정시 페이스트가 먼저 수축함으로써 발생하는 비아홀 주변의 기공을 감소시키므로 세라믹 기판의 신뢰성을 유지하는 것이 본 발명의 목적이다.
상기 목적을 달성하기 위한 본 발명은 비아홀(via hole)이 형성된 다층 세라믹 기판의 비아홀에 충전, 소성되어 사용될 수 있는 도전성 페이스트로서, 평균 입도가 5 ㎛ 이상인 은(Ag) 입자를 포함하여 이루어지는 도전성 페이스트를 제공한다. 또한, 상기 은(Ag) 입자가 구형인 것을 특징으로 하는 도전성 페이스트를 제 공한다.
본 발명은 또한, 상기 도전성 페이스트의 총 100 중량대비 상기 은(Ag) 입자를 80 내지 95 중량% 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트를 제공한다. 그리고, 본 발명은 상기 도전성 페이스트에 상기 도전성 페이스트의 100 중량대비 유기 바인더를 3 내지 18.9 중량% 더 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트를 제공한다. 또한, 상기 도전성 페이스트에 상기 도전성 페이스트의 100 중량대비 분산제 0.1 내지 1 중량% 및 솔벤트(solvent)를 1 내지 10 중량%를 더 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트를 제공한다.
본 발명은 또한, 상기 도전성 페이스트에 은(Ag)과 팔라듐(Pd)의 결합입자를 더 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트를 제공한다.
본 발명은 또한, 상기 세라믹 기판의 소결시 세라믹 기판이 수축을 시작하는 온도와 상기 도전성 페이스트가 수축을 시작하는 온도의 편차가 100 ℃ 이내인 것을 특징으로 하는 도전성 페이스트를 제공한다.
그리고, 본 발명의 다른 목적을 달성하기 위한 다른 실시 형태는 비아홀이 형성된 다층 세라믹 기판에 있어서, 상기 비아홀이 상술한 바와 같은 도전성 페이스트로 채워져 동시소성된 것을 특징으로 하는 다층 세라믹 기판이다.
이하 본 발명을 보다 상세하게 설명한다.
먼저, 본 발명에 따른 도전성 페이스트를 설명한다.
본 발명의 도전성 페이스트는 입자의 크기를 변화시켜 평균 입도를 5 ㎛ 이상으로 크게 한 은(Ag) 입자를 포함하여 이루어지는 것을 특징으로 한다. 상기 은(Ag) 입자는 특별히 제한하는 것은 아니지만, 구형인 것이 바람직하다.
본 발명의 도전성 페이스트는 소성 공정시 세라믹 기판이 수축을 시작하는 온도와 도전성 페이스트가 수축을 시작하는 온도의 편차를 100 ℃ 이내, 바람직하게는 50 ℃ 이내로 줄일 수 있는 것을 특징으로 한다. 보다 상세하게는, 도전성 페이스트 내의 은(Ag) 입자의 평균 입도가 0.5 내지 2 ㎛인 경우, 페이스트는 300 내지 500 ℃에서 수축이 시작되고 세라믹 기판은 700℃ 내외에서 수축하여 수축 온도의 편차가 200℃ 이상인 것에 비하여, 상기 도전성 페이스트 내의 은(Ag) 입자의 평균 입도가 5 ㎛ 이상인 경우, 페이스트의 수축 시작온도를 현저히 상승시켜 세라믹 기판의 수축 온도와 도전성 페이스트의 수축온도를 유사하게 할 수 있다. 상기 은(Ag) 입자의 평균 입도의 상한은 제한되지 않으나, 20 ㎛ 이하인 것이 좋다.
상기 도전성 페이스트 내의 은(Ag) 입자의 함량은 상기 도전성 페이스트의 총 100 중량대비 80 내지 95 중량%인 것이 바람직하다. 또한, 상기 도전성 페이스트 내에는 유기 바인더, 분산제 또는 솔벤트(solvent)가 더 포함될 수 있으며, 이 경우 제한되지 않으나 상기 유기 바인더의 함량은 상기 도전성 페이스트의 총 100 중량대비 3 내지 18.9 중량%인 것이 바람직하고, 상기 분산제의 함량은 상기 도전성 페이스트의 총 100 중량대비 0.1 내지 1 중량%인 것이 바람직하며, 상기 솔벤트의 함량은 상기 도전성 페이스트의 총 100 중량대비 1 내지 10 중량%인 것이 바람직하다.
상기 도전성 페이스트에서 은(Ag) 입자는 은 분말 자체를 사용할 수 있지만, 성능에 큰 영향을 미치지 않는 한 다른 금속분말, 예를 들면 구리, 아연, 백금, 금, 니켈 등의 전도성 금속을 약 2 내지 3% 이하의 양으로 혼용한 것을 사용할 수 있다.
또한, 상기 도전성 페이스트는 은(Ag) 입자 외에 은(Ag)과 팔라듐(Pd)의 결합입자를 더 포함할 수 있다. 상기 은(Ag)과 팔라듐(Pd)의 결합입자는 은(Ag)과 팔라듐(Pd)이 결합된 형태의 입자라면 제한되지 않는다. 구체적인 예로, 은(Ag) 입자를 팔라듐(Pd)이 감싸는 형태의 결합입자, 은(Ag)과 팔라듐(Pd)의 합금 형태 등이 있다. 상기 은(Ag)과 팔라듐(Pd)의 결합입자는 상기 도전성 페이스트의 수축지연재로서 작용하며, 이 경우 수축 시작온도를 현저히 상승시켜 세라믹 기판의 수축 온도와 도전성 페이스트의 수축온도를 유사하게 할 수 있다. 제한되지는 않으나 상기 도전성 페이스트의 은(Ag)과 팔라듐(Pd)의 결합입자 내의 팔라듐(Pd) 함량은 상기 은(Ag)과 팔라듐(Pd)의 결합입자의 100 중량대비 20 내지 50 중량%인 것이 바람직하고, 가장 바람직한 것은 30 중량부이다. 상기 도전성 페이스트 내의 은(Ag)과 팔라듐(Pd)의 결합입자는 은(Ag) 입자와 은(Ag) 및 팔라듐의 결합입자의 비가 90 : 10 내지 75 : 25인 경우가 바람직하다.
다음, 다층 세라믹 기판을 설명한다.
상기 다층 세라믹 기판은 비아홀(via hole)을 먼저 형성한 후에 상기 도전성 페이스트로 충진하여 저온 동시소성 시킴으로써, 소성 공정 후에 발생하는 기공을 줄인 것이 특징이다.
본 발명의 일 실시예에 따른 저온 동시소성 다층 세라믹 기판의 제조방법은, 저온 소성 그린시트 위에 저항 패턴과 내부 전극을 형성하고, 적층될 또 다른 저온 소성 그린시트에 비아(via)를 형성하며, 입도를 크게 한 은(Ag) 입자를 포함하는 도전성 페이스트로 충진하고, 상기 저항 패턴과 내부 전극이 형성된 저온 소성 그린시트와 상기 비아가 형성된 저온 소성 그린시트를 적층시켜 저온 소성 세라믹 적층체를 형성시킨다. 그런 다음, 이와 별도로 고온 소성 그린시트를 제조하여 상기 제조된 저온 소성 세라믹 적층체의 상하부면에 상기의 고온 소성 그린시트를 추가로 적층시키고, 상기 고온 소성 그린시트가 적층된 다층 세라믹 기판을 가압하여 저온 소성 그린시트와 고온 소성 그린시트를 일체화시킨다. 그리고, 상기의 가압된 다층 세라믹 기판을 800 내지 900 ℃ 에서 소성하고, 상기 소성된 다층 세라믹 기판의 고온 소성 그린시트를 세척 및 연마한 후 떼어내어 저온 동시소성 다층 세라믹 기판을 제조하며, 상기의 저온 동시소성 다층 세라믹 기판의 비아와 연결되도록 표면 회로 패턴을 인쇄하여 제조하는 것이다.
[실시예]
본 발명의 비아홀 충전용 페이스트의 조성의 일 실시예로서, 상기 도전성 페이스트는 은(Ag) 입자 80 내지 95 중량%, 셀룰로오스 계열의 유기 바인더 3 내지 18.9 중량%, 분산제 0.1 내지 1 중량% 및 솔벤트(BCA, BCR, Terphineol 등) 1 내지 10 중량%를 포함한다.
본 발명의 페이스트의 기공 발생 억제 효과를 관찰하기 위하여 표 1과 같은 입도 및 형상의 은(Ag) 입자로 페이스트를 제조하여 무수축 소성 공정에 적용하였다.
[표 1] 실험용 비아 페이스트 종류별 은(Ag)입자의 평균입도 및 형태
페이스트 명칭 A B C D E
은(Ag) 평균 입도(㎛) 0.5 2.25 5 10 10
은(Ag) 입자 형상 구형 구형 구형 구형 플레이크
도 2는 표 1에 사용된 은(Ag) 입자의 입도 또는 형태별 주사전자현미경(SEM) 사진이다. 도 2에 나타낸 바와 같이, 상기 A, B, C 및 D는 구형인데 반해, 상기 E는 모양이 불규칙한 플레이크(Flake) 형태이다.
도 3은 본 발명의 일 실시예에 따른 도전성 페이스트 내의 은(Ag) 입자의 입도 또는 형태별로 무수축 소성 공정시의 페이스트의 수축 정도를 측정하여 나타낸 그래프이다. 도 3에서 나타낸 바와 같이, 페이스트 내의 은(Ag) 입자의 입도가 증가하면서 페이스트의 수축이 시작되는 온도가 상당히 늦추어지고 있음을 알 수 있다. 특히, 입도가 5 ㎛ 이상인 페이스트 C와 D의 경우 페이스트의 수축 시작 온도는 700 내지 750 ℃로써, 세라믹 기판의 수축 시작 온도인 702 ℃에 비하여 온도 편차가 50 ℃ 범위 이내에 불과함을 알 수 있다. 한편, 입자의 형태가 구형이 아니라 플레이크(Flake) 형태인 경우는 입자의 크기가 클지라도 수축지연 효과가 미비함을 알 수 있다.
도 4는 본 발명의 일 실시예에 따라, 도전성 페이스트 내의 은(Ag) 입자의 입도 또는 형태별로 찍은, 상기 도전성 페이스트로 채운 기판의 비아홀 주변의 모습을 나타낸 사진이다. 도 4에서 나타낸 바와 같이, 입도가 작은 페이스트 A 및 B에 비해 평균 입도가 5 ㎛ 이상인 페이스트 C 및 D는 기공이 거의 나타나지 않는 아주 치밀한 구조를 보이는 것을 알 수 있다. 한편, 플레이크 형태인 경우 입도가 작은 페이스트 A 및 B에 비해서는 훨씬 적으나, 기공이 여전히 많이 존재하고 있음을 알 수 있다.
도 5는 본 발명의 일실시예로, 은(Ag) 입자에 은(Ag)과 팔라듐(Pd)의 결합입자가 혼합된 도전성 페이스트 내의 은(Ag)과 팔라듐(Pd)의 결합입자의 함량별로 페이스트의 수축 정도를 측정한 그래프이다. 도 5에 나타낸 바와 같이, 은(Ag) 입자에 은(Ag)과 팔라듐(Pd)의 결합입자를 혼합한 경우, 소결시 오히려 팽창이 일어나 수축 시작 온도가 늦어지는 경우가 발생하였는데, 이러한 현상의 정확한 메카니즘은 아직 밝혀지지 않았다.
본 발명의 페이스트의 기공 발생 억제 효과를 관찰하기 위하여 표 2와 같은 조성으로 페이스트를 제조하여 무수축 소성 공정에 적용하였으며, 이 때 사용된 은(Ag)과 팔라듐(Pd)의 결합입자 내의 팔라듐(Pd)의 함량은 은(Ag)과 팔라듐(Pd)의 결합입자의 100 중량대비 30 중량%이다.
[표2]
페이스트 명칭 0% 5% 10% 15% 25% 35% 50%
Ag 입자 : Ag과 Pd의 결합입자 100 : 0 95 : 5 90 : 10 85 : 15 75 : 25 65 : 35 50 : 50
도 5를 보면, 5%의 페이스트부터 비아 페이스트의 수축은 상당히 늦추어지며, 10%의 페이스트부터는 페이스트가 오히려 팽창하여 25%일 때 최대로 팽창하는 것을 볼 수 있다. 또한, 이때 팽창 후 수축이 시작되는 시점은 세라믹 기판과 유사하였다.
상기 결과로부터, 평균 입도가 5 ㎛ 이상인 은(Ag) 입자를 포함하는 도전성 페이스트에 은(Ag)과 팔라듐(Pd)의 결합입자를 첨가하는 경우에도 우수한 효과가 나타날 수 있음을 쉽게 예상할 수 있다.
이상 상술한 바와 같이, 본 발명은 다층 세라믹 기판의 무수축 소성 공정에 따른 비아홀의 기공을 감소시켜 다층 세라믹 기판의 강도 및 장기적인 신뢰성을 높일 수 있는 우수한 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.

Claims (8)

  1. 비아홀(via hole)이 형성된 다층 세라믹 기판의 비아홀에 충전, 소성되어 사용될 수 있는 도전성 페이스트로서,
    상기 도전성 페이스트의 총 100 중량대비 평균 입도가 5 ㎛ 이상인 은(Ag) 입자를 80 내지 95 중량% 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트.
  2. 제1항에 있어서, 상기 은(Ag) 입자가 구형인 것을 특징으로 하는 도전성 페이스트.
  3. 삭제
  4. 제1항에 있어서, 상기 도전성 페이스트의 총 100 중량대비 유기 바인더를 3 내지 18.9 중량% 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트.
  5. 제1항에 있어서, 상기 도전성 페이스트의 총 100 중량대비 분산제 0.1 내지 1 중량% 및 솔벤트(solvent) 1 내지 10 중량%를 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트.
  6. 제1항에 있어서, 은(Ag)과 팔라듐(Pd)의 결합입자를 더 포함하여 이루어지는 것을 특징으로 하는 도전성 페이스트.
  7. 제1항에 있어서, 상기 세라믹 기판의 소결시 세라믹 기판이 수축을 시작하는 온도와 도전성 페이스트가 수축을 시작하는 온도의 편차가 100 ℃ 이내인 것을 특징으로 하는 도전성 페이스트.
  8. 비아홀(via hole)이 형성된 다층 세라믹 기판에 있어서, 상기 비아홀이 제1항 내지 제2항 및 제4항 내지 제7항 중 어느 한 항의 도전성 페이스트로 채워져 저온 동시소성된 것을 특징으로 하는 다층 세라믹 기판.
KR1020060129245A 2006-12-18 2006-12-18 도전성 페이스트 및 다층 세라믹 기판 KR100800509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060129245A KR100800509B1 (ko) 2006-12-18 2006-12-18 도전성 페이스트 및 다층 세라믹 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129245A KR100800509B1 (ko) 2006-12-18 2006-12-18 도전성 페이스트 및 다층 세라믹 기판

Publications (1)

Publication Number Publication Date
KR100800509B1 true KR100800509B1 (ko) 2008-02-04

Family

ID=39342189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129245A KR100800509B1 (ko) 2006-12-18 2006-12-18 도전성 페이스트 및 다층 세라믹 기판

Country Status (1)

Country Link
KR (1) KR100800509B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973059B1 (ko) 2008-05-28 2010-07-29 한국세라믹기술원 저온동시소성세라믹스 모듈의 제조방법
WO2019027388A3 (en) * 2017-03-28 2019-03-28 Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ METHOD AND SYSTEM FOR CLEANING
CN112079631A (zh) * 2020-09-22 2020-12-15 研创光电科技(赣州)有限公司 一种近零温度系数低介ltcc材料及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970076901A (ko) * 1996-05-07 1997-12-12 조희재 도전성 페이스트 조성물

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970076901A (ko) * 1996-05-07 1997-12-12 조희재 도전성 페이스트 조성물

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973059B1 (ko) 2008-05-28 2010-07-29 한국세라믹기술원 저온동시소성세라믹스 모듈의 제조방법
WO2019027388A3 (en) * 2017-03-28 2019-03-28 Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ METHOD AND SYSTEM FOR CLEANING
CN112079631A (zh) * 2020-09-22 2020-12-15 研创光电科技(赣州)有限公司 一种近零温度系数低介ltcc材料及其制备方法
CN112079631B (zh) * 2020-09-22 2022-06-07 研创光电科技(赣州)有限公司 一种近零温度系数低介ltcc材料及其制备方法

Similar Documents

Publication Publication Date Title
CA1078079A (en) Method for preparing a multilayer ceramic
US8257529B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
US20080223606A1 (en) Ceramic Substrate and Method for Manufacturing the Same
WO2007083811A1 (ja) 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
CN104589738A (zh) 多层陶瓷基板及其制造方法
US6335077B1 (en) Electrically conductive paste for via-hole and method of producing monolithic ceramic substrate using the same
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP5582069B2 (ja) セラミック多層基板
JP3467873B2 (ja) 多層セラミック基板の製造方法
JP4385484B2 (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP3554171B2 (ja) 回路基板の製造方法
JP2005268672A (ja) 基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
KR100762824B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
US20110088831A1 (en) Method for producing ceramic body
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee