JPH0410591A - セラミック多層回路板および半導体モジュール - Google Patents

セラミック多層回路板および半導体モジュール

Info

Publication number
JPH0410591A
JPH0410591A JP2112513A JP11251390A JPH0410591A JP H0410591 A JPH0410591 A JP H0410591A JP 2112513 A JP2112513 A JP 2112513A JP 11251390 A JP11251390 A JP 11251390A JP H0410591 A JPH0410591 A JP H0410591A
Authority
JP
Japan
Prior art keywords
layer
dielectric constant
low dielectric
strength
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2112513A
Other languages
English (en)
Other versions
JP3061282B2 (ja
Inventor
Koichi Shinohara
浩一 篠原
Hideo Suzuki
秀夫 鈴木
Hironori Kodama
弘則 児玉
Satoru Ogiwara
荻原 覚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14588533&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0410591(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2112513A priority Critical patent/JP3061282B2/ja
Publication of JPH0410591A publication Critical patent/JPH0410591A/ja
Application granted granted Critical
Publication of JP3061282B2 publication Critical patent/JP3061282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、セラミック多層回路板に係り、特に機能モジ
ュールの構成に好適なセラミック多層回路板およびその
製法に関する。
[従来の技術] 従来、グリーンシート上に導体ペーストと絶縁ペースト
を交互に印刷等により形成し、焼成したセラミック多層
回路板が知られている(特公昭52−37588号公報
)。また、グリーンシート上にフォトリングラフの技術
を用いて微細配線を形成し、それを積層、焼成したセラ
ミック多層回路板が特公昭63−37518号公報に、
緻密質アルミナセラミック層と多孔質アルミナセラミッ
ク層を組み合わせたセラミック多層回路板が特開昭59
−22398号公報に、また、表面層にアルミナのよう
な高強度層を設け、内層にムライトのような低誘電率層
を設けたセラミック多層回路板が特開昭60−1449
4号公報等により知られている。また、有機系の多層回
路板の分野でも、異種の有機系シートを積層した多層回
路板が知られている(特開昭61−220499号公報
)。
[発明が解決しようとする課題] 近年、大型電子計算機は、演算速度の高速化のために高
密度実装が要求され、これを達成するために、高密度多
層回路板が実用化されつシある。
そして、セラミック多層回路板においては、電気信号の
高速化のために基板材料の低誘電率化が要求される一方
、実装の信頼性の点から高強度であることも要求される
。しかし、この二つの特性を一種の材料で両立させるこ
とは困難である。
上記課題の解決手段としては、例えば、特開昭60−1
4494号公報に開示されるように、多層回路板の最外
層を高強度材、内層を低誘電率材で形成することが考え
られる。しかし、このような構成では、接続ピンを有す
る多層回路板のピン付は強度に対しては有効であるが、
回路板全体の強度はその大部分を占める内層の低誘電率
材の強度に左右される。また、高強度層と低誘電率層の
界面においてクラックや剥離が生じ易く、また、誘電率
が高い高強度層が信号伝達速度に影響を及ぼすと云う問
題がある。
セラミックは、一般に焼成に伴って収縮する。
特に、異種材料を積層して焼成すると、収縮特性の違い
により異種材料間で剥離やクラックが発生し易い。
また、通常のセラミック多層回路板をグリーンシートか
ら製造する方法は、該シートに配線パターンを形成後、
該シートを一枚一枚検査した上で、−括積層するため多
層化には有利であり、歩留りもよい。しかし、微細配線
が形成された高密度多層回路板を作製する場合には、特
性インピーダンスの点から絶縁層の厚さも薄くしなけれ
ばならないため、グリーンシートも薄くなければならな
い。
しかし、このように薄いグリーンシートは、強度も弱く
、変形し易いので取扱いにくいと云う問題がある。
一方、導体R’J (配線)と絶縁層の形成の都度、焼
成する逐次積層法による薄膜多層回路板は、配線の微細
化および高密度化の点で有利であるが、−層ずつ積層、
焼成して行くため、途中で不良が発生すると全部が不良
となってしまい製造歩留りが悪いと云う問題がある。ま
た、−層毎に焼成するため工程数が多くなり、量産性が
悪い。
本発明の目的は、高強度化と信号伝播速度の高速化を両
立させたセラミック多層回路板を提供することにある。
また、該セラミック多層回路板の量産性の優れた製法を
提供することにある。
[課題を解決するための手段] 前記目的を達成するための本発明の要旨は下記のとおり
である。
(1)セラミック絶縁材料からなる絶縁層が複数積層さ
れ、各絶縁層間には導体が形成されており。
各層の導体を電気的に接続するビアホールを有するセラ
ミック多層回路板において、 前記絶縁層は高強度層と低誘電率層の2種類の絶縁層の
積層体からなり。
高強度層は低誘電率層よりも高強度材で構成され、 低誘電率層には信号層を有し、該低誘電率層と前記高強
度層の間に電源層またはグランド層が設けられているこ
とを特徴とするセラミック多層回路板。
(2)また、前記セラミック多層回路板の製法において
、 前記高強度層用のセラミックグリーンシートを作成する
工程、 該高強度層用のセラミックグリーンシート上に導体ペー
ストを用いて電源層またはグランド層となる導体層を形
成する工程、 離型処理した有機高分子フィルム上に前記低誘電率層用
のセラミックグリーンシートを形成する工程。
前記低誘電率層用のセラミックグリーンシート上に導体
ペースト用いて信号層を形成する工程、 前記高強度層用のセラミックグリーンシートの導体層を
形成した側に前記低誘電率層用のセラミックグリーンシ
ートを位置合わせして積層し、前記高分子フィルムを剥
離する工程、前記高強度層用と低誘電率層用の積層グリ
ーンシートの複数組を圧着、積層しグリーンシート積層
体を形成する工程、 前記グーリーンシート積層体のバインダ抜きおよび焼成
を行う工程を含むことを特徴とするセラミック多層回路
板の製法。
基板の高強度化と信号伝播速度の高速化とを1種類のセ
ラミック絶縁材料で両立させることが困難なことを記述
したが、本発明では前記のような構成とすることによっ
て解決した。即ち、信号配線のほとんどを低誘電率層に
形成し、また、高強度層と低誘電率層の界面には電源ま
たはグランド層となる導体層を形成した構造にある。こ
うすることにより、信号伝播速度は高強度層の影響をほ
とんど受けなくなる。従って、信号伝播速度は信号配線
を形成する低誘電率層の比誘電率ではS決まり、高速化
することができる。
また、該多層回路板に加えられる機械的応力の大半は、
比較的ヤング率の高い材料で形成された高強度層によっ
て受けるようにしたことにある。
また、1層以上の高強度層と、2層以上の低誘電率層を
交互に積層することによって、焼成収縮特性の差から生
じる応力や、異種材料間で生じる熱膨張係数の差に基づ
く熱応力は、各層に比較的均一にかSるため層間剥離や
クラック等が生じにくシなる。
更にまた、焼成収縮特性が異なる高強度層と低誘電率層
を組合せた場合には、収縮開始温度の低い方が収縮を始
めても、もう一方が収縮開始温度に達していないと、両
者の接着界面で面方向の収縮が抑制され、基板の収縮は
どちらがと云うと厚さ方向に起こる。そして、次に収縮
開始温度の高い方が収縮し始める温度になると、既に焼
結されているもう一方がその収縮を抑制するため、これ
も厚さ方向に収縮する。その結果、多層回路板全体の面
方向の収縮を小さくすることができ、焼成収縮率のばら
つきも小さいと云う効果がある。
また、本発明は前記のように高強度層を挾んでその両側
に形成される導電層(電源層またはグランド層)間に電
位差を有しても、該高強度層は比較的誘電率が高いため
、電圧変動を抑えて小さくする効果がある。
前記低誘電率層と高強度層間には、層間剥離等が問題と
なるが、材料の選択により解決することができる。例え
ば、両者を構成するガラスに同じものを使用し、無機フ
ィラ(以下フィラと云う)が異なる材質のものを用いる
ことによって、層間の接着強度が優れた多層回路板を得
ることができる。
前記高強度層用フィラとしては、例えば、Al2O..
84C,SiC等のヤング率の高い材料が好ましい。
また、ガラス粉末としては、酸化物に換算してMgOを
20〜30moQ%、CaOを 0.1−3 m o 
0%、AQ、O,を10−30 m o 0%、B20
.を35〜45moQ%、SiC2をO〜30moQ%
の範囲で調製したものが好ましい。
低誘電率層用フィラとしては、例えば、α石英、S i
 O,,5in2の中空機/h球等の低誘電率フィラが
好ましい。また、ガラス粉末は、高強度層に使用したガ
ラス粉末と同じ組成のものを用いることができる。該ガ
ラスは焼成時に主に2Al2O゜・B2O3の結晶を析
出する結晶化ガラスがよい。
また、低誘電率層として、セラミックペーパやセラミッ
ククロスまたはガラスクロスのような無機質繊維基材の
表面に、前記セラミック粉末を付着させたものを焼成し
て用いることができる。これは、からみ合った無機質繊
維がセラミック粉末の内部侵入を阻止するため、表面が
緻密で内部に気孔を含むものが得られ、低誘電率化に好
ましい材料である。
ビアホールに充填する導体ペーストは、平均粒径5μm
のガラス粉末2〜20重量%に金、銅。
銀−バラジュウム、銀−白金等の粉末を98〜80重景
%配合し、この混合粉末にメタクリル酸系のバインダと
溶媒例えばブチルカルピトールアセテート等を適量配合
したものを混合し、適当な粘度に調整して用いる。なお
、該ペーストのガラス粉末組成は、酸化物に換算しSi
O□70〜80moQ%、AM、0.10〜15mo 
0%、Cu、010”15moΩ%配合したものが好ま
しい。
セラミック多層回路板は、薄いグリーンシートにビアホ
ールを形成した後、信号配線または導体層を形成し、こ
れらを−括積層して焼成すれば、歩留りよく回路板が形
成できそうに思われるが、実際にはこうした薄いグリー
ンシートは強度が小さいことや、グリーンシートの伸び
によるパターン変形が大きい等から高精度のものを得る
ことは容易でない。
そこで、本発明では比較的厚いグリーンシート上に、導
体層または信号層と、ビアホールを形成した無機薄膜絶
縁層とを交互に数層積層したものを一組とし、これを数
組積層して焼成し多層回路板とした。
前記無機薄膜絶縁層は、厚いグリーンシート上に直接形
成しても、また、他の基板上で作製したものを厚いグリ
ーンシート上に転写等によって形成してもよい、なお、
厚いグリーンシート上に逐次積層する方法で無機薄膜絶
縁層を形成するに当たってはその積層数は数層程度とす
る。こうすることによって、全層を逐次積層する従来方
式のものに比べ、その不良発生率を1/2以下とするこ
とができる。
[作用] 本発明のセラミック多層回路板が信号伝播の高速化を図
ることができるのは、信号配線の大部分が低誘電率層に
形成されており、かつ、低誘電率層と高強度層との間に
設けた電源層またはグランド層によって、誘電率の高い
高強度層の電気的影響が少ないためと考える。
また、基板に加わる機械的応力は、少なくとも数層毎に
挿入されている高強度層が受は持つので。
強度の高い基板とすることができる。
更にまた、本発明のセラミック多層回路板の製造歩留り
を向上することができるのは、比較的厚いグリーンシー
ト上に数層の薄膜多層回路を形成したものを一組として
、これを複数組積層する方法で作製するためである。
[実施例〕 以下に、本発明の実施例を第1図〜第9図を用いて具体
的に説明する。
〔実施例1〕 第1図は本発明のセラミック多層回路板の概要を示す断
面図、第2図は本発明のセラミック多層回路板の転写法
による製造工程を示すフロー図である。
第2図のセラミック多層回路板の高強度層用のグリーン
シート13として、平均粒径5μmのガラス粉70重量
%、平均粒径1μmのAn20.粉末30重量%用意す
る。前記ガラス粉末は、酸化物ニmiLテM g O2
2,8m o Q %、Ca 01.2moj1%、A
11.0.28moA%、B、O。
38.4moI1%、Sin、9.6moQ%配合した
ものである。
次に前記のガラス粉末およびAQ、03粉末の混合物1
00重量部に、メタクリル酸系の有機バインダ20重量
部、トリクロロエチレン99重量部、テトラクロロエチ
レン26重量部、n−ブチルアルコール35重量部、フ
タル酸ジ−n−ブチル1重量部を加え、ボールミルで2
4時時間式混合してスラリを作製した。該スラリは、減
圧脱気処理により適当な粘度に調整した。
次いで、前記スラリをドクターブレードを用いて、シリ
コーンコートしたポリエステルフィルム上に 1.5 
mm厚さに塗布した後、乾燥しポリエステルフィルムを
剥離してグリーンシート13を作製した。
次に、第1図のビアホール3に充填する導体ペーストは
、平均粒径5μmのガラス粉末10重量%に銅粉末を9
0重量%配合し、この混合粉末100重量部に対してメ
タクリル酸系の有機バインダ30重量部、プチルカルビ
トールアセテート100重量部を加えたものをらいかい
機で30分混合し、適当な粘度に調整した。なお、該ペ
ーストのガラス粉末組成は酸化物に換算し、S1027
5mon%、Af120312.5mo Q%、Cu2
012.5moΩ%配合したものである。
次に、前記グリーンシート13に、機械加工により直径
100μmφの穴12を穿け、第1図のビアホール3を
形成するため前記導体ペースト9を埋め込んだ。更に、
上記の導体ペーストの粘度を調整して、このグリーンシ
ート上にグランド層9′を印刷により形成した。
一方、低誘電率層としては、ポリエステルフィルム10
上に前記の粘度を再調整した導体ペーストを用いて、厚
さ15μm×幅50μmの信号層5を印刷配線し、この
上に低誘電率層用のスラリ11を印刷塗布した。なお、
該スラリは、平均粒径5μmのガラス粉60重量%と平
均粒径1μmのSi○2粉40粉量0重量%したものを
用い。
前記の高強度層と同様にして作製した。用いたガラス粉
末の組成は、高強度層に使用したガラス粉末と同じ組成
のものである。またこのガラスは、焼成時に2Aρ20
3・B20.の結晶を析出する結晶化ガラスである。
前記スラリ11を乾燥後、レーザーで所定の位置に直径
100μmφの穴12を穿け、前記Cu系導体ペースト
9を印刷法により埋め込んだ。
次に、上記ポリエステルフィルム10上に形成した低誘
電率層を、前記高強度層用のグリーンシート13上に位
置合せして圧着、積層しポリエステルフィルム10を剥
がした。
次に、この上に同様にしてビアホールのみの層あるいは
信号層5を同様に転写積層し3層からなる低誘電率層7
を形成した。さらにこの積層体上へ前記Cu系導体ペー
ストでグランド9′を印刷した。
こうして得た高強度層1層と低誘電率層3層からなる積
層体を5組積層し、熱間プレスにより圧着した。圧着条
件は、温度100℃、圧力は50kgf/mm2である
こうして作製した積層体は、100℃/hの昇温速度で
室温から昇温しでバインダ抜きを行い、980℃で1時
間焼成して焼成品を得た。なお、焼成雰囲気としては、
30容量%の水蒸気を含む窒素中である。
このようにして作製したセラミック多層回路板は、高強
度層の厚さ350μm、低誘導率層の厚さ80μmで、
導体層(信号層、電源層、グランド層)およびビアホー
ルの回りにクラックや剥離等は認められなかった。
更に、第1図に示すように、焼成品にピン8を付け、L
SIチップ1をはんだ2により装着した。
ピン8の周辺にもクラック等は認められなかった。
また基板の反りや変形等も認められなかった。
該セラミック多層回路板の曲げ強さは15kgf / 
m m 2であり、信号伝播速度は比誘電率4の材料中
を伝播する時の速度1.5 X 10”m/秒と同じで
、高強度化と伝号伝播速度の高速化を両立したセラミッ
ク多層回路板を得ることができる。
また、グリーンシートとして積層が困難であった薄い絶
縁層の形成が、前記のようにすることにより比較的容易
に行うことができた。本実施例は、M1層が薄く形成で
きるので、インダクタンスが小さく、電気的ノイズの発
生率も従来のものに比べて少ない。
〔実施例2〕 実施例1と同様にして、第1,2表に示すガラスを用い
て第3表に示す組成のセラミックスで高強度層用のグリ
ーンシート13を作製した。
次に実施例1と同様に穴を穿け、第3表に示す導体ペー
ストを充填し、導体層を印刷形成した。
更に、第3表に示す低誘電率層用のセラミックスのスラ
リを調製して、実施例コ、と同様にポリエステルフィル
ム上に薄膜を形成した後、これを転写、積層したものを
複数組積層して積層体とし、焼成してセラミック多層回
路板とした。
得られたセラミック多層回路板の導体層やビアホールの
回りにはクラックや剥がれ等は認められず、基板に反り
、変形なども認められなかった。
また、装着したLSIチンブーセラミック多層回路板−
ピン8の電気的な接続不良は発生しなかった。なお、前
記のセラミック多層回路板の低誘電率層の厚さは60μ
m、配線幅は20μmである。
〔実施例3〕 第3図は高強度層に繊維を複合化したセラミック多層回
路板の概要を示す断面図である。
酸化物に換算して5i0278重量%、B20゜14.
5重量%、アルカリ土類金属酸化物(M g O)2重
量%、アルカリ金属酸化物(K2O)3重量%、Al2
O31.5重量%、不純物1重量%の平均粒径5μmの
ホウケイ酸ガラス粉末70重量%と、平均粒径1μmの
Sin、30重量%とを配合し、実施例1と同様にスラ
リを調製した。
次に、第3図に示すようにAl2O.長繊維18をクロ
ス状に編んだ厚さ約100μmのシートの両面に、前記
スラリを約50μmの厚さに塗布した。次に機械加工に
より100μmφの穴を穿け、4体ペーストを埋め込ん
でビアホール3を形成し、導体層(電源層またはグラン
ド層)4を両面に印刷し高強度層6を形成した。なお、
用いた導体ペーストは、Pt1重量%とAg99重量%
からなる導体粉末およびアクリル系バインダ、ブチルカ
ルピトールアセテートを混合し適当な粘度に調整したも
のである。
一方、低誘電率層7のグリーンシートは、セラミックス
原料としてホウケイ酸ガラスを60重量%、5jO2ガ
ラスを40重量%配合した混合粉末を用い、実施例1と
同様にしてスラリを調製し、ドクターブレードを用いて
シリコーンコートしたポリエステルフィルム上に700
μm厚さに塗布。
乾燥し、厚さ230μmのグリーンシートを作製した。
前記の低誘電率層用グリーンシート3枚に100μmφ
の穴を穿け、前記Pt−Agペーストを充填してビアホ
ール3とし、更に信号層5を印刷した。配線幅は130
μmである。該グリーンシートを前記高強度層用グリー
ンシート上に位置合わせして転写、積層した。
次に、前記繊維を含んだ高強度層シート1層に対して、
信号層または導体層を印刷した繊維を含まない低誘電率
層シート3層を1組とする積層体を5組積層し、実施例
1と同様に加圧して積層体を作製した。
上記の積層体を大気中、100℃/hの昇温速度で室温
より昇温し、900℃、1時間焼成して焼成品を得た。
該焼成品にピン付けおよびLSIチップを装着しセラミ
ック多層回路板を得た。
該多層回路板の導体層4およびビアホール3の回りにク
ラックや剥離等は認められなかった。また基板に反りや
変形等も認められなかった。
本実施例のセラミック多層回路板は、繊維が面方向の焼
成収縮を抑えるため、面方向の焼成収縮率が約1%であ
り、高寸法精度のセラミック多層回路板とすることがで
きる。またAl2O3w&維が、セラミック多層回路板
の強度を向上し、その曲げ強さは15 k g f /
mm2であり、信号伝播速度は、比誘電率4の材料中を
伝播する時と同し速度の1.5 X 10層m/秒であ
った。
〔実施例4〕 高強度層用グリーンシートとして、酸化物に換算してM
 g 025 m o 2%、AM20315mou%
、B、0.40moQ%、Si0.20m、o12%を
基本組成とする平均粒径5μmのガラス粉末70重量%
と、平均粒径1μmのA Q s○、粉末30重量%と
を混合し、実施例1と同様にしてスラリを調製した。該
スラリをドクターブレードを用いて、シリコーンコート
したポリエステルフィルム上に1mm厚さに塗布し、乾
燥してグリーンシートを作製した。
第7図に示すように前記グリーンシート13に、機械加
工により100μmφの穴12を穿け、この穴に実施例
1で使用したCu系導体ペースト9を充填した。さらに
実施例1と同様にしてCu系導体ペースト9で導体層を
印刷した。
次に、低誘電率層グリーンシートとして。
Sin、ガラス短繊維をランダムに並べて、布状にした
厚さ50μmのセラミックペーパ16の両面にスラリ1
1を20μmずつ塗布した。該スラリ11は、平均粒径
5μmのガラス粉を60重量%、平均粒径1μmのS 
i O2ガラス粉を40重量%配合し、実施例1と同様
にして作製した。ここで用いた平均粒径5μmのガラス
粉は、高強度層に使用したものと同じ、Mg0−AQ、
03B203−8i○2系のガラスである。前記スラリ
11を塗布した低誘電率層シートに100μmの穴12
を穿け、実施例1で使用したCuペースト9を充填した
次に、感光性樹脂とセラミック原料を用いてスラリ11
を作製し、ポリエステルフィルム10上に厚さ20μm
に塗布し、さらに配線パターン状のマスクをして紫外線
照射後、配線部分の感光性樹脂を含むスラリを溶剤で現
像して除去し、配線パターンを形成後該パターン以外に
マスクをし、Cuを蒸着して配線パターンに無電解Cu
メツキを施し厚さ20μm、@40μmのCu配線を形
成した。該シートを2枚作製してX方向の信号層5、Y
方向の信号層5とした。
前記スラリ11を塗布した低誘電率層用の繊維を含んだ
シート16の両面に位置合せしてX方向の信号層、Y方
向の信号層を転写、積層した。
次に、空洞15を有する層を作製した。空洞の作製方法
は、繊維の両面に塗布したものと同じスラリ11を金属
板上へ塗布し、所定の位置に電子ビームで穴を穿け、こ
の穴に上記のCu導体ペーストを印刷法で充填しビアホ
ール3を形成した。
第5図に示すように、信号層パターンと同じパターン状
の突起部を有する電極14と、導体14′を一対とする
電極間に低誘電率層用のグリーンシート11′を挾んで
高周波電圧を印加した。高周波電圧による放電によって
、グリーンシート内に空洞15が形成される。該空洞1
5の形状は信号の高速化に適した形状とする。
次に第7図に示すように、前記の繊維を含む層16、X
およびY方向の信号層5を含む層を積層したものの両面
に、上記の空洞を形成したシート21を転写、積層した
。更に、この積層体に導体層4を印刷した。そしてこの
積層体と上記で作製した高強度層のグリーンシート13
を1組とし、合計5組積層した。
前記積層体は実施例1と同様にバインダ抜きし、980
℃で1時間焼成して、信号層4に接した空洞15を有す
る焼成品を得た。
前記空洞15の形成法は、グリーンシートにレーザーを
照射することにより形成してもよい。また、セラミック
スのバインダとして感光性樹脂を使用し、配線パターン
のマスクをして紫外線を照射し、該感光性樹脂の溶剤へ
の溶解性の差を利用してパターンを形成する、いわゆる
フォトリソグラフィ技術を用いても空洞を形成すること
ができる。
また、繊維状シートに前記スラリを塗布すると、スラリ
中のセラミックス粉末は、繊維の内部にほとんど侵入せ
ず、該シート表面が緻密でシート内部に気孔を多く含む
ものが得られる。
信号層のまわりに、前記空洞や気孔を多く含んだ繊維層
を存在させることにより、信号層の単位長さ当りのキャ
パシタンスを小さくすることができ、信号伝播速度を高
速化することができる。
なお、第6図に示す本実施例のセラミック多層回路板は
、導体層4およびビアホール3の回りにクラックや剥離
等は認められなかった。更に、焼成品にピン付けおよび
LSIチップをCCB接合により装着した。ピン付部の
周辺にはクラック等は認められず、基板に反り、変形等
も詔められなかった。
本実施例のセラミック多層回路板の曲げ強さは10kg
f/mm”であり、信号伝播速度は1.9X 10”m
/秒である。
〔実施例5〕 第4図に示すように、高強度層用グリーンシートとして
酸化物に換算してSin、75重量%、B、0318重
量%、Mg02重量%、Li2O+に、Oを3重量%、
Al2O32重量%からなる組成の平均粒径5μmのガ
ラス粉末50重量%と。
平均粒径1μmのAl2O3粉末50重量%とを配合し
、実施1と同様にスラリとした。
次に実施例4と同様にしてグリーンシートを作製した。
該グリーンシートに100μmφの穴を穿は実施例3で
使用したPt−Agペーストを充填した。さらに、該導
体ペーストで導体層4を印刷形成した。
次に、低誘電率層用グリーンシートとして、前記のホウ
ケイ酸ガラス粉60重量%と内部に気孔を有する平均粒
径20μmのSi○2中空微小球28を40重量%配合
し、実施例1と同様にスラリを作製し、ドクターブレー
ドを用いてシリコーンコートしたポリエステルフィルム
上に300μm厚さに塗布、乾燥し、厚さ100μmの
グリーンシートを5枚作製した。該グリーンシートに1
00μmφの穴を穿け、前記Pt−Agペーストを充填
して低誘電率層7を作製した。
次に、前記低誘電率層用グリーンシートの2枚を配線幅
100μmのX方向信号層用に、他の2枚を配線幅10
0μmのY方向信号層用とし、残り1枚には導体層4を
前記導体ペーストを用いて印刷した。
このSi○2中空微小球を含むグリーンシート21と、
前記の高強度層用のグリーンシートを1組とし、5組積
層した。
次に実施例1と同様に、該積層体のバインダ抜きを行な
った後、大気中950℃で1時間焼成して焼成品を得た
得られた多層回路板の信号層5のまわりに気孔を多く含
む低誘電率層7を形成したことにより。
信号If95の単位長さ当りのキャパシタンスを小さく
することができ、信号伝播速度を高速化することができ
た。また、導体層4およびビアホール3の回りにクラッ
クや剥れ等は認められなかった。
更にピン8けおよびLSIチップ1の装着を行なったが
、ピン付は部分の周辺にはクラック等は認めらず、また
、基板に反り、変形なども認められなかった。
本実施例のセラミック多層回路板の曲げ強さは10kg
f/mm”であり、信号伝播速度は1.6×108であ
る。
〔実施例6〕 平均粒径0.1μmのAfi、03粉末99重量%とM
g○粉末1重量%の混合比の原料粉末を用いて、実施例
1と同様にスラリを作製した。次に、AR20,長繊維
18をクロス状に編んだ厚さ400ALmのシートの両
面に、上記のスラリを厚さ200μmずつ塗布し乾燥後
、200μmの穴を穿け、該穴にWペーストを充填し、
水素と水蒸気を含む窒素中で1600℃、1時間焼成し
て第8図に示すAQ、O1板19を作製した。
このように繊維18を複合化したことにより、比較的大
面積の焼結体でも反りの発生を防止することができる。
次に前記AQ、O,板19の両面を研磨した後、実施例
3.実施例4の繊維を含んだ積層体と、前記Aρ20.
板とを位置合せして圧着し、実施例3同じ条件で焼成し
て、AQ、03板19とガラスセラミックスが一体化さ
れたセラミック多層回I@板を作製した。
W部分にNiおよびAuの無電解メツキをした後、電気
信号入出力のピン8をはんだ付けした。
繊維を含んだ積層体は、面方向の焼成収縮率が小さいた
め、Afl、O,焼結体と一体焼成を行うことができる
。またピン付けは、強度の高いAM20゜板に行うこと
ができ、信頼性の高いピン付けが可能となる。
〔実施例7〕 第9図に本発明の多層回路板を用いた半導体モジュール
の概要を示す。
前記実施例において作製したセラミック多層回路板とL
SIチップ1との接続に、ポリイミド29を絶縁材料と
しCuを導体層5とした銅ポリイミド薄膜多層配線23
を形成し、この上にキャリア基板27を介してLSIチ
ップ1を装着した。
キャリア基板27にはAQNキャップ22を装着し、冷
却フィンを介して冷却用ベローズ20を装着した。また
、@源回路板30にピン8を介して接続できるようにし
た。
該半導体モジュールは優れた信号伝播速度と過酷なヒー
トサイクルにも耐え得る高強度特性を有している。
[発明の効果] 本発明によれば、低誘電率層と高強度層の界面に導体層
が形成さ九ていることにより、低誘電率層と高強度層は
電気的に分離されており、低誘電率層に形成された信号
層は高強度層の影響が少なく高信号伝播速度のセラミッ
ク多層回路板が得られる。
また、セラミック多層回路板に加わる外力を高強度層が
受けるので強度の高いセラミック多層回路板が得られる
また積層数の多い多層回路板を歩留りよく作製すること
ができる。
【図面の簡単な説明】
第1図は本発明のセラミック多層回路板の断面模式図、
第2図は本発明のセラミック多層回路板の製造工程のフ
ロー図、第3図は高強度層に繊維を複合化したセラミッ
ク多層回路板の断面模式図、第4図は低誘電率層に5i
n2中空微小球を適用したセラミック多層回路板の断面
模式図、第5図はグリーンシートに高周波電流で空洞を
形成する方法の原理図、第6図は低誘電率層に空洞を形
成したセラミック多層回路板の断面模式図、第7図は第
6図のセラミック多層回路板の製造工程のフロー図、第
8図は補強板付きセラミック多層回路板の断面模式図、
第9図は本発明のセラミック多層回路板を用いた半導体
モジュールの断面模式図である。 l・・・LSIチップ、2・・・はんだ、3・・・ビア
ホール、4・・・導体層、5・・・信号層、6・・・高
強度層、7・・・低誘電率層、8・・・ピン、9・・・
導体ペースト、1o・・・ポリエステルフィルム、11
・・・スラリ、 11′21・・・低誘電率層用グリー
ンシート、12・・・穴、13・・・高強度層用グリー
ンシート、14.14’・・・電極、15・・・空洞、
16・・・セラミックベーパ、17・・・高周波電源、
18・・・繊維、19・・・補強板、2o・・・冷却用
ベローズ、22・・・AQNキャップ、23・・・銅ポ
リイミド薄膜多層配線、24・・銅導体、25・・・プ
リント板、26・・・冷媒流路、27・・・キャリア基
板、28・・・S i O2中空微小球、29・・・ポ
リイミド、30・・・電源回路板。

Claims (9)

    【特許請求の範囲】
  1. 1.セラミック絶縁材料からなる絶縁層が複数積層され
    、各絶縁層間には導体が形成されており、各層の導体を
    電気的に接続するビアホールを有するセラミック多層回
    路板において、 前記絶縁層は高強度層と低誘電率層の2種類の絶縁層の
    積層体からなり、 高強度層は低誘電率層よりも高強度材で構成され、 低誘電率層には信号層を有し、該低誘電率層と前記高強
    度層の間に電源層またはグランド層が設けられているこ
    とを特徴とするセラミック多層回路板。
  2. 2.セラミック絶縁材料からなる絶縁層が複数積層され
    、各絶縁層間には導体が形成されており、各層の導体を
    電気的に接続するビアホールを有するセラミック多層回
    路板において、 前記絶縁層は高強度層と低誘電率層の2種類の絶縁層の
    複数積層体からなり、 高強度層は低誘電率層よりも高強度材で構成され、該高
    強度層の両面には電源層またはグランド層が設けられて
    おり、 該電源層またはグランド層を介して前記低誘電率層が設
    けられており、該低誘電率層は信号層を有することを特
    徴とするセラミック多層回路板。
  3. 3.セラミック絶縁材料からなる絶縁層が複数積層され
    、各絶縁層間には導体が形成されており、各層の導体を
    電気的に接続するビアホールを有するセラミック多層回
    路板において、 前記絶縁層は高強度層と少なくとも2層の低誘電率層の
    2種類の絶縁層の複数積層体からなり、 前記信号層は低誘電率層間に形成されており、該低誘電
    率層の信号層を形成していない側に前記電源層またはグ
    ランド層が設けられており、該電源層またはグランド層
    を挾んで前記高強度層が設けられており、該高強度層は
    低誘電率層よりも高強度材で構成されていることを特徴
    とするセラミック多層回路板。
  4. 4.前記低誘電率層に設けた信号層に沿い、かつ、該低
    誘電率層の前記電源層またはグランド層に近い側に該信
    号層に隣接して空洞部が設けられていることを特徴とす
    る請求項第1項〜第3項のいずれかに記載のセラミック
    多層回路板。
  5. 5.前記高強度層と前記低誘電率層を構成するセラミッ
    クのガラス成分が同じで、前者の無機フィラがAl_2
    O_3、B_4C、SiC の少なくとも1種、後者の
    無機フィラがα石英、SiO_2、SiO_2中空微小
    球の少なくとも1種を含むことを特徴とする請求項第1
    項〜第3項のいずれかに記載のセラミック多層回路板。
  6. 6.前記信号層の信号伝播速度が1.2×10^8m/
    秒以上であることを特徴とする請求項第1項〜第3項の
    いずれかに記載のセラミック多層回路板。
  7. 7.セラミック絶縁材料からなる絶縁層が複数積層され
    、各絶縁層間には導体が形成されており、各層の導体を
    電気的に接続するビアホールを有し、前記絶縁層が高強
    度層と低誘電率層の積層体からなるセラミック多層回路
    板の製法において、 前記高強度層用のセラミックグリーンシートを作成する
    工程、 該高強度層用のセラミックグリーンシート上に導体ペー
    ストを用いて電源層またはグランド層となる導体層を形
    成する工程、 離型処理した有機高分子フィルム上に前記低誘電率層用
    のセラミックグリーンシートを形成する工程、 前記低誘電率層用のセラミックグリーンシート上に導体
    ペーストを用いて信号層を形成する工程、 前記高強度層用のセラミックグリーンシートの導体層を
    形成した側に前記低誘電率層用のセラミックグリーンシ
    ートを位置合わせして積層し、前記高分子フィルムを剥
    離する工程、 前記高強度層用と低誘電率層用の積層グリーンシートの
    複数組を圧着、積層しグリーンシート積層体を形成する
    工程、 前記グリーンシート積層体のバインダ抜きおよび焼成を
    行う工程を含むことを特徴とするセラミック多層回路板
    の製法。
  8. 8.前記高強度層用のセラミックグリーンシートとして
    、前記低誘電率層用のセラミックグリーンシート1層の
    膜厚の2倍以上の膜厚を有するものを用いたことを特徴
    とする請求項第7項記載のセラミック多層回路板の製法
  9. 9.多層回路板上にキャリヤ基板を介して半導体素子を
    搭載し、前記キャリヤ基板により多層回路板と半導体素
    子を電気的に接続した半導体モジュールにおいて、 前記多層回路板が、セラミック絶縁材料からなる絶縁層
    が複数積層され、各絶縁層間には導体が形成されており
    、各層の導体を電気的に接続するビアホールを有し、 前記絶縁層は高強度層と低誘電率層の2種類の絶縁層の
    積層体からなり、 高強度層は低誘電率層よりも高強度材で構成され、 低誘電率層には信号層を有し、該低誘電率層と前記高強
    度層の間に電源層またはグランド層が設けられているこ
    とを特徴とする半導体モジュール。
JP2112513A 1990-04-27 1990-04-27 セラミック多層回路板および半導体モジュール Expired - Fee Related JP3061282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2112513A JP3061282B2 (ja) 1990-04-27 1990-04-27 セラミック多層回路板および半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2112513A JP3061282B2 (ja) 1990-04-27 1990-04-27 セラミック多層回路板および半導体モジュール

Publications (2)

Publication Number Publication Date
JPH0410591A true JPH0410591A (ja) 1992-01-14
JP3061282B2 JP3061282B2 (ja) 2000-07-10

Family

ID=14588533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2112513A Expired - Fee Related JP3061282B2 (ja) 1990-04-27 1990-04-27 セラミック多層回路板および半導体モジュール

Country Status (1)

Country Link
JP (1) JP3061282B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260768A (ja) * 1993-03-03 1994-09-16 Sumitomo Metal Ind Ltd セラミックス多層回路基板
JPH08148832A (ja) * 1994-11-24 1996-06-07 Canon Inc 多層プリント基板
JPH09172258A (ja) * 1995-12-19 1997-06-30 Sumitomo Metal Ind Ltd ガラスセラミックス多層配線基板およびその製造方法
JPH1154696A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp 高周波多層誘電体基板およびマルチチップモジュール
JP2001320167A (ja) * 2000-05-10 2001-11-16 Ibiden Co Ltd 多層回路基板の製造方法
JP2002261446A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 回路基板およびその製造方法
JP2002290037A (ja) * 2001-03-22 2002-10-04 Kyocera Corp 回路基板の製造方法
US6797093B2 (en) 2001-06-05 2004-09-28 Murata Manufacturing Co., Ltd. Glass ceramic multilayer substrate manufacturing method and glass ceramic multilayer substrate product
JP2008032445A (ja) * 2006-07-27 2008-02-14 Sii Nanotechnology Inc 圧電アクチュエータおよびそれを用いた走査型プローブ顕微鏡
WO2017069093A1 (ja) * 2015-10-19 2017-04-27 日立金属株式会社 多層セラミック基板およびその製造方法
JP2023516161A (ja) * 2020-02-26 2023-04-18 エイエムエス-オスラム インターナショナル ゲーエムベーハー 基板および半導体レーザー

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260768A (ja) * 1993-03-03 1994-09-16 Sumitomo Metal Ind Ltd セラミックス多層回路基板
JPH08148832A (ja) * 1994-11-24 1996-06-07 Canon Inc 多層プリント基板
JPH09172258A (ja) * 1995-12-19 1997-06-30 Sumitomo Metal Ind Ltd ガラスセラミックス多層配線基板およびその製造方法
JPH1154696A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp 高周波多層誘電体基板およびマルチチップモジュール
JP2001320167A (ja) * 2000-05-10 2001-11-16 Ibiden Co Ltd 多層回路基板の製造方法
JP2002261446A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 回路基板およびその製造方法
JP2002290037A (ja) * 2001-03-22 2002-10-04 Kyocera Corp 回路基板の製造方法
US6797093B2 (en) 2001-06-05 2004-09-28 Murata Manufacturing Co., Ltd. Glass ceramic multilayer substrate manufacturing method and glass ceramic multilayer substrate product
JP2008032445A (ja) * 2006-07-27 2008-02-14 Sii Nanotechnology Inc 圧電アクチュエータおよびそれを用いた走査型プローブ顕微鏡
WO2017069093A1 (ja) * 2015-10-19 2017-04-27 日立金属株式会社 多層セラミック基板およびその製造方法
CN107211547A (zh) * 2015-10-19 2017-09-26 日立金属株式会社 多层陶瓷基板及其制造方法
JPWO2017069093A1 (ja) * 2015-10-19 2018-08-02 日立金属株式会社 多層セラミック基板およびその製造方法
US10455699B2 (en) 2015-10-19 2019-10-22 Hitachi Metals, Ltd. Multilayer ceramic substrate and method for manufacturing same
US10709017B2 (en) 2015-10-19 2020-07-07 Hitachi Metals, Ltd. Multilayer ceramic substrate and method for manufacturing same
JP2023516161A (ja) * 2020-02-26 2023-04-18 エイエムエス-オスラム インターナショナル ゲーエムベーハー 基板および半導体レーザー

Also Published As

Publication number Publication date
JP3061282B2 (ja) 2000-07-10

Similar Documents

Publication Publication Date Title
KR930000881B1 (ko) 세라믹 다층 회로판 및 반도체 모듈
JPH07176864A (ja) 多層セラミック基板の製造方法
JPH0410591A (ja) セラミック多層回路板および半導体モジュール
JPH10284836A (ja) セラミック一括積層配線基板及びその製造方法
JPH01236698A (ja) コンデンサ内蔵セラミック多層回路基板
JP2006229144A (ja) 配線基板及びその製造方法
JP4454105B2 (ja) 多層配線基板の製造方法
JP4671500B2 (ja) 配線基板の製造方法
JP4422453B2 (ja) 配線基板
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2644845B2 (ja) セラミツク多層回路基板及びその用途
JPH03105954A (ja) 半導体装置
JP2002050869A (ja) 多層配線基板の製造方法
JP2001015878A (ja) 高周波用配線基板およびその製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JPH0417394A (ja) ガラスセラミツク多層回路基板及びその製造方法
JP2001072473A (ja) セラミック基板の製造方法
JP2669033B2 (ja) セラミック回路基板の製造方法
JP2005243842A (ja) コンデンサの製造方法
JP4422452B2 (ja) 配線基板
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2005191307A (ja) 配線基板
JP3610156B2 (ja) 多層配線基板の製造方法
JP2001068852A (ja) 多層配線基板およびその製造方法
JPS6293961A (ja) 多層配線回路板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees