JPH08148832A - 多層プリント基板 - Google Patents

Abstract

(57)【要約】 【目的】 誘電結合による誤動作防止 【構成】 電気回路を構成する為の導体層（ａ１〜ａ
６）と、該導体層間を絶縁する誘電層（ｂ１〜ｂ５）
が、それぞれ２層以上交互に積層された多層プリント基
板において、該誘電層のうち少なくとも２層が異なる２
種類の誘電率の材料ｂ１〜ｂ５よりなることを特徴とす
る多層プリント基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置、画像読取
装置、画像形成装置、コンピュータ等の各種電子機器に
用いられる多層プリント基板に関する。

【０００２】

【従来の技術】従来の多層プリント基板を図１に示す。
１は多層プリント基板、２は該プリント基板に実装され
る機能素子としての抵抗素子、３は配線パターン、４は
接続パッド、５はスルーホールである。多層プリント基
板１のうちａは導体層で電気回路を構成する目的で使用
される。ｂは誘電層で異なる導体層ａ間の絶縁を目的と
する。

【０００３】誘電層ｂを隔てた導体層ａ間は、一般的に
スルーホール５を使用して導通が可能な構成となってい
る。

【０００４】

【発明が解決しようとする課題】多層プリント基板は、
導体層間の絶縁に使用している材料が誘電率をもつため
に、導体層間の誘電結合（容量結合）は避けられないも
のとなっており、誘電結合を通じてノイズが他の導体層
に侵入し、電気回路の誤動作を引き起こす等の問題を生
じる場合がある。

【０００５】これらの問題を解決するために誘電結合を
小さくする手段には、低誘電率の材料を使用する方法が
あるが、低誘電率材料は一般的に高価であり、コストア
ップにつながる。

【０００６】

【課題を解決するための手段（及び作用）】本発明によ
れば、電気回路を構成する為の導体層と、該導体層間を
絶縁する誘電層が、それぞれ２層以上交互に積層された
多層プリント基板において、該誘電層のうち少なくとも
２層が互いに異なる２種類の誘電率の材料よりなること
によって、低コストで、導体層間の誘電結合を低減可能
としたものである。

【０００７】

【実施例】

（好適な実施態様の説明）本発明に用いられる導体層と
しては、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ等の低抵抗の導電体が
用いられる。

【０００８】又、誘電率の低い材料の誘電率が３．９以
下であることが望ましい。

【０００９】一方、誘電率の高い材料の誘電率が４．０
以上であることが望ましい。

【００１０】又、低誘電率材料と高誘電率材料との誘電
率の差は０．１以上あればよく１．０以上がより好まし
い。

【００１１】材料は、ガラスエポキシ樹脂、ポリイミド
樹脂等から所望の誘電率のものを選択して用いる。

【００１２】（実施例１）図２に本発明を適用した多層
プリント基板の一実施例を示す。同図においてａ１〜ａ
６は導体層、ｂ１〜ｂ５は誘電層である。また導体層ａ
３、ａ４は電源（Ｖｃｃ及びＧＮＤ）と接続され、ａ
１、ａ２、ａ５、ａ６は電気回路を形成する為の導体層
であり所望の配線パターンに加工されている。さらに同
図において、誘電層ｂ２〜４は比較的高誘電率ではある
が安価な材料ｃ、ｂ１とｂ５は高価であるが低誘電率の
材料ｄより形成されている。

【００１３】導体層ａ３、ａ４が電源層である為に、ノ
イズは発生せずまたノイズの影響を受けにくくなってい
る。また、導体層ａ２とａ５は距離が離れているため結
合容量が小さくなっているとともに、間に電源層がある
ので、誘電結合が小さく且つシールドされている。

【００１４】この構成で誘電結合が問題となるのは、導
体層ａ１とａ２間、導体層ａ５とａ６間であるが、導体
層ａ１とａ２間の誘電層ｂ１と、導体層ａ５とａ６間の
誘電層ｂ５は低誘電率材料ｄであるため誘電結合が小さ
くなっており、他導体層からのノイズの侵入、他導体層
へのノイズの輻射が小さい構成となっている。

【００１５】また誘電層ｂ２〜４は比較的高誘電率材料
ｃであるが、導体層ａ２〜ａ５間の誘電結合はもとより
問題ではなく、材料ｃが安価であるため、低コストのプ
リント基板となっている。

【００１６】尚、本実施例では導体層として厚み７０μ
ｍのＣｕを用い、低誘電率材料の層としては、厚みが
０．３ｍｍのものを用い高誘電率材料の層としては、厚
みが０．３ｍｍのものを用いた。

【００１７】（実施例２）図３に本発明を適用した多層
プリント基板の第２の実施例を示す。同図においてａ７
〜１２は導体層、ｂ６〜１０は誘電層である。

【００１８】また、導体層ａ９はデジタル用電源（ＤＶ
ｃｃ及びＤＧＮＤ）に接続される、導体層ａ７、ａ８は
デジタル回路を形成する為の配線パターンが形成される
導体層となっている。導体層ａ１０はアナログ用電源層
（ＡＶｃｃ及びＡＧＮＤ）、導体層ａ１１、ａ１２はア
ナログ回路を形成する為の配線パターンが形成される導
体層となっている。

【００１９】さらに同図において、誘電層ｂ６、７、
９、１０は比較的高誘電率ではあるが安価な材料ｃ、ｂ
８は高価であるが低誘電率の材料ｄより形成されてい
る。

【００２０】図３における多層プリント基板はアナログ
回路とデジタル回路の混在であり、デジタル回路のスイ
ッチングノイズのアナログ回路への侵入を如何に抑える
かがポイントである。この構成ではアナログ回路とデジ
タル回路の境界となる誘電層ｂ８が低誘電率材料ｄであ
るため誘電結合が小さくなっており、デジタル回路のス
イッチングノイズのアナログ回路への侵入を抑える構成
となっている。

【００２１】また誘電結合の問題とならない誘電層ｂ
６、７、９、１０は安価な材料ｃであるため、低コスト
のプリント基板となっている。

【００２２】以上説明した図２、３では実装される機能
素子や具体的配線パターンの描写は省略しているが、こ
れらは用いる電子機器の回路に応じて適宜図１の如く構
成できる。

【００２３】

【発明の効果】以上説明した様に、電気回路を構成する
導体層と、該導体層間を絶縁する誘電層が、交互に形成
されることによってなる多層プリント基板において、該
誘電層が異なる２種類の誘電率の材料より構成すること
によって、低コストアップで、誘電結合を低減するとい
った効果を奏する。

【図面の簡単な説明】

【図１】多層プリント基板の従来例を示す模式的斜視
図、

【図２】本発明を適用した多層プリント基板の実施例を
示す模式的斜視図、

【図３】本発明を適用した多層プリント基板の実施例を
示す模式的斜視図である。

【符号の説明】

ａ 導体層 ｂ 誘電層 ａ１〜ａ１２ 導体層 ｂ１〜ｂ１０ 誘電層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電気回路を構成する為の導体層と、該導
   体層間を絶縁する誘電層が、それぞれ２層以上交互に積
   層された多層プリント基板において、該誘電層のうち少
   なくとも２層が異なる２種類の誘電率の材料よりなるこ
   とを特徴とする多層プリント基板。