JPH06297634A - 銅張積層板及び多層銅張積層板 - Google Patents
銅張積層板及び多層銅張積層板Info
- Publication number
- JPH06297634A JPH06297634A JP5115295A JP11529593A JPH06297634A JP H06297634 A JPH06297634 A JP H06297634A JP 5115295 A JP5115295 A JP 5115295A JP 11529593 A JP11529593 A JP 11529593A JP H06297634 A JPH06297634 A JP H06297634A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- laminated plate
- clad laminated
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【構成】 本発明は、バインダーとチタン系又はチタン
酸系のセラミックとを含む高誘電体層(1) を設けた銅箔
(2,3) を積層材として重ね合わせ加熱加圧一体に成形し
てなることを特徴とする銅張積層板である。また、バイ
ンダーとチタン系セラミック又はチタン酸系セラミック
とを含む高誘電体層(1) を有しかつ両面に銅箔(2,3) を
設けた銅張積層板に回路形成をした内層板と、プリプレ
グと、外層銅箔とを重ね合わせ加熱加圧一体に成形して
なることを特徴とする多層銅張積層板である。 【効果】 電源層(2) とグランド層(3) の間に高誘電体
層(1) を設けたことによって、高周波ノイズのバイパス
効果に優れ、バイパスコンデンサーなどが不要な銅張積
層板、多層銅張積層板が得られる。
酸系のセラミックとを含む高誘電体層(1) を設けた銅箔
(2,3) を積層材として重ね合わせ加熱加圧一体に成形し
てなることを特徴とする銅張積層板である。また、バイ
ンダーとチタン系セラミック又はチタン酸系セラミック
とを含む高誘電体層(1) を有しかつ両面に銅箔(2,3) を
設けた銅張積層板に回路形成をした内層板と、プリプレ
グと、外層銅箔とを重ね合わせ加熱加圧一体に成形して
なることを特徴とする多層銅張積層板である。 【効果】 電源層(2) とグランド層(3) の間に高誘電体
層(1) を設けたことによって、高周波ノイズのバイパス
効果に優れ、バイパスコンデンサーなどが不要な銅張積
層板、多層銅張積層板が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、高周波ノイズ特性に優
れた銅張積層板及び多層銅張積層板に関する。
れた銅張積層板及び多層銅張積層板に関する。
【０００２】
【従来の技術】近年、電子機器の小形化指向により、プ
リント配線板は配線の高密度化が進み、実装部品は小形
化、高集積化の傾向にある。さらに半導体の信号処理速
度の高速化のため、プリント配線板の回路は伝送線路と
して設計されるようになってきた。このような状況から
プリント配線板において、クロストークや高周波ノイズ
による誤動作が問題となってきている。そこでノイズ対
策のため、プリント配線板は多層化やコンデンサー設置
による共通インピーダンスの低下、高周波ノイズ対策部
品の採用、銀ペースト塗布によるシールド等の対策が行
われてきている。
リント配線板は配線の高密度化が進み、実装部品は小形
化、高集積化の傾向にある。さらに半導体の信号処理速
度の高速化のため、プリント配線板の回路は伝送線路と
して設計されるようになってきた。このような状況から
プリント配線板において、クロストークや高周波ノイズ
による誤動作が問題となってきている。そこでノイズ対
策のため、プリント配線板は多層化やコンデンサー設置
による共通インピーダンスの低下、高周波ノイズ対策部
品の採用、銀ペースト塗布によるシールド等の対策が行
われてきている。
【０００３】
【発明が解決しようとする課題】しかしながら、多層化
することによって得られる高周波ノイズのバイパス効果
は、電源層とグランド層の間隔と面積および中間層基材
の誘電率から求められる静電容量によってきまるとされ
ている。この容量は、従来の多層板では数 nＦ程度であ
りあまり効果がなく、高周波ノイズのバイパス効果を有
効なものにするためには、電源層とグランド層間の高誘
電率化が望まれていた。
することによって得られる高周波ノイズのバイパス効果
は、電源層とグランド層の間隔と面積および中間層基材
の誘電率から求められる静電容量によってきまるとされ
ている。この容量は、従来の多層板では数 nＦ程度であ
りあまり効果がなく、高周波ノイズのバイパス効果を有
効なものにするためには、電源層とグランド層間の高誘
電率化が望まれていた。
【０００４】本発明は、上記の事情に鑑みてなされたも
ので、電源層とグランド層間に高誘電体層を形成させ
て、高周波ノイズ特性に優れた、バイパスコンデンサー
などを必要とせず、また表面実装必要部品数を減少させ
た銅張積層板及び多層銅張積層板を提供しようとするも
のである。
ので、電源層とグランド層間に高誘電体層を形成させ
て、高周波ノイズ特性に優れた、バイパスコンデンサー
などを必要とせず、また表面実装必要部品数を減少させ
た銅張積層板及び多層銅張積層板を提供しようとするも
のである。
【０００５】
【課題を解決するための手段】本発明者らは、上記の目
的を達成しようと鋭意研究を重ねた結果、電源層とグラ
ンド層の間にチタン系セラミック又はチタン酸系セラミ
ックを含む高誘電体層を形成することによって、上記の
目的を達成できることを見いだし、本発明を完成したも
のである。
的を達成しようと鋭意研究を重ねた結果、電源層とグラ
ンド層の間にチタン系セラミック又はチタン酸系セラミ
ックを含む高誘電体層を形成することによって、上記の
目的を達成できることを見いだし、本発明を完成したも
のである。
【０００６】即ち、本発明は、バインダーとチタン系又
はチタン酸系のセラミックとを含む高誘電体層を設けた
銅箔を、積層材として重ね合わせ加熱加圧一体に成形し
てなることを特徴とする銅張積層板である。また、バイ
ンダーとチタン系又はチタン酸系のセラミックとを含む
高誘電体層を有しかつ両面に銅箔を設けた銅張積層板に
回路形成をした内層板と、プリプレグと、外層銅箔とを
重ね合わせ加熱加圧一体に成形してなることを特徴とす
る多層銅張積層板である。
はチタン酸系のセラミックとを含む高誘電体層を設けた
銅箔を、積層材として重ね合わせ加熱加圧一体に成形し
てなることを特徴とする銅張積層板である。また、バイ
ンダーとチタン系又はチタン酸系のセラミックとを含む
高誘電体層を有しかつ両面に銅箔を設けた銅張積層板に
回路形成をした内層板と、プリプレグと、外層銅箔とを
重ね合わせ加熱加圧一体に成形してなることを特徴とす
る多層銅張積層板である。
【０００７】以下、本発明を詳細に説明する。
【０００８】本発明の銅張積層板は、バインダーにチタ
ン系セラミック又はチタン酸系セラミックを含む高誘電
体層を有する銅箔と、必要に応じてプリプレグとを、重
ね合わせ加熱加圧一体に成形してなるものである。ここ
で用いる銅箔としては、圧延銅箔、電解銅箔のいずれで
もよく通常使用されるものが使用される。高誘電体層は
バインダーにチタン系セラミック又はチタン酸系セラミ
ックを含むもので、そのバインダーとしては、この積層
板に使用されるプリプレグと同じ樹脂又はこのプリプレ
グ樹脂と親和性のある樹脂が望ましい。これらの樹脂と
してはエポキシ樹脂、ポリイミド樹脂、不飽和ポリエス
テル樹脂およびこれらの変性樹脂等が挙げられ、これら
は単独または 2種以上混合して使用することができる。
ここで用いるチタン系セラミック又はチタン酸系セラミ
ックとしては、二酸化チタン系セラミック、チタン酸バ
リウム系セラミック、チタン酸鉛系セラミック、チタン
酸ストロンチウム系セラミック、チタン酸カルシウム系
セラミック、チタン酸ビスマス系セラミック、チタン酸
マグネシウム系セラミック、ジルコン酸鉛系セラミック
等が挙げられ、これらは単独、 2種以上混合したもの、
または2 種以上焼結したものを使用することができる。
これら各成分の配合割合は、目標とする静電容量、コー
ティングに適した粘度等を考慮して適宜実験的に定めら
れる。
ン系セラミック又はチタン酸系セラミックを含む高誘電
体層を有する銅箔と、必要に応じてプリプレグとを、重
ね合わせ加熱加圧一体に成形してなるものである。ここ
で用いる銅箔としては、圧延銅箔、電解銅箔のいずれで
もよく通常使用されるものが使用される。高誘電体層は
バインダーにチタン系セラミック又はチタン酸系セラミ
ックを含むもので、そのバインダーとしては、この積層
板に使用されるプリプレグと同じ樹脂又はこのプリプレ
グ樹脂と親和性のある樹脂が望ましい。これらの樹脂と
してはエポキシ樹脂、ポリイミド樹脂、不飽和ポリエス
テル樹脂およびこれらの変性樹脂等が挙げられ、これら
は単独または 2種以上混合して使用することができる。
ここで用いるチタン系セラミック又はチタン酸系セラミ
ックとしては、二酸化チタン系セラミック、チタン酸バ
リウム系セラミック、チタン酸鉛系セラミック、チタン
酸ストロンチウム系セラミック、チタン酸カルシウム系
セラミック、チタン酸ビスマス系セラミック、チタン酸
マグネシウム系セラミック、ジルコン酸鉛系セラミック
等が挙げられ、これらは単独、 2種以上混合したもの、
または2 種以上焼結したものを使用することができる。
これら各成分の配合割合は、目標とする静電容量、コー
ティングに適した粘度等を考慮して適宜実験的に定めら
れる。
【０００９】上述のバインダーに、チタン系セラミック
又はチタン酸系セラミックを均一に混合し粘度調整をし
たものを、ロールコーター等のコーティング機によって
銅箔上にコーティングし、高誘電体層を有する銅箔をつ
くる。この高誘電体層付銅箔を2 枚、必要であれば中間
にプリプレグを重ね、加熱加圧一体に成形して銅張積層
板を製造することができる。
又はチタン酸系セラミックを均一に混合し粘度調整をし
たものを、ロールコーター等のコーティング機によって
銅箔上にコーティングし、高誘電体層を有する銅箔をつ
くる。この高誘電体層付銅箔を2 枚、必要であれば中間
にプリプレグを重ね、加熱加圧一体に成形して銅張積層
板を製造することができる。
【００１０】次に、本発明の多層銅張積層板を図面を用
いて説明する。図１は 6層板の断面図で、中心の高誘電
体層１を介して片側に銅箔第３層の電源層２、他方の側
に銅箔第４層のグランド層３を有し、その他第１，２，
５，６層銅箔の信号層４からなっている。この多層銅張
積層板は、高誘電体層を有する内層板、プリプレグ、外
層板あるいは外層銅箔を重ね合わせて加熱加圧一体に成
形して製造することができる。図２および図３には、本
発明の多層銅張積層板の製造工程を示した。即ち、図２
（ａ）のように、エポキシ樹脂等のバインダーに、チタ
ン系セラミック又はチタン酸系セラミックを均一に混合
して粘度調整をした高誘電体を銅箔１０の片側にコーテ
ィングして、高誘電体層１１を形成させる。このように
して高誘電体層１１を形成させた銅箔１０の 2枚を、高
誘電体層１１を内側にして図２（ｂ）のように重ね合わ
せて加圧し、図２（ｃ）に示すような高誘電体層１１を
挟んだ両面銅張積層板１２をつくった。この場合に、必
要に応じて高誘電体層１１付銅箔にプリプレグを重ね合
わせて、加熱加圧一体に成形させて両面銅張積層板とし
てもよい。この両面銅張積層板に公知の方法により、図
２（ｄ）に示すように、予め設計された静電容量の電源
回路とグランド回路の内層回路１３を形成して内層板１
４をつくる。次に、第３図（ｅ）に示すように、電源回
路とグランド回路を形成した内層板１４に表面処理を施
した後、必要に応じてその他の内層板を、プリプレグ１
５を介して重ねて位置合わせを行い、更に片面に回路を
有する外層板１６を回路面を内側にして重ね合わせて、
加熱加圧一体に成形し、図３（ｆ）に示すような 6層板
を製造することができる。こうして製造された 6層板
は、テンティング等の方法によりスルーホール穴、外層
回路パターン等を形成して多層配線板として使用するこ
とができる。
いて説明する。図１は 6層板の断面図で、中心の高誘電
体層１を介して片側に銅箔第３層の電源層２、他方の側
に銅箔第４層のグランド層３を有し、その他第１，２，
５，６層銅箔の信号層４からなっている。この多層銅張
積層板は、高誘電体層を有する内層板、プリプレグ、外
層板あるいは外層銅箔を重ね合わせて加熱加圧一体に成
形して製造することができる。図２および図３には、本
発明の多層銅張積層板の製造工程を示した。即ち、図２
（ａ）のように、エポキシ樹脂等のバインダーに、チタ
ン系セラミック又はチタン酸系セラミックを均一に混合
して粘度調整をした高誘電体を銅箔１０の片側にコーテ
ィングして、高誘電体層１１を形成させる。このように
して高誘電体層１１を形成させた銅箔１０の 2枚を、高
誘電体層１１を内側にして図２（ｂ）のように重ね合わ
せて加圧し、図２（ｃ）に示すような高誘電体層１１を
挟んだ両面銅張積層板１２をつくった。この場合に、必
要に応じて高誘電体層１１付銅箔にプリプレグを重ね合
わせて、加熱加圧一体に成形させて両面銅張積層板とし
てもよい。この両面銅張積層板に公知の方法により、図
２（ｄ）に示すように、予め設計された静電容量の電源
回路とグランド回路の内層回路１３を形成して内層板１
４をつくる。次に、第３図（ｅ）に示すように、電源回
路とグランド回路を形成した内層板１４に表面処理を施
した後、必要に応じてその他の内層板を、プリプレグ１
５を介して重ねて位置合わせを行い、更に片面に回路を
有する外層板１６を回路面を内側にして重ね合わせて、
加熱加圧一体に成形し、図３（ｆ）に示すような 6層板
を製造することができる。こうして製造された 6層板
は、テンティング等の方法によりスルーホール穴、外層
回路パターン等を形成して多層配線板として使用するこ
とができる。
【００１１】高誘電体層を有する本発明の多層銅張積層
板は、特に産業用電子機器分野において汎用大型コンピ
ュータやワークステーション等のように高速なデータ処
理を行う電子機器に利用される。また、高機能パソコン
や一般ＯＡ機器にも使用される。
板は、特に産業用電子機器分野において汎用大型コンピ
ュータやワークステーション等のように高速なデータ処
理を行う電子機器に利用される。また、高機能パソコン
や一般ＯＡ機器にも使用される。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
の銅張積層板および多層銅張積層板は電源層とグランド
層の間に高誘電体層を設けたことによって、高周波ノイ
ズのバイパス効果に優れ、プリント配線板表面に設置す
るバイパスコンデンサーなどが不要となり、表面実装必
要部品点数を減少させることができたものである。
の銅張積層板および多層銅張積層板は電源層とグランド
層の間に高誘電体層を設けたことによって、高周波ノイ
ズのバイパス効果に優れ、プリント配線板表面に設置す
るバイパスコンデンサーなどが不要となり、表面実装必
要部品点数を減少させることができたものである。
【図１】図１は本発明の例として示す多層銅張積層板の
断面図である。
断面図である。
【図２】図２は本発明に係る多層銅張積層板の製造工程
を説明する断面図である。
を説明する断面図である。
【図３】図３は図２に続く製造工程を説明する断面図で
ある。
ある。
１，１１ 高誘電体層 ２ 電源層 ３ グランド層 １０ 銅箔 １２ 両面銅張積層板 １３ 内層回路 １４ 内層板 １５ プリプレグ １６ 外層板 １７ 6 層板
Claims (2)
- 【請求項１】 バインダーとチタン系又はチタン酸系の
セラミックとを含む高誘電体層を設けた銅箔を、積層材
として重ね合わせ加熱加圧一体に成形してなることを特
徴とする銅張積層板。 - 【請求項２】 バインダーとチタン系又はチタン酸系の
セラミックとを含む高誘電体層を有しかつ両面に銅箔を
設けた銅張積層板に回路形成をした内層板と、プリプレ
グと、外層銅箔とを重ね合わせ加熱加圧一体に成形して
なることを特徴とする多層銅張積層板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115295A JPH06297634A (ja) | 1993-04-19 | 1993-04-19 | 銅張積層板及び多層銅張積層板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115295A JPH06297634A (ja) | 1993-04-19 | 1993-04-19 | 銅張積層板及び多層銅張積層板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06297634A true JPH06297634A (ja) | 1994-10-25 |
Family
ID=14659115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5115295A Pending JPH06297634A (ja) | 1993-04-19 | 1993-04-19 | 銅張積層板及び多層銅張積層板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06297634A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148832A (ja) * | 1994-11-24 | 1996-06-07 | Canon Inc | 多層プリント基板 |
| US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| JP2001223298A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| US6577492B2 (en) | 2001-07-10 | 2003-06-10 | 3M Innovative Properties Company | Capacitor having epoxy dielectric layer cured with aminophenylfluorenes |
| KR100493888B1 (ko) * | 2002-05-20 | 2005-06-10 | 한국과학기술원 | 폴리머/세라믹 복합체 커패시터 필름 |
| JP2006237314A (ja) * | 2005-02-25 | 2006-09-07 | Matsushita Electric Ind Co Ltd | コンデンサ内蔵配線基板及びその製造方法 |
| WO2010140432A1 (ja) * | 2009-06-04 | 2010-12-09 | 三井金属鉱業株式会社 | セラミック系絶縁層と金属層との積層体及びその製造方法 |
| JP2012159425A (ja) * | 2011-02-01 | 2012-08-23 | Three M Innovative Properties Co | Ｉｃデバイス用ソケット |
-
1993
- 1993-04-19 JP JP5115295A patent/JPH06297634A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148832A (ja) * | 1994-11-24 | 1996-06-07 | Canon Inc | 多層プリント基板 |
| US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| US6638378B2 (en) | 1999-02-01 | 2003-10-28 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| JP2001223298A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| US6577492B2 (en) | 2001-07-10 | 2003-06-10 | 3M Innovative Properties Company | Capacitor having epoxy dielectric layer cured with aminophenylfluorenes |
| KR100493888B1 (ko) * | 2002-05-20 | 2005-06-10 | 한국과학기술원 | 폴리머/세라믹 복합체 커패시터 필름 |
| JP2006237314A (ja) * | 2005-02-25 | 2006-09-07 | Matsushita Electric Ind Co Ltd | コンデンサ内蔵配線基板及びその製造方法 |
| WO2010140432A1 (ja) * | 2009-06-04 | 2010-12-09 | 三井金属鉱業株式会社 | セラミック系絶縁層と金属層との積層体及びその製造方法 |
| JP2012159425A (ja) * | 2011-02-01 | 2012-08-23 | Three M Innovative Properties Co | Ｉｃデバイス用ソケット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4332536B2 (ja) | ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法 | |
| JP3400677B2 (ja) | プリント回路基板内に埋め込まれたキャパシタを作製する方法、及びその埋め込まれたキャパシタを有するプリント回路基板 | |
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| KR100907045B1 (ko) | 수동 소자 구조 | |
| WO2006016589A1 (ja) | 誘電層構成材料の製造方法及びその製造方法で得られた誘電層構成材料、誘電層構成材料を用いてキャパシタ回路形成部材を製造する方法及びその製造方法で得られたキャパシタ回路形成部材及び、該誘電層構成材料又は／及びキャパシタ回路形成部材を用いて得られる多層プリント配線板。 | |
| KR20000076983A (ko) | 적층 세라믹 전자 부품과 그 도전 페이스트 | |
| KR100972874B1 (ko) | 최적화된 온도 특성을 갖는 집적 박막 커패시터를 포함하는장치 및 시스템 | |
| KR20080080788A (ko) | 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법 | |
| JPH06297634A (ja) | 銅張積層板及び多層銅張積層板 | |
| JP2002344106A (ja) | 回路部品内蔵基板とその製造方法 | |
| JP4207517B2 (ja) | 素子内蔵基板 | |
| US6739027B1 (en) | Method for producing printed circuit board with embedded decoupling capacitance | |
| JP4363947B2 (ja) | 多層配線回路基板およびその作製方法 | |
| JP3710835B2 (ja) | コンデンサー内蔵の多層銅張積層板及び銅張積層板の製造方法 | |
| JPH06302960A (ja) | 多層板 | |
| JP2004095804A (ja) | 受動素子内蔵プリント配線板及びその製造方法 | |
| US8501575B2 (en) | Method of forming multilayer capacitors in a printed circuit substrate | |
| JP2004172530A (ja) | 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板 | |
| JPH0748589B2 (ja) | 多層プリント基板の製造方法 | |
| JP4385729B2 (ja) | キャパシタ素子内蔵多層回路板及びその製造方法 | |
| JP2001339167A (ja) | 耐熱フィルムからなる両面回路を一部に有する多層プリント配線板 | |
| JP4126753B2 (ja) | 多層板 | |
| JPH08130377A (ja) | 多層配線基板 | |
| JPH04356997A (ja) | 多層配線基板の製造方法 | |
| JPH0424996A (ja) | 多層プリント基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |