JP2006237314A - コンデンサ内蔵配線基板及びその製造方法 - Google Patents

Abstract

【課題】電源配線層とグランド配線層の間の配線基板端部にコンデンサを形成することにより、定在波の発生に伴う放射ノイズが抑制され、電源の揺らぎを抑えた配線基板を容易に提供することが可能となる。
【解決手段】電子装置に用いられる少なくとも２層以上の樹脂多層基板であって、配線基板１の絶縁層４よりも誘電率の高い誘電体を用いた第１のコンデンサ７を、電源配線層２とグランド配線層３の間の端部に少なくとも１つ以上設けたコンデンサ内蔵配線基板である。
【選択図】図１

Description

本発明はコンデンサを内蔵した配線基板およびその製造方法に関するものである。

近年携帯電話やＰＤＡ等の電子機器は小型化と多機能化が求められていることから、配線基板、半導体、回路部品などの電子機器の構成要素を小型化、高密度化することや、多様な回路ブロックを近接して搭載することが必要となっている。

複数の回路ブロックが近接すると、回路ブロックから放射される電磁ノイズが隣の回路ブロックに伝達してしまい、機能に影響を与える恐れが生じる。特に携帯電話等の通信機器において、高速動作するベースバンド部は大きな放射ノイズ源となり、高感度アンテナを中心としたＲＦ部を妨害してしまう恐れがある。このため回路ブロックから放射される電磁ノイズはできる限り抑制することが重要となってきている。

また近年半導体装置の情報処理能力を高めるための設計ルールの微細化や、低消費電力化への要望に伴い半導体装置の動作電圧は低くなっている。そのため半導体装置の安定動作に許容できる電源電圧の変動幅も小さくなってきており、半導体装置の電源供給元となる配線基板の電源ノイズを減少させることが重要となってきている。

電磁ノイズや電源ノイズが生じるのは、主に半導体装置への電源供給に関する要因と、配線基板の電源配線層とグランド配線層で起こる電気信号の共振の要因がある。

半導体装置への電源供給の要因は半導体装置のトランジスタ数の増大に伴う電流値の増加とスイッチングの高速化に伴う電流の時間変化率の増加により電源電圧が変動してしまう現象である。

一方、配線基板の電源配線層とグランド配線層で起こる電気信号の共振による要因は、電源配線層とグランド配線層の間でインピーダンスの不整合による信号の反射で生じた定在波が、アンテナとして共振することにより電磁波を放射し、グランド配線層の電位が揺らいでしまう現象である。

これらの問題に対して配線基板にバイパスコンデンサを配置する対策がとられている。配線基板にコンデンサを配置する手段としては、従来から配線基板上にチップコンデンサなどの回路部品を実装する方法がとられてきた。しかしこの方法では電源配線層とチップコンデンサが絶縁層を介して離れているため配線のインダクタンス成分がコンデンサの効果を弱めるという問題があった。さらに誘電体と電極を交互に積層した構成のチップコンデンサは自己共振によりコンデンサとして機能する周波数帯域が制限されることから、特性の異なるコンデンサを複数設置しなくてはならず、実装部品点数が増加するという問題が起こっていた。

これらの問題を解決するため、配線基板内にバイパスコンデンサを形成する取り組みが近年盛んになってきている。配線基板内にバイパスコンデンサを形成する方法は主に２つある。

ひとつめの方法は配線基板内のある層全域に高誘電率の誘電体を形成する方法である。２つめの方法は配線基板の電源配線層と接地配線層の間の全面に形成した誘電体の内部にチップキャパシタを埋め込む方法である。

なお本発明に関連する先行技術文献情報としては、例えば、特許文献１と特許文献２が知られている。特許文献１では図１０のような構成が提案されている。図１０にコンデンサ積層体を形成した配線基板の断面図を示した。配線基板１０１において、配線１０２は絶縁層１０３を貫通しているスルーホール１０４を通じて層間を電気的に接続しており、導電性の電源配線層１０６と接地配線層１０７の間の全域を誘電体１０８を挟み込むことによりコンデンサ積層体１０９を形成している。

また特許文献２では図１１のような構成が提案されている。図１１にチップキャパシタを絶縁層に埋め込んだ配線基板の断面図を示す。配線基板１０１において、配線１０２は絶縁層１０３を貫通しているスルーホール１０４を通じて層間を電気的に接続しており、電極と誘電体を交互に積層した構造のチップキャパシタ１０５が電源配線層１０６と接地配線層１０７の間の全域を誘電体１０８を挟み込んだコンデンサ積層体１０９に埋設されている。
特許第２７３８５９０号公報 特開２００３−２０４１６３号公報

しかしながら配線基板内の層全域に誘電体を形成する方法では、大型の電子機器においては、大面積の配線基板から大容量のコンデンサが得られることから、半導体装置への電源供給は安定化するものの、小型化が求められる電子機器では面積が小さくなることから必要な容量が得られにくいといった問題がある。また電源配線層とグランド配線層の間でインピーダンスの不整合による信号の反射で生じた定在波の共振は以下の（数１）に示される周波数で発生することから、層間の誘電率を高くすると共振が低周波化し、一般に用いられる数十〜数千［ＭＨｚ］において配線基板から放射ノイズが発生してしまう問題がある。

さらに層全面に誘電体を形成してしまうので、信号配線の一部が高容量層を通過することになり信号品質が劣化してしまう問題や、信号品質の劣化を回避するために電源配線層の回路パターンの設計に制約が加わり、電子機器の小型化要求に対応できるような配線の高密度化が妨げられてしまうという問題がある。

またチップキャパシタを配線基板の電源配線層と接地配線層の層間に形成した内蔵キャパシタに埋め込む方法では、半導体装置を実装したときの電源供給が安定化する可能性はあるものの、層間全面に形成した内蔵キャパシタの誘電率が高いため、（数１）に示した電源配線層と接地配線層間で発生する共振が低周波化する。そのため埋め込むチップキャパシタには低周波から高周波までの高域において安定した誘電特性が求められるが、チップキャパシタ自身も特定の周波数で自己共振を起こし特性が劣化するため、放射ノイズや電源電圧の揺れを起こす要因である共振を完全に抑制することは難しくなる。さらに共振の広帯域化に対応するために誘電特性の異なる複数のチップキャパシタを埋め込む必要が生じるため、配線基板の小型化への問題となる。

本発明は上記の問題点を鑑み、配線基板から生じる放射ノイズと電源電圧の揺れを抑制した配線基板を信号品質の劣化を起こさずに提供することを目的とする。

前記従来の課題を解決するために、本発明は電子装置に用いられる少なくとも２層以上の樹脂多層基板であって、配線基板の絶縁層よりも誘電率の高い誘電体を用いた第１のコンデンサを電源配線層とグランド配線層の間の端部に少なくとも１つ以上設けた配線基板とするものである。これにより、電源配線層とグランド配線層の端部が開放端と見なされることから生じる信号の反射に起因する定在波の発生に伴う放射ノイズを抑制し、電源配線層とグランド配線層の間で電圧の揺らぎを抑えることができる。さらに電源配線層とグランド配線層の周囲は誘電率の低い絶縁層のため、信号品質が劣化せず、回路パターンの設計の制約が軽減され、配線を高密度化できる。

本発明のコンデンサ内蔵配線基板は、コンデンサを電源配線層とグランド配線層の間の端部に設けることにより、電源配線層とグランド配線層の端部が開放端と見なされることから生じる信号の反射に起因する定在波の発生に伴う放射ノイズを抑制し、電源配線層とグランド配線層の間で電圧の揺らぎを抑えることができる。さらに電源配線層とグランド配線層の周囲は誘電率の低い絶縁層のため、信号品質が劣化せず、回路パターンの設計の制約が軽減され配線を高密度化できる。

（実施の形態１）
以下、本発明の実施の形態１におけるコンデンサ内蔵基板について、図面を参照しながら説明する。

図１は、本発明の実施の形態１におけるコンデンサ内蔵基板の断面図、図２、図３、図４、図５はそれぞれ本発明の実施の形態１におけるコンデンサ内蔵基板の電源配線層とグランド配線層の間の平面断面図である。

図１において上から２層目に電源配線層２、上から３層目にグランド配線層３が形成されており、電源配線層２とグランド配線層３が絶縁層４を介して対向している。なお図１は４層基板であるが電源配線層とグランド配線層が存在する基板であれば層数は任意である。

配線５は例えばＣｕなどの金属箔をエッチングすることによりパターン形成している。絶縁層４は例えばガラス繊維にエポキシ樹脂を含浸したガラスエポキシ基板やＳｉＯ₂などの無機フィラーをエポキシ樹脂などの樹脂と複合化したコンポジットシートなどを使用できる。配線層間は図１ではインナービア６により電気的に接続されているが、貫通スルーホールによる電気的接続も可能である。

電源配線層２とグランド配線層３の間の端部に第１のコンデンサ７が形成されている。第１のコンデンサ７は誘電体８が電極９に挟まれている。電極９は例えばＣｕなど金属粉を分散した樹脂や金属箔を用いることができる。

以上のように、本実施の形態では第１のコンデンサ７を電源配線層２とグランド配線層３の間の端部に設けることにより、電源配線層２とグランド配線層３の端部が開放端と見なされることから生じる信号の反射に起因する定在波の発生に伴う放射ノイズを抑制し、電源配線層２とグランド配線層３の間で電圧の揺らぎを抑えることができる。さらに電源配線層２とグランド配線層３の周囲は誘電率の低い絶縁層４のため、信号品質が劣化せず、回路パターンの設計の制約が軽減され、配線５を高密度化できる。

また、本実施の形態では、図２（ａ）に示すように、第１のコンデンサ７を配線基板１のコーナー部に配置することで、共振で発生する定在波は、共振周波数に関わらず基板端部において変位が常に大きくなることから、配線基板１の辺の交点となるコーナー部で変位は最も大きくなり、この位置に第１のコンデンサ７を配置することで放射ノイズの発生を抑え、電源配線層２とグランド配線層３の間で電圧の揺らぎを効率よく抑えることができる。このとき、図２（ｂ）に示すように、複数のコーナー部に第１のコンデンサ７を配置するとより効果的に定在波の変位を抑えることができる。

また、本実施の形態では、図３（ａ）に示すように、第１のコンデンサ７を、配線基板１内の辺の長さをｎ等分する位置に設置することにより、共振で発生する定在波は配線基板１の辺を等分する位置で変位が大きくなるため、この位置に第１のコンデンサ７を配置することで放射ノイズの発生を抑え、電源配線層２とグランド配線層３の間で電圧の揺らぎを効率よく抑えることができる。このとき配線基板１の辺を分割する数が少ない位置にコンデンサ７を配置するほど多くの定在波の変位を抑制できる。特に配線基板１を２等分する位置に第１のコンデンサ７を配置すると最も多くの定在波の変位を抑えることができる。

なお、第１のコンデンサ７は、図３（ａ）に示すような配線基板１の１辺だけでなく、図３（ｂ）に示すように配線基板１の任意の複数辺に配置すると、より効果的に定在波の変位を抑えることができる。

また、本実施の形態では、図４に示すように、第１のコンデンサ７を配線基板１の端部を環状に取り囲むように設けることにより、配線基板１端部において第１のコンデンサ７が途切れないため、電源配線層２とグランド配線層３の配線基板１の端部が開放端と見なされることから生じる信号の反射に起因する定在波の発生に伴う放射ノイズを抑制し、電源配線層２とグランド配線層３の間で電圧の揺らぎを効率よく抑えることができる。

また、本実施の形態では、第１のコンデンサ７の電気容量をＣ［Ｆ］、配線基板１に搭載した回路ブロックの駆動周波数をｆ［Ｈｚ］、電源配線層２とグランド配線層３間の特性インピーダンスをＺ₀［Ω］としたときに、ｚ₀＞１／（２πｆＣ）となるようＣを設定することにより、第１のコンデンサ７のインピーダンス１／２πｆＣが電源配線層２とグランド配線層３の特性インピーダンスｚ₀よりも小さくなるよう電気容量Ｃを設定した場合に、電源配線層２とグランド配線層３の配線基板１の端部が開放端と見なされることから生じる信号の反射を抑制できるため、定在波の発生に伴う放射ノイズを抑制し、電源配線層２とグランド配線層３の間で電圧の揺らぎを抑えることができる。

また、本実施の形態では、電源配線層２とグランド配線層３の間の絶縁層４の長辺をａ［ｍ］、誘電率をεとし、配線基板１に搭載した回路ブロックの駆動周波数をｆ［Ｈｚ］としたときに、ｆ＞３×１０⁶／（２×ａ×√ε）となるよう長辺ａを設定することにより、電源配線層２とグランド配線層３の間において、３×１０⁸／（２×ａ×√ε）［Ｈｚ］以上の周波数で電源配線層２とグランド配線層３の配線基板１の端部が開放端と見なされることから生じる信号の反射から起因する定在波が発生するため、共振周波数３×１０⁸／（２×ａ×√ε）［Ｈｚ］が駆動周波数の１００倍未満であるときに第１のコンデンサ７を配線基板１の端部に配置することで共振が抑制され、電磁波の発生を抑制し、電源配線層２とグランド配線層３の間で電圧の揺らぎを抑えることができる。

また、本実施の形態では、第１のコンデンサ７の誘電体が高誘電率のセラミック粒子を含む樹脂とすることにより、誘電体形成の面積、形状の制限が少なく、配線基板１の端部に部分的に形成することが容易で、樹脂中の高誘電率セラミックの配合量をコントロールすることが可能となることから、要求性能に対応した第１のコンデンサ７を容易に形成できる。

また、本実施の形態では、チップコンデンサを電源配線層とグランド配線層の周囲に配置した場合に比べて、電気信号に含まれていた放射ノイズとなる高調波成分を効率よく抑制することができる。

なお、ここでいう第１のコンデンサ７を配置する電源配線層２とグランド配線層３間の端部とは、図５に示すように必ずしも配線基板１の端面が含まれなくてもよく、第１のコンデンサ７を配線基板１の端面からおおむね配線基板１の辺の長さの４／５以内の範囲に配置しておけば、配線基板端部からの反射波を抑えることができる。

また配線基板１内に複数の電源配線層２とグランド配線層３が存在する場合、それぞれの層間の端部に第１のコンデンサ７を形成することで複数の電源配線層２とグランド配線層３から生じる定在波を抑制することができる。

（実施の形態２）
以下、本発明の実施の形態２におけるコンデンサ内蔵基板について、図面を参照しながら説明する。

図６は、本発明の実施の形態２におけるコンデンサ内蔵基板の電源配線層とグランド配線層の間の平面断面図である。

図６において、配線基板１の絶縁層内の対向する２辺の端部に設けられた複数の第１のコンデンサ７よりも内側に、第２のコンデンサ１３を設けている。

以上のように、本実施の形態では対向する２辺の配線基板１の絶縁層内の端部に設けられた複数の第１のコンデンサ７よりも内側に第２のコンデンサ１３を設けることにより、対向する第１のコンデンサ７間のループ電流により生じる電磁波を、第２のコンデンサ１３を配置することで、ループを小さくして電磁波の発生を抑制し、電源配線層２とグランド配線層３の間で電圧の揺らぎを抑えることができる。

また、本実施の形態では第２のコンデンサ１３を、第１のコンデンサ７の間にほぼ等間隔となるように設けることにより、放射ノイズの大きさはループの大きさに比例することから、少数の第２のコンデンサ１３で効率よくループを小さくでき、放射ノイズが抑制され、電源配線層２とグランド配線層３の間で電圧の揺らぎを抑えることができる。

また、本実施の形態では第１のコンデンサ７の誘電体と第２のコンデンサ１３の誘電体を同じ材料とすることにより、第１のコンデンサ７と第２のコンデンサ１３を同一の工程で形成することができ、電源電圧の安定した配線基板を容易に量産することができる。

（実施の形態３）
以下、本発明の実施の形態３におけるコンデンサ内蔵基板について、図面を参照しながら説明する。

図７は、本発明の実施の形態３における配線基板上に半導体装置を実装した断面図である。

図７において、半導体装置１０は、はんだ１１により配線基板１に電気的に接続し、アンダーフィル１２により接着強度を補強することで実装されている。半導体装置１０は例えば半導体素子、半導体パッケージ、半導体ウエハーレベルパッケージなどである。配線基板１端部の第１のコンデンサ７だけでなく、配線基板１内の半導体装置１０の実装部分の近傍に第２のコンデンサ１３を内蔵している。

以上のように、本実施の形態では半導体装置１０を実装する配線基板１であって、配線基板１の絶縁層４内の半導体装置１０の実装部分の近傍に第２のコンデンサ１３を設けることにより、電流の時間変化率の増加により電源電圧が変動しやすくなる半導体装置１０への電源供給を、半導体近傍に設置した第２のコンデンサ１３により安定化すると同時に、ループを小さくし電磁波の発生を抑制し、配線基板１の電源電圧を安定化することができる。

また、本実施の形態では第２のコンデンサ１３の電気容量を第１のコンデンサ７の電気容量よりも大きくすることにより、第２のコンデンサ１３が電力消費の激しい半導体装置１０への安定した電源を供給できると同時に、ループを小さくして電磁波の発生を抑制し、配線基板１の電源電圧を安定化することができる。この場合第２のコンデンサ１３としては、例えば固体電解コンデンサ等の大容量のコンデンサが適している。固体電解コンデンサは特開２００４−２２１５３４号公報のような工法により配線基板１内に埋め込まれる。

（実施の形態４）
以下、本発明の実施の形態４におけるコンデンサ内蔵基板について、説明する。

本発明の実施の形態では、コンデンサ内蔵配線基板は放射ノイズを抑制できるため、複数の回路ブロックを近接して電子機器内に配置しても、他の回路ブロックの動作に影響を与える可能性を小さくできる。特にベースバンド部とＲＦ部が搭載される電子機器におけるベースバンド部の配線基板として用いると、ベースバンド部から生じる放射ノイズと電源ノイズを抑制し、ＲＦ部の動作に影響を与えることがなくなるので、回路ブロックを隣接して搭載することができ、電子機器の小型化に特に効果的である。電子機器としては例えば携帯電話、ＰＤＡなどを挙げることができる。

（実施の形態５）
以下、本発明の実施の形態５におけるコンデンサ内蔵基板について、図面を参照しながら説明する。

図８は本発明の実施の形態５におけるコンデンサ内蔵基板の製造方法を説明する断面図である。

まず、図８（ａ）においてグランド配線層の回路パターンを表層に備えた配線基板１７のグランド配線層側の端部にスクリーン印刷などにより誘電体層８を形成する。さらに誘電体層８の上にスクリーン印刷などにより導電体層９を形成してコンデンサを形成する。ここで、配線基板１７の端部に当たる場所に形成したコンデンサが第１のコンデンサとなり、配線基板１７の内側に形成したコンデンサがある場合は第２のコンデンサとなる。

次に、図８（ｂ）において、コンデンサを形成した配線基板１７と電源配線層の回路パターンを表層に備えた配線基板１６と未硬化の絶縁層１８を位置合わせする。

その後図８（ｃ）において位置合わせ後の配線基板１６、１７と絶縁層１８を加熱圧着する。

次に、図８（ｄ）において加熱圧着後に内蔵したコンデンサが端部になるように、レーザーもしくはダイシングにより個片化することでコンデンサ内蔵配線基板１が作製される。

以上のように、本実施の形態では電源配線層もしくはグランド配線層の回路パターンを表層に設けた少なくとも２層以上の樹脂多層基板に対して、電源配線層もしくはグランド配線層の端部に誘電体層と導電体層を形成しコンデンサを設ける工程と、前記電源配線層もしくはグランド配線層のコンデンサを設けた面と絶縁層が接するように積層する工程を含むことにより、従来の配線基板の製造方法である絶縁層と配線層を積層するという工程を損なうことなく配線基板端部にコンデンサを配置することができ、電源配線層とグランド配線層の間で電圧の揺らぎを抑えた配線基板を容易に量産することができる。

（実施の形態６）
以下、本発明の実施の形態６におけるコンデンサ内蔵基板について、図面を参照しながら説明する。

図９は本発明の実施の形態６におけるコンデンサ内蔵基板の製造方法を説明する断面図である。

まず、図９（ａ）において、銅箔１４の上にドクターブレード法などにより第１のコンデンサの誘電体８を形成し、レーザーあるいはパンチャーなどにより穴加工を施した誘電体シート１５を準備する。

次に、図９（ｂ）において、電源配線層の回路パターンを表層に備えた配線基板１６と、グランド配線層の回路パターンを表層に備えた配線基板１７と、穴加工したシート１５と、未硬化の絶縁層１８とを位置合わせする。

このとき、第２のコンデンサをあらかじめ設けた配線基板１を積層すると、基板端部よりも内側に第２のコンデンサを内蔵した配線基板を作製することができる。

このときコンデンサの電極となる配線基板１７の配線に、めっきあるいは導電性樹脂の塗布、あるいはエッチングにより任意の電極の厚みを制御しても良い。電極が厚くなると誘電体シートを積層したときに電極上の誘電体がより圧縮され薄くなり、コンデンサの電気容量が増加する。逆に電極が薄くなると誘電体は厚くなり、電気容量は減少する。電極の厚みを制御することで最適な電気容量に抑制できる。

その後、図９（ｃ）において、位置合わせ後の配線基板１６、１７と絶縁層１８を加熱圧着する。

次に、図９（ｄ）において、加熱圧着後に内蔵した第１のコンデンサが配線基板１の端部になるようにレーザーもしくはダイシングにより個片化することでコンデンサ内蔵配線基板１が作製される。

以上のように、本実施の形態では、シート状の誘電体と導電体を穴加工する工程と、電源配線層もしくはグランド配線層の回路パターンを表層に備えた少なくとも２層以上の樹脂多層基板と前記穴加工したシート状の誘電体と導電体と絶縁層を積層する工程とを含むことにより、配線基板内で局所的にコンデンサを形成することが困難なシート状の材料を用いることで、従来の絶縁層と配線層を積層する配線基板の製造方法を損なうことなく容易にコンデンサとして、配線基板端部に配置することができ、電源電圧を安定化した配線基板を提供することができる。

本発明によれば、放射ノイズを低減し電源揺らぎを抑えたコンデンサ内蔵配線基板およびその製造方法を提供することができ、異なる回路ブロックを近接した小型の電子機器を作製することができる。

本発明の実施の形態１におけるコンデンサ内蔵基板の断面図 本発明の実施の形態１におけるコンデンサ内蔵基板の電源配線層とグランド配線層の間の層を示す平面図 本発明の実施の形態１におけるコンデンサ内蔵基板の電源配線層とグランド配線層の間の層を示す平面図 本発明の実施の形態１におけるコンデンサ内蔵基板の電源配線層とグランド配線層の間の層を示す平面図 本発明の実施の形態１におけるコンデンサ内蔵基板の電源配線層とグランド配線層の間の層を示す平面図 本発明の実施の形態２におけるコンデンサ内蔵基板の電源配線層とグランド配線層の間の層を示す平面図 本発明の実施の形態３におけるコンデンサ内蔵基板を示す断面図 本発明の実施の形態５におけるコンデンサ内蔵基板を示す断面図 本発明の実施の形態６におけるコンデンサ内蔵基板を示す断面図 従来のコンデンサ内蔵基板の断面図 従来のコンデンサ内蔵基板の断面図

符号の説明

１ 配線基板
２ 電源配線層
３ グランド配線層
４ 絶縁層
５ 配線
６ インナービア
７ 第１のコンデンサ
８ 第１のコンデンサの誘電体
９ 電極

Claims (15)

1. 電子装置に用いられる少なくとも２層以上の樹脂多層基板であって、配線基板の絶縁層よりも誘電率の高い誘電体を用いた第１のコンデンサを、電源配線層とグランド配線層の間の端部に少なくとも１つ以上設けたコンデンサ内蔵配線基板。
2. 第１のコンデンサを、配線基板のコーナー部に配置した請求項１に記載のコンデンサ内蔵配線基板。
3. 第１のコンデンサを、配線基板内の辺の長さをｎ等分して配置している請求項１に記載のコンデンサ内蔵配線基板。
4. 第１のコンデンサを、配線基板の端部を環状に取り囲むように設けた請求項１に記載のコンデンサ内蔵配線基板。
5. 第１のコンデンサの電気容量をＣ［Ｆ］、配線基板に搭載した回路ブロックの駆動周波数をｆ［Ｈｚ］、電源配線層とグランド配線層間の特性インピーダンスをＺ₀［Ω］としたときに、ｚ₀＞１／（２πｆＣ）となるようＣを設定した請求項１に記載のコンデンサ内蔵配線基板。
6. 電源配線層とグランド配線層の間の絶縁層の長辺をａ［ｍ］、誘電率をεとし、配線基板に搭載した回路ブロックの駆動周波数をｆ［Ｈｚ］としたときに、ｆ＞３×１０⁶／（２×ａ×√ε）となるようｆとａを設定した請求項１に記載のコンデンサ内蔵配線基板。
7. 第１のコンデンサの誘電体が高誘電率のセラミック粒子を含む樹脂からなる請求項１に記載のコンデンサ内蔵配線基板。
8. 対向する２辺の配線基板の端部に設けられた複数の前記第１のコンデンサよりも配線基板の内側の絶縁層内に第２のコンデンサを少なくとも１つ以上設けた請求項１に記載のコンデンサ内蔵配線基板。
9. 第２のコンデンサを、前記第１のコンデンサの間にほぼ等間隔となるように設けた請求項８に記載のコンデンサ内蔵配線基板。
10. 第１のコンデンサの誘電体と第２のコンデンサの誘電体が同じ材料からなる請求項８に記載のコンデンサ内蔵配線基板。
11. 半導体装置を実装する配線基板であって、半導体装置実装部分近傍の配線基板の絶縁層内に第２のコンデンサを設けた請求項８に記載のコンデンサ内蔵配線基板。
12. 第２のコンデンサの電気容量が第１のコンデンサの電気容量よりも大きい請求項１１に記載のコンデンサ内蔵配線基板。
13. 請求項１から１２に記載のコンデンサ内蔵配線基板を少なくとも１つ以上備えた電子機器。
14. 電源配線層もしくはグランド配線層の回路パターンを表層に設けた少なくとも２層以上の樹脂多層基板に対して、電源配線層もしくはグランド配線層の端部に誘電体層と導電体層を形成しコンデンサを設ける工程と、前記電源配線層もしくはグランド配線層のコンデンサを設けた面と絶縁層が接するように積層する工程を備えたコンデンサ内蔵配線基板の製造方法。
15. シート状の誘電体と導電体を穴加工する工程と、電源配線層もしくはグランド配線層の回路パターンを表層に備えた少なくとも２層以上の樹脂多層基板と前記穴加工したシート状の誘電体と導電体と絶縁層を積層する工程を備えたコンデンサ内蔵配線基板の製造方法。

Images