JP4675387B2 - 多層印刷回路基板 - Google Patents

多層印刷回路基板 Download PDF

Info

Publication number
JP4675387B2
JP4675387B2 JP2008023642A JP2008023642A JP4675387B2 JP 4675387 B2 JP4675387 B2 JP 4675387B2 JP 2008023642 A JP2008023642 A JP 2008023642A JP 2008023642 A JP2008023642 A JP 2008023642A JP 4675387 B2 JP4675387 B2 JP 4675387B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
multilayer printed
ground plane
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008023642A
Other languages
English (en)
Other versions
JP2008205457A (ja
Inventor
鶴 秉 朴
秉 洙 薛
亨 根 金
賢 鎬 朴
鐘 聲 李
炯 錫 李
永 俊 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008205457A publication Critical patent/JP2008205457A/ja
Application granted granted Critical
Publication of JP4675387B2 publication Critical patent/JP4675387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234Resistors or by disposing resistive or lossy substances in or near power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、多層印刷回路基板に関するもので、より詳細には、多層印刷回路基板の断面内に放射される電磁波を減少できる多層印刷回路基板に関するものである。
一般的に、多層印刷回路基板は、複数の層からなる印刷回路基板である。従来の多層印刷回路基板は、特許文献1(多層回路基板での電磁波遮蔽構造)に開示されたように、電子回路を構成する多様な部品及びこれら部品を互いに連結する複数のパターンが形成された第1層の上面及び第4層の下面と、部品動作のための直流電源を供給するために、1.5V、3.3V、5Vなどの面に分割された第3層の電源面と、基準電圧が形成された第2層のグラウンド面とを含んで構成される。また、従来の多層印刷回路基板は、特許文献1に詳細に記載されていないが、各部品を互いに連結するために電源面とグラウンド面との間に配置されるストリップラインを含む。
上記のような従来の多層印刷回路基板においては、ストリップラインを通した電流流れによって各部品の間に信号が伝達されたが、ストリップラインを通して電流が流れると、マクスウェル方程式による電磁波が生成された。そして、この電磁波は、伝送線路の役割をする電源面とグラウンド面によって多層印刷回路基板の断面に伝播された。
しかしながら、上記のような従来の多層印刷回路基板では、ストリップラインから発生した電磁波が伝播されることで、多層印刷回路基板の断面周囲に電磁波が放出される。多層印刷回路基板が放送受信用機器に使用される場合、多層印刷回路基板の断面周囲に放送受信用アンテナが設置されるが、この場合、多層印刷回路基板の断面周囲に放射される電磁波からの干渉のために、放送受信用アンテナの受信感度が低下するという問題点があった。
すなわち、放送受信用機器においては、製品の構造上、一般的に多層印刷回路基板の断面周囲に放送受信用アンテナが配置されるが、この場合、多層印刷回路基板の断面周囲に放射された電磁波が干渉を引き起こすことで、放送受信用アンテナの信号対雑音比が低下するという問題点があった。
大韓民国公開特許特2006―93519号公報
本発明は、上述したような問題点を解決するためのもので、その目的は、多層印刷回路基板の断面周囲に放射される電磁波を減少できる多層印刷回路基板を提供することにある。
上述した目的を達成するための本発明に係る多層印刷回路基板は、複数の電気部品に電源を供給する電源面と、基準電圧が形成される接地面と、前記電源面及び/または接地面を通過し、複数の電気部品のうち少なくとも二つの間に信号を伝達するために形成されるストリップラインと、前記電源面及び接地面の断面に近接して設置されたアンテナと、前記アンテナに近接して前記電源面と接地面との間に配置され、前記ストリップラインから発生した電磁波を減少させる電磁波減少部材とを含む。
また、前記電磁波減少部材は、キャパシタ及びレジスタを含む。
また、前記キャパシタ及びレジスタは直列に配置され、前記キャパシタとレジスタとの間にはインタープレーン接地面が設置される。
また、前記インタープレーン接地面は、前記電源面または接地面方向に折り曲げられる。
また、前記インタープレーン接地面は、波形状に形成される。
また、前記電磁波減少部材は、高誘電率物質及びレジスタによって形成される。
また、本発明に係る多層印刷回路基板は、複数の部品に電源を供給する電源面と、基準電圧が形成される接地面と、前記電源面及び/または接地面を通過し、複数の部品のうち少なくとも二つの間に信号を伝達するために形成されるストリップラインと、前記ストリップラインから発生した電磁波の散乱パラメータ効果を減少させるために、前記電源面と接地面との間に配置されるキャパシタ及びレジスタとを含む。
また、前記キャパシタは、高誘電率物質に取り替えられる。
また、本発明に係る多層印刷回路基板は、上部に配置された電気部品を有する電源面と、基準電圧が形成される接地面と、前記電源面と接地面との間に配置される散乱パターン効果減少ユニットと、少なくとも前記電源面を通過し、前記電気部品の間に電気信号を伝達するために形成されるストリップラインと、前記ストリップラインと前記散乱パターン効果減少ユニットに近接して配置されるアンテナとを含む。
また、前記散乱パターン効果減少ユニットは、埋め込まれたインピーダンス要素を含む。
また、前記散乱パターン効果減少ユニットは、高誘電率物質で形成される埋め込まれたインピーダンス要素を含む。
また、前記ストリップライン周囲で発生した電磁波によって引き起こされるアンテナへの干渉効果は、効果的に減少する。
また、前記干渉効果は、Sパラメータによって測定される。
また、本発明に係る多層印刷回路基板は、電源面と、基準電圧を有する接地面と、前記電源面と前記接地面を通過するために形成されるストリップラインと、前記電源面と前記接地面との間に及び前記ストリップラインに近接して配置される電磁波減少部材とを含む。
本発明に係る多層印刷回路基板は、ストリップライン14から発生し、多層印刷回路基板10の断面内に放射される電磁波の影響を効果的に減少させることができる。
特に、多層印刷回路基板10の断面内またはその断面に近接して放送受信用アンテナ11が設置される場合にも、放送受信用アンテナ11周囲で発生する電磁波を効果的に減少させることで、放送受信用アンテナ11の受信感度低下を効果的に防止することができる。
以下、本発明の好適な実施例を図面に基づいて詳細に説明する。図1〜図3に示すように、本発明の一実施例に係る多層印刷回路基板10は、各種部品15が配置される部品配置面16と、部品15に電源を供給する電源面12と、基準電圧が形成された接地面13とを含む。
また、本発明の多層印刷回路基板10は、放送信号を受信するために多層印刷回路基板10の断面周囲に設置された放送受信用アンテナ11と、各部品の間に信号を伝達するために電源面12及び/または接地面13を通過するストリップライン14とを含む。
電源面12と接地面13との間には、ストリップライン14から発生し、放送受信用アンテナ11方向に伝播される電磁波を減少させるために電磁波減少部材20(図3を参照)が設置される。電磁波減少部材20は、埋め込まれたキャパシタ17、埋め込まれたレジスタ18、キャパシタ17とレジスタ18との間に設置されたインタープレーン(interplane)接地面19を含む。
キャパシタ17は、一つの端子が電源面12に連結され、他の端子がインタープレーン接地面19に連結される。さらに、レジスタ18は、一つの端子が接地面13に連結され、他の端子がインタープレーン接地面19に連結される。参考に、キャパシタ17とレジスタ18の位置は、互いに取り替えることもできる。すなわち、上述したキャパシタ17の位置にレジスタ18が配置され、上述したレジスタ18の位置にキャパシタ17が配置されることもある。言い換えれば、キャパシタ17とレジスタ18の位置が逆になることもある。
キャパシタ17とレジスタ18は、放送受信用アンテナ11周囲で発生する電磁波を減少させるために設置されるもので、放送受信用アンテナ11に近接した多層印刷回路基板10の電源面12と接地面13との間に設置されることが好ましい。
上記のように電源面12と接地面13との間にキャパシタ17を設置すると、電源面12と接地面13との間のインピーダンスが高周波状態から減少するが、これは、キャパシタ17によって発生するインピーダンスが、伝播される電磁波の周波数に反比例するためである。そのため、電磁波の周波数が増加すると、キャパシタ17によって発生するインピーダンスが減少する。このようなインピーダンスの減少は、キャパシタ17が設置された多層印刷回路基板10の断面周辺の電界強度を弱化させ、その結果、ストリップライン14から発生し、放送受信用アンテナ11に干渉する電磁波を減少させる。
キャパシタ17が埋め込まれると、電源面12と接地面13との間の寄生インダクタンスによって共振が発生する。この場合、レジスタ18は、共振を緩和させるダンパーとして作用する。
インタープレーン接地面19は、銅箔板として、キャパシタ17とレジスタ18とを連結する役割と、ストリップライン14から発生した電磁波を減少させる役割をする。ストリップライン14の機能を強化させるために、インタープレーン接地面(より正確には、インタープレーン接地面19の断面)19を電源面12または接地面13方向に折り曲げるか、波形状のインタープレーン接地面19をキャパシタ17とレジスタ18との間に設置することができる。このようにすると、シールド効果(shield effect)が増大し、放送受信用アンテナ11に近接した多層印刷回路基板10の断面に発生及び伝播される電磁波が減少する。
上述したキャパシタ17は、高誘電率の物質に取り替えることもできる。すなわち、図3のキャパシタ17が設置された位置に、大きなキャパシタンスを有する高誘電率の物質を挿入することで、 高誘電率の物質がキャパシタ17の役割を行うようになる。
以下、本発明の一実施例に係る多層印刷回路基板10の動作を説明する。各部品15の間に信号を伝達するためにストリップライン14を通して電流が流れると、ストリップライン14の周辺に電磁波が生成される。そして、この電磁波は、電源面12と接地面13を通して、電界強度の大きな損失なしに多層印刷回路基板10の断面方向に伝達される。
その後、放送受信用アンテナ11に近接した多層印刷回路基板10の断面に電磁波が到達すると、キャパシタ17によって発生するインピーダンス減少効果のためにキャパシタの断面周囲で放射される電磁波が減少し、その結果、放送受信用アンテナ11に対する電磁波の干渉効果が減少する。
このとき、干渉効果は、ストリップライン14によって発生する電磁波が放送受信用アンテナ11に与える影響の範囲を示し、図4A及び図4Bは、干渉効果の散乱パラメータ(例えばSパラメータ)を数値的に分析した結果を示す。Sパラメータの入力値は、ストリップライン14に入力される単位電圧値であり、Sパラメータの出力値は、放送受信用アンテナ11での電圧値である。そして、図4A及び図4Bにおいて、X軸は周波数(GHz)を示し、Y軸はデシベル(dB)を示す。
図4Aは、従来の多層印刷回路基板でのSパラメータを示し、図4Bは、本発明による多層印刷回路基板10でのSパラメータを示す。図4A及び図4Bに示すように、本発明の多層印刷回路基板10でのSパラメータ値は、従来の多層印刷回路基板でのSパラメータ値より全体的に減少(約7dB減少)している。特に、DMB放送周波数帯域である200MHzでは、本発明のSパラメータ値が従来のSパラメータ値より大幅に減少(約20dB減少)している。これは、本発明の多層印刷回路基板10を使用したとき、ストリップライン14による放送受信用アンテナ11の干渉効果が効果的に減少することを意味する。
本実施例では、発生した電磁波の影響を受けるアンテナとして放送受信用アンテナ11を例示したが、本発明は、多層印刷回路基板の断面に近接して他の種類のアンテナ(例えば移動通信用アンテナ)が設置された多層印刷回路基板にも適用されうる。
本発明の一実施例に係る多層印刷回路基板を示した斜視図である。 図1に示した多層印刷回路基板のII−II線断面図である。 図1に示した多層印刷回路基板のIII−III線断面図である。 従来の多層印刷回路基板での電磁波減少効果を示したグラフである。 本発明の一実施例に係る多層印刷回路基板での電磁波減少効果を示したグラフである。
符号の説明
10 多層印刷回路基板
11 放送受信用アンテナ
12 電源面
13 接地面
14 ストリップライン
15 部品
16 部品配置面
17 キャパシタ
18 レジスタ
19 インタープレーン接地面

Claims (4)

  1. 複数の電気部品に電源電圧を供給する電源面と、
    基準電圧形成第1の接地面と、
    前記電源面及び/または前記第1の接地面を通過し、複数の電気部品のうち少なくとも二つの間信号を伝達するストリップラインと、
    前記電源面及び前記第1の接地面の断面に近接して設置されたアンテナと、
    前記アンテナに近接して前記電源面と前記第1の接地面との間に配置され、前記ストリップラインから発生した電磁波を減少させる電磁波減少部材と、
    を含み、前記電磁波減少部材は、前記電源面及び前記第1の接地面の間で直列に配置されたキャパシタ及びレジスタを含み、前記キャパシタ及び前記レジスタの間には第2の接地面が設けられ、前記電源面と前記第1の接地面との間の寄生インダクタンス及び前記キャパシタによる共振が、前記レジスタにより緩和される、多層印刷回路基板。
  2. 前記第2の接地面は、前記電源面または前記第1の接地面方向に折り曲げられている、請求項に記載の多層印刷回路基板。
  3. 前記第2の接地面は、波形状に形成されている、請求項に記載の多層印刷回路基板。
  4. 前記電磁波減少部材は、高誘電率物質によって形成されている、請求項1に記載の多層印刷回路基板。
JP2008023642A 2007-02-16 2008-02-04 多層印刷回路基板 Expired - Fee Related JP4675387B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016854A KR20080076648A (ko) 2007-02-16 2007-02-16 다층 인쇄 회로 기판

Publications (2)

Publication Number Publication Date
JP2008205457A JP2008205457A (ja) 2008-09-04
JP4675387B2 true JP4675387B2 (ja) 2011-04-20

Family

ID=39415146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008023642A Expired - Fee Related JP4675387B2 (ja) 2007-02-16 2008-02-04 多層印刷回路基板

Country Status (5)

Country Link
US (1) US8194416B2 (ja)
EP (1) EP1959716A3 (ja)
JP (1) JP4675387B2 (ja)
KR (1) KR20080076648A (ja)
CN (1) CN101247702B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009003613B4 (de) * 2009-01-16 2020-12-17 Murata Manufacturing Co., Ltd. Ic-bauelement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128597A (ja) * 1985-11-29 1987-06-10 日立コンデンサ株式会社 多層印刷配線板
JPH0710979U (ja) * 1993-07-08 1995-02-14 日立電線株式会社 多層プリント配線基板
JPH09266361A (ja) * 1996-03-28 1997-10-07 Oki Electric Ind Co Ltd 回路基板の電圧変動吸収構造
JPH10190237A (ja) * 1996-12-20 1998-07-21 Nec Corp プリント回路基板
JP2000183541A (ja) * 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板
JP2006237314A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd コンデンサ内蔵配線基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384387A (en) 1993-05-04 1995-01-24 General Electric Company Amine-functionalized polyester
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
US5981869A (en) 1996-08-28 1999-11-09 The Research Foundation Of State University Of New York Reduction of switching noise in high-speed circuit boards
JP3527410B2 (ja) 1998-06-15 2004-05-17 株式会社リコー コプレーナーストリップライン
SE516087C2 (sv) 1999-02-02 2001-11-19 Ericsson Telefon Ab L M Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare
CN2438302Y (zh) * 2000-08-10 2001-07-04 陈国梁 具可吸收电磁波的套体构造
US6700076B2 (en) 2000-09-28 2004-03-02 Eic Corporation Multi-layer interconnect module and method of interconnection
US20030117787A1 (en) 2001-10-17 2003-06-26 Laird Technologies, Inc. Method and apparatus for EMI shielding
US6870436B2 (en) 2002-03-11 2005-03-22 Hewlett-Packard Development Company, L.P. Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
KR20060093519A (ko) 2005-02-22 2006-08-25 엘지전자 주식회사 다층 회로 기판에서의 전자파 차폐 구조
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
US20070236518A1 (en) * 2006-04-03 2007-10-11 Oto Leonard D Hysteretic led driver with low end linearization

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128597A (ja) * 1985-11-29 1987-06-10 日立コンデンサ株式会社 多層印刷配線板
JPH0710979U (ja) * 1993-07-08 1995-02-14 日立電線株式会社 多層プリント配線基板
JPH09266361A (ja) * 1996-03-28 1997-10-07 Oki Electric Ind Co Ltd 回路基板の電圧変動吸収構造
JPH10190237A (ja) * 1996-12-20 1998-07-21 Nec Corp プリント回路基板
JP2000183541A (ja) * 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板
JP2006237314A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd コンデンサ内蔵配線基板及びその製造方法

Also Published As

Publication number Publication date
CN101247702B (zh) 2010-06-16
EP1959716A2 (en) 2008-08-20
JP2008205457A (ja) 2008-09-04
CN101247702A (zh) 2008-08-20
EP1959716A3 (en) 2009-10-21
US8194416B2 (en) 2012-06-05
KR20080076648A (ko) 2008-08-20
US20080198567A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
TWI395542B (zh) 印刷電路板與電子應用
US8873246B2 (en) Electronic device, wiring board, and method of shielding noise
EP2466999A1 (en) Printed circuit board
JPH1140915A (ja) プリント配線板
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
US9219299B2 (en) Resonator, multilayer board and electronic device
WO2018173263A1 (ja) 回路基板
JP2009054876A (ja) プリント配線板
JP6674824B2 (ja) 多層基板回路モジュール、無線通信装置およびレーダ装置
KR20110029814A (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JPH09199818A (ja) グランド間接続構造
CN101877936B (zh) 布线电路基板
JP5353042B2 (ja) プリント配線基板
JP4675387B2 (ja) 多層印刷回路基板
KR20110032601A (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US7166877B2 (en) High frequency via
JP2002261410A (ja) プリント配線基板及び電子機器
JPH088499A (ja) 分布定数回路のプリント回路基板構造
JP2009043853A (ja) 多層基板
JP2006261470A (ja) 多層プリント回路基板
JP3782577B2 (ja) 多層プリント配線板及び該配線板を備えた電子機器
JP6395638B2 (ja) 無線装置
JP2010278072A (ja) 多層基板
JP2013222924A (ja) 部品内蔵基板
JP2010108691A (ja) 多層プリント基板における同軸コネクタの接続構造および接続方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4675387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees