JPH0710979U - 多層プリント配線基板 - Google Patents
多層プリント配線基板Info
- Publication number
- JPH0710979U JPH0710979U JP3737693U JP3737693U JPH0710979U JP H0710979 U JPH0710979 U JP H0710979U JP 3737693 U JP3737693 U JP 3737693U JP 3737693 U JP3737693 U JP 3737693U JP H0710979 U JPH0710979 U JP H0710979U
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- power supply
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】プリント配線基板上に実装されるバイパスコン
デンサの実装エリアを最小限におさえ、かつ、バイパス
コンデンサを流れるノイズとなる高周波電源電流のルー
トを最短にして、電流経路面積を最少にする多層プリン
ト配線基板を提供する。 【構成】高誘電率の基板8よりなる基板(プリプレグ)
の層であり、電源線またはグランド線となる面状の銅箔
層2により狭まれ形成される。銅箔パターン層2の外側
に、絶縁層または基板3(プリプレグ)が形成され、更
に、絶縁層3の外側に銅箔等の信号線層4が形成され
る。すなわち、8の絶縁層に高誘電率の基板(プリプレ
グ)の絶縁体を用いることにより、2の電源線またはグ
ランド線層2の間は、バイパスコンデンサの役目を果た
す。
デンサの実装エリアを最小限におさえ、かつ、バイパス
コンデンサを流れるノイズとなる高周波電源電流のルー
トを最短にして、電流経路面積を最少にする多層プリン
ト配線基板を提供する。 【構成】高誘電率の基板8よりなる基板(プリプレグ)
の層であり、電源線またはグランド線となる面状の銅箔
層2により狭まれ形成される。銅箔パターン層2の外側
に、絶縁層または基板3(プリプレグ)が形成され、更
に、絶縁層3の外側に銅箔等の信号線層4が形成され
る。すなわち、8の絶縁層に高誘電率の基板(プリプレ
グ)の絶縁体を用いることにより、2の電源線またはグ
ランド線層2の間は、バイパスコンデンサの役目を果た
す。
Description
【0001】
本考案はプリント配線基板に監視、特に、HF帯以上の高い動作周波数の高密 度実装多層プリント配線基板に関するものである。
【0002】
図3は従来の多層プリント配線基板を示したもので、同図に示すように、従来 の多層プリント配線基板は、内装を電源線、またはグランド線であるベタ面2の 銅箔とし、その層間には、絶縁体である基板(プリプレグ)1を配しているため 、誘電率は約5前後であり、電源線またはグランド線間の静電容量は小さく、バ イパスコンデンサとはなり得ない。
【0003】 図6は従来の多層プリント配線基板に部品を実装した場合を示したもので、L SI5などのノイズを削減するために、LSI5の電源端子周辺にノイズ削減用 のバイパスコンデンサ6を配している。
【0004】
しかしながら図6に示す従来の多層プリント配線基板は、小型軽量化が進み、 部品の実装密度が高密度してきているが、静電誘導、電磁誘導によるノイズ防止 のため、高周波インピーダンスを小さくする目的で、バイパスコンデンサ6をL SI5の電源端子周辺に実装しているが、バイパスコンデンサ6などの部品実装 エリアを容易に確保できなくなってきている。
【0005】 また、動作周波数も数+MHz と比較的高い周波数帯を使用するようになり、バ イパスコンデンサ6を流れるプリント配線基板の高周波電源電流7のルートを短 くできず、問題である。
【0006】 本考案の目的は、上記問題点を解消しプリント配線基板上に実装されるバイパ スコンデンサの実装エリアを最小限におさえ、かつ、バイパスコンデンサを流れ るノイズとなる高周波電源電流のルートを最短にして、電流経路面積を最少にす る多層プリント配線基板を提供することにある。
【0007】
本考案の要旨は、多層プリント配線基板の電源線、またはグランド線となる ベタ面銅箔導体間を高誘電率の基板にして、該高誘電率基板を挿んで高周波電流 のルートを設けたこと、及び、上記において、LSIの電源端子周辺の多層 プリント配線基板の電源線またはグランド線となるベタ面銅箔導体間を部分的に 高誘電率基板にしたことにある。
【0008】
本考案の一実施例を図1に基づき説明する。
【0009】 図1は本考案の第一の実施例を示す要部断面図である。この図1の実施例は多 層プリント配線基板の例で、4層の例を示している。図4は第一の実施例の説明 用要部断面図である。
【0010】 図1は高誘電率の基板8よりなる基板(プリプレグ)の層であり、電源線また はグランド線となるベタ面状の銅箔層2により狭まれ形成される。銅箔パターン 層2の外側に、絶縁層または基板3(プリプレグ)が形成され、更に、絶縁層3 の外側に銅箔等の信号線層4が形成される。すなわち、8の絶縁層に高誘電率の 基板(プリプレグ)の絶縁体を用いることにより、2の電源線またはグランド線 層2の間は、バイパスコンデンサの役目を果たす。
【0011】 図4においてLSI5の電源端子近辺に、図6にあるバイパスコンデンサ6を 付加する必要が無くなり、また、高周波電源電流7のルートのように最短電流ル ートが確保できる。すなわち、LSI5から電源線またはグランド線の層2と高 誘電率の基板8により構成されるバイパスコンデンサの役目をするループに流れ る高周波電源電流7は、ループ断面積を最少にすることが可能になり放射ノイズ 削減が可能となる。
【0012】 図2は本考案の第二の実施例を示す要部断面図である。この図2の実施例は図 1よりも多層のプリント配線基板の例で、6層の例を示している。高誘電率の基 板8よりなる基板は、電源線またはグランド線の面2に狭まれ、第一の実施例の ようにバイパスコンデンサの役目を果たす。
【0013】 図5は考案の第三の実施例を示す要部断面図である。この図5の実施例は多層 プリント配線基板の例で、高誘電率の基板8よりなる基板(プリプレグ)の層は 、LSI5の周辺のみに形成されており、電源線またはグランド線2の面状の銅 箔層により狭まれバイパスコンデンサが形成される。このような層構成からなる バイパスコンデンサの層は、プリント基板の内層に限らず、部品実装面等の表層 に構成しても良い。このような構成にすることにより、製造上の困難さが軽減さ れ、また、高誘電率の基板8の材料選択幅が広がる。
【0014】
以上説明したように、本考案のプリント配線基板によれば、プリント配線基板 の電源線またはグランド線層間に、高誘電率の基板を使用することにより、バイ パスコンデンサが構成され、プリント配線基板上に実装されるバイパスコンデン サを削減することが可能となり、実装エリアを最小限におさえ、かつ、バイパス コンデンサを流れるノイズ電流ルートを最短にして、電流経路面積を最少にする ことができ、高周波ノイズに対して効果のある良好なプリント配線基板を作製す ることが可能になる。
【図1】本考案の多層プリント配線基板の第一の実施例
の断面図。
の断面図。
【図2】本考案の多層プリント配線基板の第二の実施例
の断面図。
の断面図。
【図3】従来の多層プリント配線基板の断面図。
【図4】本考案の多層プリント配線基板の第一の実施例
の要部断面図。
の要部断面図。
【図5】本考案の多層プリント配線基板の第二の実施例
の要部断面図。
の要部断面図。
【図6】従来の多層プリント配線基板の要部断面図。
1 基板(プリプレグ) 2 電源またはグランド線の面パターン層 3 絶縁層または基板 4 銅箔等の信号線層 5 LSI 6 バイパスコンデンサ 7 高周波電源電流 8 高誘電率の基板(プリプレグ)
Claims (2)
- 【請求項1】多層プリント配線基板の電源線、またはグ
ランド線となるベタ面銅箔導体間を高誘電率の基板にし
て、該高誘電率基板を挿んで高周波電流のルートを設け
たことを特徴とするプリント配線基板。 - 【請求項2】LSIの電源端子周辺の多層プリント配線
基板の電源線またはグランド線となるベタ面銅箔導体間
を部分的に高誘電率基板にしたことを特徴とする請求項
1記載のプリント配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3737693U JPH0710979U (ja) | 1993-07-08 | 1993-07-08 | 多層プリント配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3737693U JPH0710979U (ja) | 1993-07-08 | 1993-07-08 | 多層プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0710979U true JPH0710979U (ja) | 1995-02-14 |
Family
ID=12495808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3737693U Pending JPH0710979U (ja) | 1993-07-08 | 1993-07-08 | 多層プリント配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0710979U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129619A (ja) * | 2003-10-22 | 2005-05-19 | Toppan Printing Co Ltd | 共振抑制用多層配線基板 |
JP2008205457A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 多層印刷回路基板 |
WO2014013644A1 (ja) * | 2012-07-19 | 2014-01-23 | タイコエレクトロニクスジャパン合同会社 | 平板状コネクタ |
-
1993
- 1993-07-08 JP JP3737693U patent/JPH0710979U/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129619A (ja) * | 2003-10-22 | 2005-05-19 | Toppan Printing Co Ltd | 共振抑制用多層配線基板 |
JP2008205457A (ja) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | 多層印刷回路基板 |
JP4675387B2 (ja) * | 2007-02-16 | 2011-04-20 | 三星電子株式会社 | 多層印刷回路基板 |
WO2014013644A1 (ja) * | 2012-07-19 | 2014-01-23 | タイコエレクトロニクスジャパン合同会社 | 平板状コネクタ |
CN104471794A (zh) * | 2012-07-19 | 2015-03-25 | 泰科电子日本合同会社 | 平板状连接器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7188410B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
JPH0845738A (ja) | インダクタンス素子 | |
EP1085594B1 (en) | High frequency circuit apparatus | |
US7023073B2 (en) | Noise shield type multi-layered substrate | |
EP1060645B1 (en) | Electric conductor with a surface structure in the form of flanges and etched grooves | |
JP2001244402A (ja) | 多層マルチチップモジュール | |
JP2004056144A (ja) | プリント配線板 | |
JPH05190333A (ja) | 重層型スパイラルインダクタ | |
EP0541914B1 (en) | Recessed chip capacitor wells with cleaning channels on integrated circuit packages | |
JP4027802B2 (ja) | 配線構造 | |
JPH0710979U (ja) | 多層プリント配線基板 | |
JPH11298097A (ja) | プリント配線板 | |
JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
JPS62128197A (ja) | 多層プリント配線板 | |
JP2664589B2 (ja) | 多層配線基板 | |
JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
JPH0974276A (ja) | 表面実装プリント配線基板 | |
JPH08204341A (ja) | プリント基板内蔵型バイパスコンデンサ | |
JPS6214717Y2 (ja) | ||
JPH0553269U (ja) | 高周波シールド構造を有する多層配線基板 | |
JPH02249291A (ja) | プリント配線基板 | |
JPH11297875A (ja) | 多層プリント配線板及び該配線板を備えた電子機器 | |
JP2000277928A (ja) | 多層配線基板 | |
JP2001119186A (ja) | 電子部品のシールド材料及びシールド構造 |