JPH0845738A - インダクタンス素子 - Google Patents
インダクタンス素子Info
- Publication number
- JPH0845738A JPH0845738A JP6175168A JP17516894A JPH0845738A JP H0845738 A JPH0845738 A JP H0845738A JP 6175168 A JP6175168 A JP 6175168A JP 17516894 A JP17516894 A JP 17516894A JP H0845738 A JPH0845738 A JP H0845738A
- Authority
- JP
- Japan
- Prior art keywords
- inductance element
- circuit board
- printed circuit
- conductor pattern
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 123
- 238000003780 insertion Methods 0.000 claims description 8
- 230000037431 insertion Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 abstract description 35
- 230000002265 prevention Effects 0.000 abstract description 18
- 230000005855 radiation Effects 0.000 abstract description 11
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 従来の電子機器等においては、半導体装置等
から生じる高周波ノイズを周囲環境に放射させないため
に、プリント回路基板上にEMIフィルタ等の個別電子
部品を搭載していた。本発明は、プリント回路基板に作
り込んだノイズ防止用部品としても使用できるインダク
タンス素子を提供する。 【構成】 本発明は、不図示のプリント回路基板内に絶
縁層を介して4層に形成された導体パターン1〜4をそ
れぞれの導体パターン間の絶縁層に形成したスルーホー
ル(バイアホール)5〜8で接続することにより、該基
板の面に直交する軸線を中心とする螺旋状導体から成る
インダクタンス素子を提供する。
から生じる高周波ノイズを周囲環境に放射させないため
に、プリント回路基板上にEMIフィルタ等の個別電子
部品を搭載していた。本発明は、プリント回路基板に作
り込んだノイズ防止用部品としても使用できるインダク
タンス素子を提供する。 【構成】 本発明は、不図示のプリント回路基板内に絶
縁層を介して4層に形成された導体パターン1〜4をそ
れぞれの導体パターン間の絶縁層に形成したスルーホー
ル(バイアホール)5〜8で接続することにより、該基
板の面に直交する軸線を中心とする螺旋状導体から成る
インダクタンス素子を提供する。
Description
【0001】
【産業上の利用分野】本発明はプリント回路基板に作り
込まれるインダクタンス素子に関し、特に該プリント回
路基板上に搭載される半導体装置から発生する高周波ノ
イズを周囲に放射させないためのノイズ放射防止手段と
しても使用できるインダクタンス素子に関する。
込まれるインダクタンス素子に関し、特に該プリント回
路基板上に搭載される半導体装置から発生する高周波ノ
イズを周囲に放射させないためのノイズ放射防止手段と
しても使用できるインダクタンス素子に関する。
【0002】
【従来の技術】近年の半導体製造技術の進展により、高
速アクセス可能な大容量メモリや高速動作可能で且つ高
精度のA/D変換器などが安価に製造できるようになっ
たため、最近の電子機器においては内部の信号処理回路
を従来のアナログ回路からディジタル回路に置換するこ
とが急速に進んでいる。
速アクセス可能な大容量メモリや高速動作可能で且つ高
精度のA/D変換器などが安価に製造できるようになっ
たため、最近の電子機器においては内部の信号処理回路
を従来のアナログ回路からディジタル回路に置換するこ
とが急速に進んでいる。
【0003】信号処理回路をディジタル化した場合、必
要となる論理ゲートやトランジスタの数はアナログ回路
に比べて著しく多くなり、また、処理信号が高周波化す
るので、該信号処理回路を構成する半導体装置の内部に
形成された多数のトランジスタや論理ゲートのスイッチ
ング動作に起因する広帯域の高周波ノイズが発生し、該
ノイズが該半導体装置の接続ピン及び電子回路基板の配
線を通って信号伝達用ケーブル(インターフェース用ケ
ーブル)に伝繙し、該ケーブルをアンテナとして周囲環
境に放射され、他の電子機器の回路に侵入して動作を妨
害したり、無線機器の通信を妨害して周囲の電磁環境に
悪影響を及ぼす危険性が高くなることが知られている。
従って、最近では、アメリカを初めとする先進諸国にお
いては電子機器から生じるノイズに対する法規制が施行
されており、この法規制に応じて最近の電子機器にはノ
イズ放射防止用の電子部品が搭載されている。これらの
ノイズ放射防止用電子部品としては、コイル(すなわち
インダクタンス素子)とコンデンサとの組み合わせから
成るもの(すなわちLCフィルタ)や、インダクタンス
素子単体から成るものや、コンデンサ単体から成るも
の、等があり、EMIフィルタの名称で知られている。
要となる論理ゲートやトランジスタの数はアナログ回路
に比べて著しく多くなり、また、処理信号が高周波化す
るので、該信号処理回路を構成する半導体装置の内部に
形成された多数のトランジスタや論理ゲートのスイッチ
ング動作に起因する広帯域の高周波ノイズが発生し、該
ノイズが該半導体装置の接続ピン及び電子回路基板の配
線を通って信号伝達用ケーブル(インターフェース用ケ
ーブル)に伝繙し、該ケーブルをアンテナとして周囲環
境に放射され、他の電子機器の回路に侵入して動作を妨
害したり、無線機器の通信を妨害して周囲の電磁環境に
悪影響を及ぼす危険性が高くなることが知られている。
従って、最近では、アメリカを初めとする先進諸国にお
いては電子機器から生じるノイズに対する法規制が施行
されており、この法規制に応じて最近の電子機器にはノ
イズ放射防止用の電子部品が搭載されている。これらの
ノイズ放射防止用電子部品としては、コイル(すなわち
インダクタンス素子)とコンデンサとの組み合わせから
成るもの(すなわちLCフィルタ)や、インダクタンス
素子単体から成るものや、コンデンサ単体から成るも
の、等があり、EMIフィルタの名称で知られている。
【0004】図6の(a)及び(b)に示したものはリ
ードスルー(リードもしくはピン挿入式)実装形式の回
路基板に搭載して使用される公知の挿入ピン付きチョー
クコイルであってDIP(Dual Inline P
ackage)形式の半導体装置に対応して2列の挿入
ピンを有しており、一般の回路素子としてもノイズ防止
用部品としても使用されているものである。
ードスルー(リードもしくはピン挿入式)実装形式の回
路基板に搭載して使用される公知の挿入ピン付きチョー
クコイルであってDIP(Dual Inline P
ackage)形式の半導体装置に対応して2列の挿入
ピンを有しており、一般の回路素子としてもノイズ防止
用部品としても使用されているものである。
【0005】また、図6の(c)に示したものは面実装
形式(すなわちSMT形式)の回路基板に搭載するため
のチップインダクタもしくはチップLCフィルタ等であ
り、これらも一般回路素子及びノイズ放射防止用部品と
して使用されている。
形式(すなわちSMT形式)の回路基板に搭載するため
のチップインダクタもしくはチップLCフィルタ等であ
り、これらも一般回路素子及びノイズ放射防止用部品と
して使用されている。
【0006】図6に示した公知の電子部品をノイズ放射
防止用部品として使用する場合、通常は電子回路基板
(プリント回路基板)上の信号ケーブル接続端子付近に
搭載している。
防止用部品として使用する場合、通常は電子回路基板
(プリント回路基板)上の信号ケーブル接続端子付近に
搭載している。
【0007】
【発明が解決しようとする課題】前述のような技術動向
を反映してビデオカメラ等の映像記録機器分野において
も最近では内部の信号処理回路をディジタル化する動き
が急速に強まっており、また、信号圧縮技術の進展に伴
って、従来はアナログ回路で構成していた映像信号処理
回路をDSP(ディジタルシグナルプロセッサ)等のデ
ィジタル回路に置換した製品も市販されている。このよ
うに、従来はアナログ回路で構成していた回路をディジ
タル化すると前述したように半導体装置内から生じる高
周波ノイズが著しく増大するので、周囲の電磁環境を悪
化させる危険性が高くなり、先進諸国の法規制に抵触す
る危険性も高くなる。従って、該法規制をクリアし、周
囲の電磁環境を悪化させる恐れのない製品とするために
は、前述のノイズ放射防止用の部品を使用して該ノイズ
放射を効果的に防止しなければならない。
を反映してビデオカメラ等の映像記録機器分野において
も最近では内部の信号処理回路をディジタル化する動き
が急速に強まっており、また、信号圧縮技術の進展に伴
って、従来はアナログ回路で構成していた映像信号処理
回路をDSP(ディジタルシグナルプロセッサ)等のデ
ィジタル回路に置換した製品も市販されている。このよ
うに、従来はアナログ回路で構成していた回路をディジ
タル化すると前述したように半導体装置内から生じる高
周波ノイズが著しく増大するので、周囲の電磁環境を悪
化させる危険性が高くなり、先進諸国の法規制に抵触す
る危険性も高くなる。従って、該法規制をクリアし、周
囲の電磁環境を悪化させる恐れのない製品とするために
は、前述のノイズ放射防止用の部品を使用して該ノイズ
放射を効果的に防止しなければならない。
【0008】該ノイズの放射を最も効果的に防止するた
めには、ディジタル信号処理回路が内蔵されている半導
体装置に隣接した位置(すなわち、該半導体装置のパッ
ケージから突出している接続ピンもしくは接続リードに
直接に接続できる位置)に前記ノイズ放射防止用部品を
搭載することが望ましい。
めには、ディジタル信号処理回路が内蔵されている半導
体装置に隣接した位置(すなわち、該半導体装置のパッ
ケージから突出している接続ピンもしくは接続リードに
直接に接続できる位置)に前記ノイズ放射防止用部品を
搭載することが望ましい。
【0009】しかしながら、ビデオカメラ等の携帯用機
器の設計の基本方針は小型化及び軽量化並びに高機能化
であるから、該機器に搭載されている電子回路基板も小
型化されており、該基板上の電子部品搭載密度も非常に
高密度になっているので前記ノイズ放射防止部品を搭載
する余地は非常に少なく、また、集積度の高い最近のI
CやLSI等の半導体装置では内部に膨大な数の論理ゲ
ートやトランジスタを内蔵しているためパッケージから
突出している接続ピンの数が非常に多く、且つ該ピンの
間隔が非常に狭く、しかも該ピンは非常に細いため、該
ピンに接続して相当数の該ノイズ放射防止部品を該回路
基板上に搭載することは不可能である。また、該ノイズ
防止部品を仮に該回路基板上に搭載したとすれば、該回
路基板を非常に大きくしなければならないので、該機器
の大型化と大重量化とを招き、設計の基本方針に全く反
してしまう結果となる。
器の設計の基本方針は小型化及び軽量化並びに高機能化
であるから、該機器に搭載されている電子回路基板も小
型化されており、該基板上の電子部品搭載密度も非常に
高密度になっているので前記ノイズ放射防止部品を搭載
する余地は非常に少なく、また、集積度の高い最近のI
CやLSI等の半導体装置では内部に膨大な数の論理ゲ
ートやトランジスタを内蔵しているためパッケージから
突出している接続ピンの数が非常に多く、且つ該ピンの
間隔が非常に狭く、しかも該ピンは非常に細いため、該
ピンに接続して相当数の該ノイズ放射防止部品を該回路
基板上に搭載することは不可能である。また、該ノイズ
防止部品を仮に該回路基板上に搭載したとすれば、該回
路基板を非常に大きくしなければならないので、該機器
の大型化と大重量化とを招き、設計の基本方針に全く反
してしまう結果となる。
【0010】
【発明の目的】本発明の目的は、該回路基板及び該機器
の大型化や大重量化を招くことなく、該回路基板上の搭
載部品に近い位置に設置できるインダクタンス素子を提
供することである。以下に本発明の請求項毎の目的を記
載する。
の大型化や大重量化を招くことなく、該回路基板上の搭
載部品に近い位置に設置できるインダクタンス素子を提
供することである。以下に本発明の請求項毎の目的を記
載する。
【0011】請求項1の発明の目的は、プリント回路基
板の絶縁層を挟んで形成された少なくとも二層以上の導
体パターンと、該絶縁層に形成されて上下の該導体パタ
ーンを接続するスルーホール(バイアホール)と、によ
って該プリント回路基板に作り込まれていることを特徴
とするインダクタンス素子を提供することである。
板の絶縁層を挟んで形成された少なくとも二層以上の導
体パターンと、該絶縁層に形成されて上下の該導体パタ
ーンを接続するスルーホール(バイアホール)と、によ
って該プリント回路基板に作り込まれていることを特徴
とするインダクタンス素子を提供することである。
【0012】請求項2の発明の目的は、請求項1の構成
を有しているインダクタンス素子において、該インダク
タンス素子が該プリント回路基板の面に対して直交する
軸線を中心とする螺旋状導体を構成していることを特徴
とするインダクタンス素子を提供することである。
を有しているインダクタンス素子において、該インダク
タンス素子が該プリント回路基板の面に対して直交する
軸線を中心とする螺旋状導体を構成していることを特徴
とするインダクタンス素子を提供することである。
【0013】請求項3の発明の目的は、請求項1の構成
を有しているインダクタンス素子において、該インダク
タンス素子が該プリント回路基板の面と平行な軸線を中
心とする螺旋状導体を構成していることを特徴とするイ
ンダクタンス素子を提供することである。
を有しているインダクタンス素子において、該インダク
タンス素子が該プリント回路基板の面と平行な軸線を中
心とする螺旋状導体を構成していることを特徴とするイ
ンダクタンス素子を提供することである。
【0014】請求項4の発明の目的は、請求項1の構成
を有しているインダクタンス素子において、該インダク
タンス素子が該プリント回路基板の面に直交する鉛直面
内で該プリント回路基板の面に平行な軸線を中心とする
方形の渦巻き形導体として構成されていることを特徴と
するインダクタンス素子を提供することである。
を有しているインダクタンス素子において、該インダク
タンス素子が該プリント回路基板の面に直交する鉛直面
内で該プリント回路基板の面に平行な軸線を中心とする
方形の渦巻き形導体として構成されていることを特徴と
するインダクタンス素子を提供することである。
【0015】請求項5の発明の目的は、請求項1の構成
を有するインダクタンス素子において、該インダクタン
ス素子が該プリント回路基板の面に対して直交する軸線
を中心とする螺旋状導体を構成しており、該螺旋状導体
の終端の周回部が該プリント回路基板上の搭載部品接続
ピン挿入用のスルーホールに接続されていることを特徴
とする、インダクタンス素子を提供することである。
を有するインダクタンス素子において、該インダクタン
ス素子が該プリント回路基板の面に対して直交する軸線
を中心とする螺旋状導体を構成しており、該螺旋状導体
の終端の周回部が該プリント回路基板上の搭載部品接続
ピン挿入用のスルーホールに接続されていることを特徴
とする、インダクタンス素子を提供することである。
【0016】請求項6の発明の目的は、請求項4の構成
を有するインダクタンス素子において、該渦巻き形導体
の最上部の水平導体が表面実装型搭載部品の接続用リー
ドに直接接続されるようになっていることを特徴とする
インダクタンス素子を提供することである。
を有するインダクタンス素子において、該渦巻き形導体
の最上部の水平導体が表面実装型搭載部品の接続用リー
ドに直接接続されるようになっていることを特徴とする
インダクタンス素子を提供することである。
【0017】
【課題を解決するための手段及び作用】前記課題を解決
するために、請求項1の発明は、プリント回路基板の絶
縁層を挟んで形成された少なくとも二層以上の導体パタ
ーンと、該絶縁層に形成されて上下の該導体パターンを
接続するスルーホール(バイアホール)と、によって該
プリント回路基板に作り込まれていることを特徴とする
インダクタンス素子を提供する。本発明によれば、該プ
リント回路基板の他の導体パターンの形成と同時に該イ
ンダクタンス素子を形成できるので、従来使用していた
個別部品としてのインダクタンス素子を搭載する必要が
なくなり、従って、該回路基板の大型化を阻止できると
ともに、例えば該回路基板上の半導体装置の接続端子
(ピン)にノイズ防止用部品として該インダクタンス素
子を直接に接続することができる。
するために、請求項1の発明は、プリント回路基板の絶
縁層を挟んで形成された少なくとも二層以上の導体パタ
ーンと、該絶縁層に形成されて上下の該導体パターンを
接続するスルーホール(バイアホール)と、によって該
プリント回路基板に作り込まれていることを特徴とする
インダクタンス素子を提供する。本発明によれば、該プ
リント回路基板の他の導体パターンの形成と同時に該イ
ンダクタンス素子を形成できるので、従来使用していた
個別部品としてのインダクタンス素子を搭載する必要が
なくなり、従って、該回路基板の大型化を阻止できると
ともに、例えば該回路基板上の半導体装置の接続端子
(ピン)にノイズ防止用部品として該インダクタンス素
子を直接に接続することができる。
【0018】前記課題を解決するために、請求項2の発
明は、請求項1の構成を有するインダクタンス素子にお
いて、該インダクタンス素子は該プリント回路基板の面
に対して直交する軸線を中心とする螺旋状導体を構成し
ていることを特徴とするインダクタンス素子を提供す
る。本発明によれば、プリント回路基板の他の導体パタ
ーンの形成と同時に該インダクタンス素子を形成できる
ので、従来使用していた個別部品としてのインダクタン
ス素子を搭載する必要がなくなり、従って、該回路基板
の大型化を阻止できるとともに、例えば該回路基板上の
半導体装置の接続用リードにノイズ防止用部品として該
インダクタンス素子を直接に接続することができる。ま
た、回路基板上の搭載部品の接続用リードの直下位置の
極く小さい面積に形成できるので回路基板の大型化を防
止できる。
明は、請求項1の構成を有するインダクタンス素子にお
いて、該インダクタンス素子は該プリント回路基板の面
に対して直交する軸線を中心とする螺旋状導体を構成し
ていることを特徴とするインダクタンス素子を提供す
る。本発明によれば、プリント回路基板の他の導体パタ
ーンの形成と同時に該インダクタンス素子を形成できる
ので、従来使用していた個別部品としてのインダクタン
ス素子を搭載する必要がなくなり、従って、該回路基板
の大型化を阻止できるとともに、例えば該回路基板上の
半導体装置の接続用リードにノイズ防止用部品として該
インダクタンス素子を直接に接続することができる。ま
た、回路基板上の搭載部品の接続用リードの直下位置の
極く小さい面積に形成できるので回路基板の大型化を防
止できる。
【0019】前記課題を解決するために請求項3の発明
は、請求項1の構成を有しているインダクタンス素子に
おいて、該インダクタンス素子が該プリント回路基板の
面に平行な軸線を中心とする螺旋状導体として構成され
ていることを特徴とするインダクタンス素子を提供す
る。本発明によれば、該プリント回路基板の他の導体パ
ターンの形成と同時に該インダクタンス素子を形成でき
るので、従来使用していた個別部品としてのインダクタ
ンス素子を搭載する必要がなくなり、従って、該回路基
板の大型化を阻止できるとともに、例えば該回路基板上
の半導体装置の接続用リードにノイズ防止用部品として
該インダクタンス素子を直接に接続することができる。
また、本発明では、回路基板上の絶縁層が一層のみの場
合や、両面搭載型基板に好適なインダクタンス素子を提
供できる。
は、請求項1の構成を有しているインダクタンス素子に
おいて、該インダクタンス素子が該プリント回路基板の
面に平行な軸線を中心とする螺旋状導体として構成され
ていることを特徴とするインダクタンス素子を提供す
る。本発明によれば、該プリント回路基板の他の導体パ
ターンの形成と同時に該インダクタンス素子を形成でき
るので、従来使用していた個別部品としてのインダクタ
ンス素子を搭載する必要がなくなり、従って、該回路基
板の大型化を阻止できるとともに、例えば該回路基板上
の半導体装置の接続用リードにノイズ防止用部品として
該インダクタンス素子を直接に接続することができる。
また、本発明では、回路基板上の絶縁層が一層のみの場
合や、両面搭載型基板に好適なインダクタンス素子を提
供できる。
【0020】前記課題を解決するために請求項4の発明
は、請求項1の構成を有しているインダクタンス素子に
おいて、該インダクタンス素子が該プリント回路基板の
面に直交する鉛直面内で該プリント回路基板の面に平行
な軸線を中心とする方形の渦巻き形導体として構成され
ていることを特徴とするインダクタンス素子を提供す
る。本発明によれば、該プリント回路基板の他の導体パ
ターンの形成と同時に該インダクタンス素子を形成でき
るので、従来使用していた個別部品としてのインダクタ
ンス素子を搭載する必要がなくなり、従って、該回路基
板の大型化を阻止できるとともに、例えば該回路基板上
の半導体装置の接続端子(ピン)にノイズ防止用部品と
して該インダクタンス素子を直接に接続することができ
る。また、本発明によれば、回路基板上の搭載部品の接
続リードのほぼ直下位置の非常に小さい面積に設置でき
るインダクタンス素子を提供できる。
は、請求項1の構成を有しているインダクタンス素子に
おいて、該インダクタンス素子が該プリント回路基板の
面に直交する鉛直面内で該プリント回路基板の面に平行
な軸線を中心とする方形の渦巻き形導体として構成され
ていることを特徴とするインダクタンス素子を提供す
る。本発明によれば、該プリント回路基板の他の導体パ
ターンの形成と同時に該インダクタンス素子を形成でき
るので、従来使用していた個別部品としてのインダクタ
ンス素子を搭載する必要がなくなり、従って、該回路基
板の大型化を阻止できるとともに、例えば該回路基板上
の半導体装置の接続端子(ピン)にノイズ防止用部品と
して該インダクタンス素子を直接に接続することができ
る。また、本発明によれば、回路基板上の搭載部品の接
続リードのほぼ直下位置の非常に小さい面積に設置でき
るインダクタンス素子を提供できる。
【0021】前記課題を解決するために請求項5の発明
は、請求項1の構成を有するインダクタンス素子におい
て、該インダクタンス素子が該プリント回路基板の面に
対して直交する軸線を中心とする螺旋状導体を構成して
おり、該螺旋状導体の一部が該プリント回路基板上の搭
載部品接続ピン用スルーホールに接続されていることを
特徴とするインダクタンス素子を提供する。本発明のイ
ンダクタンス素子は、旧来のリードスルー方式(リード
挿入式)のプリント回路基板にも適用することができ、
該方式の電子回路基板の大型化の防止に有効である。
は、請求項1の構成を有するインダクタンス素子におい
て、該インダクタンス素子が該プリント回路基板の面に
対して直交する軸線を中心とする螺旋状導体を構成して
おり、該螺旋状導体の一部が該プリント回路基板上の搭
載部品接続ピン用スルーホールに接続されていることを
特徴とするインダクタンス素子を提供する。本発明のイ
ンダクタンス素子は、旧来のリードスルー方式(リード
挿入式)のプリント回路基板にも適用することができ、
該方式の電子回路基板の大型化の防止に有効である。
【0022】前記課題を解決するために請求項6の発明
は、請求項4の構成を有するインダクタンス素子におい
て、該渦巻き形導体の最上部の水平導体が表面実装型搭
載部品の接続用リードに直接接続されるようになってい
ることを特徴とするインダクタンス素子を提供する。本
発明によれば、該プリント回路基板の他の導体パターン
の形成と同時に該インダクタンス素子を形成できるの
で、従来使用していた個別部品としてのインダクタンス
素子を搭載する必要がなくなり、従って、該回路基板の
大型化を阻止できるとともに、例えば該回路基板上の半
導体装置の接続用リードにノイズ防止用部品として該イ
ンダクタンス素子を直接に接続することができる。ま
た、本発明では、表面実装型プリント回路基板上の搭載
部品の接続用リードに該インダクタンス素子を直接に接
続することができ、しかも該インダクタンス素子の設置
必要面積を非常に小さいものにすることができる。
は、請求項4の構成を有するインダクタンス素子におい
て、該渦巻き形導体の最上部の水平導体が表面実装型搭
載部品の接続用リードに直接接続されるようになってい
ることを特徴とするインダクタンス素子を提供する。本
発明によれば、該プリント回路基板の他の導体パターン
の形成と同時に該インダクタンス素子を形成できるの
で、従来使用していた個別部品としてのインダクタンス
素子を搭載する必要がなくなり、従って、該回路基板の
大型化を阻止できるとともに、例えば該回路基板上の半
導体装置の接続用リードにノイズ防止用部品として該イ
ンダクタンス素子を直接に接続することができる。ま
た、本発明では、表面実装型プリント回路基板上の搭載
部品の接続用リードに該インダクタンス素子を直接に接
続することができ、しかも該インダクタンス素子の設置
必要面積を非常に小さいものにすることができる。
【0023】
【実施例】以下に図1〜図5を参照して本発明の実施例
について説明する。
について説明する。
【0024】〈実施例1〉図1に本発明の第一実施例の
インダクタンス素子を示す。なお、図1ではプリント回
路基板や、該基板上に形成されている絶縁層などがすべ
て図示を省略してある。不図示のプリント回路基板(絶
縁体で構成されている)には、第一層から第四層までの
絶縁層が積層形成されており、各絶縁層間には該プリン
ト回路基板上へのプリント配線形成工程において図示の
ごとく同一鉛直軸線を中心とする同一半径のリング状の
導体パターン1〜4が形成されている。これらの導体パ
ターンは不図示の半導体装置の搭載位置の直下もしくは
該搭載位置の至近位置に作り込まれ、各絶縁層に形成さ
れたスルーホール(バイアホール)5〜7により順々に
接続されている。該導体パターン1〜4と該スルーホー
ル5〜7とにより鉛直軸線を中心とする螺旋状導体が形
成され、該螺旋状導体に電流が流されることにより該螺
旋状導体がインダクタンス素子として作動する。
インダクタンス素子を示す。なお、図1ではプリント回
路基板や、該基板上に形成されている絶縁層などがすべ
て図示を省略してある。不図示のプリント回路基板(絶
縁体で構成されている)には、第一層から第四層までの
絶縁層が積層形成されており、各絶縁層間には該プリン
ト回路基板上へのプリント配線形成工程において図示の
ごとく同一鉛直軸線を中心とする同一半径のリング状の
導体パターン1〜4が形成されている。これらの導体パ
ターンは不図示の半導体装置の搭載位置の直下もしくは
該搭載位置の至近位置に作り込まれ、各絶縁層に形成さ
れたスルーホール(バイアホール)5〜7により順々に
接続されている。該導体パターン1〜4と該スルーホー
ル5〜7とにより鉛直軸線を中心とする螺旋状導体が形
成され、該螺旋状導体に電流が流されることにより該螺
旋状導体がインダクタンス素子として作動する。
【0025】最下段の導体パターン4の周回部の一端
は、各絶縁層を貫通して導体パターン1のレベルにまで
達するスルーホール8に接続され、スルーホール8は導
体パターン1と同じレベルに形成された引き出しパター
ンを介して接続端子bに接続されている。また、最上段
の導体パターン1の周回部の一端は該パターンと同レベ
ルの引き出しパターンに接続され、接続端子aに接続さ
れている。接続端子a及びbのいずれか一方が不図示の
半導体装置の接続ピンもしくは接続リードに接続される
ことにより、該インダクタンス素子がノイズ防止部品と
して該半導体装置に直接に接続される。なお、スルーホ
ール5〜8は各導体パターンの形成工程において該絶縁
層に公知のフォトエッチング等の加工を施すことにより
形成される。
は、各絶縁層を貫通して導体パターン1のレベルにまで
達するスルーホール8に接続され、スルーホール8は導
体パターン1と同じレベルに形成された引き出しパター
ンを介して接続端子bに接続されている。また、最上段
の導体パターン1の周回部の一端は該パターンと同レベ
ルの引き出しパターンに接続され、接続端子aに接続さ
れている。接続端子a及びbのいずれか一方が不図示の
半導体装置の接続ピンもしくは接続リードに接続される
ことにより、該インダクタンス素子がノイズ防止部品と
して該半導体装置に直接に接続される。なお、スルーホ
ール5〜8は各導体パターンの形成工程において該絶縁
層に公知のフォトエッチング等の加工を施すことにより
形成される。
【0026】〈実施例2〉図2に本発明の第二実施例を
示す。本実施例のインダクタンス素子は多層回路基板で
はない電子回路基板もしくは両面実装基板などに好適な
インダクタンス素子である。なお、本実施例では、プリ
ント回路基板が片面実装型のものであるとして説明す
る。
示す。本実施例のインダクタンス素子は多層回路基板で
はない電子回路基板もしくは両面実装基板などに好適な
インダクタンス素子である。なお、本実施例では、プリ
ント回路基板が片面実装型のものであるとして説明す
る。
【0027】図2において、9〜12は不図示のプリン
ト回路基板上に互いに平行に形成された直線状の導体パ
ターン、13は該導体パターン9〜12の上に形成され
た絶縁層、14〜18は該絶縁層13の上に互いに平行
に形成された直線状の導体パターン、131〜138は
該絶縁層13に形成されて該導体パターン9〜12と該
導体パターン14〜18とを接続するスルーホール(バ
イアホール)、である。絶縁層13を介して上下に配置
された2群の導体パターンは次のように各スルーホール
で接続されている。すなわち、導体パターン14の一端
は導体パターン9の一端の直上位置にあって該両導体パ
ターンのそれぞれの一端はスルーホール131で接続さ
れ、導体パターン9の他端と導体パターン15の一端と
は同一鉛直線上にあってスルーホール132で接続され
ている。導体パターン15の他端と導体パターン10の
一端とは同一鉛直線上にあって該両パターンはスルーホ
ール133で接続されている。以下、同様に、導体パタ
ーン10と導体パターン16のそれぞれの一端がスルー
ホール134で、導体パターン16の他端と導体パター
ン11の一端とがスルーホール135で、導体パターン
11の他端と導体パターン17の一端とがスルーホール
136で、導体パターン17の他端と導体パターン12
の一端とがスルーホール137で、導体パターン12の
他端と導体パターン18とがスルーホール138で、そ
れぞれ接続されている。そして、これらの導体パターン
群とスルーホールとによって、プリント回路基板の面に
平行な軸線を中心とする方形の螺旋状導体から成るイン
ダクタンス素子が構成されている。
ト回路基板上に互いに平行に形成された直線状の導体パ
ターン、13は該導体パターン9〜12の上に形成され
た絶縁層、14〜18は該絶縁層13の上に互いに平行
に形成された直線状の導体パターン、131〜138は
該絶縁層13に形成されて該導体パターン9〜12と該
導体パターン14〜18とを接続するスルーホール(バ
イアホール)、である。絶縁層13を介して上下に配置
された2群の導体パターンは次のように各スルーホール
で接続されている。すなわち、導体パターン14の一端
は導体パターン9の一端の直上位置にあって該両導体パ
ターンのそれぞれの一端はスルーホール131で接続さ
れ、導体パターン9の他端と導体パターン15の一端と
は同一鉛直線上にあってスルーホール132で接続され
ている。導体パターン15の他端と導体パターン10の
一端とは同一鉛直線上にあって該両パターンはスルーホ
ール133で接続されている。以下、同様に、導体パタ
ーン10と導体パターン16のそれぞれの一端がスルー
ホール134で、導体パターン16の他端と導体パター
ン11の一端とがスルーホール135で、導体パターン
11の他端と導体パターン17の一端とがスルーホール
136で、導体パターン17の他端と導体パターン12
の一端とがスルーホール137で、導体パターン12の
他端と導体パターン18とがスルーホール138で、そ
れぞれ接続されている。そして、これらの導体パターン
群とスルーホールとによって、プリント回路基板の面に
平行な軸線を中心とする方形の螺旋状導体から成るイン
ダクタンス素子が構成されている。
【0028】上層の導体パターン群のうち、両端部に配
置されたパターン14及び18はそれぞれ接続端子a及
びbに接続され、一方の接続端子は該プリント回路基板
上に搭載される不図示の半導体装置の接続ピンもしくは
リードに接続される。従って該半導体装置から発生する
高周波ノイズは該インダクタンス素子により阻止されて
該回路基板のインターフェースケーブル等にまで伝達さ
れないので該高周波ノイズが外部環境へ放射することを
防止できる。
置されたパターン14及び18はそれぞれ接続端子a及
びbに接続され、一方の接続端子は該プリント回路基板
上に搭載される不図示の半導体装置の接続ピンもしくは
リードに接続される。従って該半導体装置から発生する
高周波ノイズは該インダクタンス素子により阻止されて
該回路基板のインターフェースケーブル等にまで伝達さ
れないので該高周波ノイズが外部環境へ放射することを
防止できる。
【0029】〈実施例3〉図3に本発明の第三の実施例
を示す。本実施例のインダクタンス素子は不図示のプリ
ント回路基板の面に対して直交する鉛直面内に形成され
ている。
を示す。本実施例のインダクタンス素子は不図示のプリ
ント回路基板の面に対して直交する鉛直面内に形成され
ている。
【0030】図3において、19は不図示の絶縁層の上
に形成された最下層の導体パターン、20は該導体パタ
ーン19の上にある絶縁層、21は該絶縁層20の上に
形成された導体パターン、22は該導体パターン21の
上にある絶縁層、23は該絶縁層22の上に形成された
導体パターン、24は該導体パターン23の上にある絶
縁層、25は該絶縁層24の上に形成された導体パター
ン、26は該導体パターン25の上にある絶縁層、27
は該絶縁層26の上に形成された導体パターン、28は
該導体パターン27の上にある絶縁層、29は該絶縁層
28の上に形成された導体パターン、30は絶縁層に形
成されて該導体パターン29の一端と導体パターン19
の一端とを接続するスルーホール(バイアホール)、3
1は導体パターン19の他端と導体パターン27の一端
とを接続するスルーホール、32は導体パターン27の
他端と導体パターン21の一端とを接続するスルーホー
ル、33は導体パターン21の他端と導体パターン25
の一端とを接続するスルーホール、34は導体パターン
25の他端と導体パターン23の一端とを接続するスル
ーホール、である。最上層の導体パターン29は不図示
のプリント回路基板の表面に露出し、端子aが不図示の
半導体装置の接続リードに半田付けされる。また、導体
パターン23は外部ケーブルとの接続端子bに接続され
ている。
に形成された最下層の導体パターン、20は該導体パタ
ーン19の上にある絶縁層、21は該絶縁層20の上に
形成された導体パターン、22は該導体パターン21の
上にある絶縁層、23は該絶縁層22の上に形成された
導体パターン、24は該導体パターン23の上にある絶
縁層、25は該絶縁層24の上に形成された導体パター
ン、26は該導体パターン25の上にある絶縁層、27
は該絶縁層26の上に形成された導体パターン、28は
該導体パターン27の上にある絶縁層、29は該絶縁層
28の上に形成された導体パターン、30は絶縁層に形
成されて該導体パターン29の一端と導体パターン19
の一端とを接続するスルーホール(バイアホール)、3
1は導体パターン19の他端と導体パターン27の一端
とを接続するスルーホール、32は導体パターン27の
他端と導体パターン21の一端とを接続するスルーホー
ル、33は導体パターン21の他端と導体パターン25
の一端とを接続するスルーホール、34は導体パターン
25の他端と導体パターン23の一端とを接続するスル
ーホール、である。最上層の導体パターン29は不図示
のプリント回路基板の表面に露出し、端子aが不図示の
半導体装置の接続リードに半田付けされる。また、導体
パターン23は外部ケーブルとの接続端子bに接続され
ている。
【0031】本実施例のインダクタンス素子は、プリン
ト回路基板の面に対して直交する鉛直面内に構成されて
いるため、該素子の設置面積を非常に小さくすることが
でき、従って、接続リード(接続ピン)の間隔が非常に
狭い高集積度の半導体装置の各接続リードにも接続する
ことができ、しかもプリント回路基板の面積を非常に小
さくすることができる。
ト回路基板の面に対して直交する鉛直面内に構成されて
いるため、該素子の設置面積を非常に小さくすることが
でき、従って、接続リード(接続ピン)の間隔が非常に
狭い高集積度の半導体装置の各接続リードにも接続する
ことができ、しかもプリント回路基板の面積を非常に小
さくすることができる。
【0032】〈実施例4〉図4に本発明の第四の実施例
を示す。本実施例はリードスルー方式(ピン挿入方式)
の旧来のプリント回路基板に作り込むインダクタンス素
子の一例を示すものである。図4において、35は不図
示のプリント回路基板の表面に形成された最上層の導体
パターン、36は該基板の絶縁層39を介して該導体パ
ターン35の直下位置に形成された導体パターン、37
は該基板の絶縁層40を介して該導体パターン36の直
下に形成された導体パターン、38は該基板の絶縁層4
1を介して該導体パターン37の直下に形成された導体
パターン、43は該絶縁層39に形成されて該導体パタ
ーン35の一端と導体パターン36の一端とを接続する
スルーホール(バイアホール)、44は絶縁層40に形
成されて導体パターン36の他端と導体パターン37の
一端とを接続するスルーホール(バイアホール)、45
は絶縁層41に形成されて導体パターン37の他端と導
体パターン38の一端とを接続するスルーホール(バイ
アホール)、42は該回路基板上に搭載されたピン挿入
型半導体装置46の接続ピン46aを挿入するためのピ
ン挿入用スルーホール、である。最下層の導体パターン
38の他端は該ピン挿入用スルーホール42の内周壁の
半田面に接続しており、従って、該接続ピン46aを該
スルーホール42に挿入して該半導体装置46を該回路
基板上に実装すると本実施例のインダクタンス素子がノ
イズ防止用部品として該接続ピン46aに接続される。
を示す。本実施例はリードスルー方式(ピン挿入方式)
の旧来のプリント回路基板に作り込むインダクタンス素
子の一例を示すものである。図4において、35は不図
示のプリント回路基板の表面に形成された最上層の導体
パターン、36は該基板の絶縁層39を介して該導体パ
ターン35の直下位置に形成された導体パターン、37
は該基板の絶縁層40を介して該導体パターン36の直
下に形成された導体パターン、38は該基板の絶縁層4
1を介して該導体パターン37の直下に形成された導体
パターン、43は該絶縁層39に形成されて該導体パタ
ーン35の一端と導体パターン36の一端とを接続する
スルーホール(バイアホール)、44は絶縁層40に形
成されて導体パターン36の他端と導体パターン37の
一端とを接続するスルーホール(バイアホール)、45
は絶縁層41に形成されて導体パターン37の他端と導
体パターン38の一端とを接続するスルーホール(バイ
アホール)、42は該回路基板上に搭載されたピン挿入
型半導体装置46の接続ピン46aを挿入するためのピ
ン挿入用スルーホール、である。最下層の導体パターン
38の他端は該ピン挿入用スルーホール42の内周壁の
半田面に接続しており、従って、該接続ピン46aを該
スルーホール42に挿入して該半導体装置46を該回路
基板上に実装すると本実施例のインダクタンス素子がノ
イズ防止用部品として該接続ピン46aに接続される。
【0033】〈実施例5〉図5に本発明の第五実施例を
示す。本実施例のインダクタンス素子は図4のものとほ
ぼ同じ構成ではあるが、表面実装型式(すなわちSMT
型式)のプリント回路基板に適用したものである。同図
において、47は不図示のプリント回路基板の表面に形
成された最上層の導体パターンであり、該導体パターン
47は表面実装型の半導体装置56の接続リード56a
が直接に半田付けされる。48〜51はそれぞれ該回路
基板の絶縁層を介して鉛直方向同位置に該回路基板内に
形成された導体パターンであり、中間の導体パターン4
9から外部接続用端子49aが引き出されている。52
は導体パターン47と51とを接続するために該回路基
板の絶縁層に形成されたスルーホール(バイアホー
ル)、53は導体パターン51と48とを接続するため
のスルーホール(バイアホール)、54は導体パターン
48と50とを接続するためのスルーホール(バイアホ
ール)、55は導体パターン50と49とを接続するた
めのスルーホール(バイアホール)、であり、前記の導
体パターン47〜51とスルーホール52〜55とによ
って構成される方形の渦巻き状導体が本実施例のインダ
クタンス素子を構成している。
示す。本実施例のインダクタンス素子は図4のものとほ
ぼ同じ構成ではあるが、表面実装型式(すなわちSMT
型式)のプリント回路基板に適用したものである。同図
において、47は不図示のプリント回路基板の表面に形
成された最上層の導体パターンであり、該導体パターン
47は表面実装型の半導体装置56の接続リード56a
が直接に半田付けされる。48〜51はそれぞれ該回路
基板の絶縁層を介して鉛直方向同位置に該回路基板内に
形成された導体パターンであり、中間の導体パターン4
9から外部接続用端子49aが引き出されている。52
は導体パターン47と51とを接続するために該回路基
板の絶縁層に形成されたスルーホール(バイアホー
ル)、53は導体パターン51と48とを接続するため
のスルーホール(バイアホール)、54は導体パターン
48と50とを接続するためのスルーホール(バイアホ
ール)、55は導体パターン50と49とを接続するた
めのスルーホール(バイアホール)、であり、前記の導
体パターン47〜51とスルーホール52〜55とによ
って構成される方形の渦巻き状導体が本実施例のインダ
クタンス素子を構成している。
【0034】本実施例のインダクタンス素子もプリント
回路基板の面に対する直交面内に形成されたものである
ため、必要面積が非常に小さくてすみ、しかも半導体装
置の接続リードの直下位置に配置することができる。
回路基板の面に対する直交面内に形成されたものである
ため、必要面積が非常に小さくてすみ、しかも半導体装
置の接続リードの直下位置に配置することができる。
【0035】なお、前述の各実施例では、本発明のイン
ダクタンス素子をノイズ防止用部品として使用する場合
について説明したが、本発明のインダクタンス素子を一
般回路部品として使用できることは当然であり、本発明
によれば、回路基板上の搭載部品数を低減することがで
き、該回路基板の面積を小さくすることができる。
ダクタンス素子をノイズ防止用部品として使用する場合
について説明したが、本発明のインダクタンス素子を一
般回路部品として使用できることは当然であり、本発明
によれば、回路基板上の搭載部品数を低減することがで
き、該回路基板の面積を小さくすることができる。
【0036】
【発明の効果】請求項1の発明によれば、該プリント回
路基板の他の導体パターンの形成と同時に該インダクタ
ンス素子を形成できるので、従来使用していた個別部品
としてのインダクタンス素子を搭載する必要がなくな
り、従って、該回路基板の大型化を阻止できるととも
に、例えば該回路基板上の半導体装置の接続端子(ピ
ン)にノイズ防止用部品として該インダクタンス素子を
直接に接続することができる。請求項2の発明によれ
ば、該プリント回路基板の他の導体パターンの形成と同
時に該インダクタンス素子を形成できるので、従来使用
していた個別部品としてのインダクタンス素子を搭載す
る必要がなくなり、従って、該回路基板の大型化を阻止
できるとともに、例えば該回路基板上の半導体装置の接
続端子(ピン)にノイズ防止用部品として該インダクタ
ンス素子を直接に接続することができる。また、回路基
板上の搭載部品の接続用リードの直下位置の極く小さい
面積に形成できるので回路基板の大型化を防止できる。
路基板の他の導体パターンの形成と同時に該インダクタ
ンス素子を形成できるので、従来使用していた個別部品
としてのインダクタンス素子を搭載する必要がなくな
り、従って、該回路基板の大型化を阻止できるととも
に、例えば該回路基板上の半導体装置の接続端子(ピ
ン)にノイズ防止用部品として該インダクタンス素子を
直接に接続することができる。請求項2の発明によれ
ば、該プリント回路基板の他の導体パターンの形成と同
時に該インダクタンス素子を形成できるので、従来使用
していた個別部品としてのインダクタンス素子を搭載す
る必要がなくなり、従って、該回路基板の大型化を阻止
できるとともに、例えば該回路基板上の半導体装置の接
続端子(ピン)にノイズ防止用部品として該インダクタ
ンス素子を直接に接続することができる。また、回路基
板上の搭載部品の接続用リードの直下位置の極く小さい
面積に形成できるので回路基板の大型化を防止できる。
【0037】請求項3の発明によれば、該プリント回路
基板の他の導体パターンの形成と同時に該インダクタン
ス素子を形成できるので、従来使用していた個別部品と
してのインダクタンス素子を搭載する必要がなくなり、
従って、該回路基板の大型化を阻止できるとともに、例
えば該回路基板上の半導体装置の接続用リードにノイズ
防止用部品として該インダクタンス素子を直接に接続す
ることができる。また、本発明では、回路基板上の絶縁
層が一層のみの場合や、両面搭載型基板に好適なインダ
クタンス素子を提供できる。
基板の他の導体パターンの形成と同時に該インダクタン
ス素子を形成できるので、従来使用していた個別部品と
してのインダクタンス素子を搭載する必要がなくなり、
従って、該回路基板の大型化を阻止できるとともに、例
えば該回路基板上の半導体装置の接続用リードにノイズ
防止用部品として該インダクタンス素子を直接に接続す
ることができる。また、本発明では、回路基板上の絶縁
層が一層のみの場合や、両面搭載型基板に好適なインダ
クタンス素子を提供できる。
【0038】請求項4の発明によれば、該プリント回路
基板の他の導体パターンの形成と同時に該インダクタン
ス素子を形成できるので、従来使用していた個別部品と
してのインダクタンス素子を搭載する必要がなくなり、
従って、該回路基板の大型化を阻止できるとともに、例
えば該回路基板上の半導体装置の接続端子(ピン)にノ
イズ防止用部品として該インダクタンス素子を直接に接
続することができる。また、本発明によれば、回路基板
上の半導体装置の接続リードのほぼ直下位置の非常に小
さい面積に設置できるインダクタンス素子を提供でき
る。
基板の他の導体パターンの形成と同時に該インダクタン
ス素子を形成できるので、従来使用していた個別部品と
してのインダクタンス素子を搭載する必要がなくなり、
従って、該回路基板の大型化を阻止できるとともに、例
えば該回路基板上の半導体装置の接続端子(ピン)にノ
イズ防止用部品として該インダクタンス素子を直接に接
続することができる。また、本発明によれば、回路基板
上の半導体装置の接続リードのほぼ直下位置の非常に小
さい面積に設置できるインダクタンス素子を提供でき
る。
【0039】請求項5の発明によれば、旧来のリードス
ルー方式(リード挿入式)のプリント回路基板にも適用
することができ、該方式の電子回路基板の大型化の防止
に有効であるインダクタンス素子を提供できる。
ルー方式(リード挿入式)のプリント回路基板にも適用
することができ、該方式の電子回路基板の大型化の防止
に有効であるインダクタンス素子を提供できる。
【0040】請求項6の発明によれば、該プリント回路
基板の他の導体パターンの形成と同時に該インダクタン
ス素子を形成できるので、従来使用していた個別部品と
してのインダクタンス素子を搭載する必要がなくなり、
従って、該回路基板の大型化を阻止できるとともに、例
えば該回路基板上の半導体装置の接続用リードにノイズ
防止用部品として該インダクタンス素子を直接に接続す
ることができる。また、本発明では、表面実装型プリン
ト回路基板上の搭載部品の接続用リードに該インダクタ
ンス素子を直接に接続することができ、しかも該インダ
クタンス素子の設置必要面積を非常に小さいものにする
ことができる。
基板の他の導体パターンの形成と同時に該インダクタン
ス素子を形成できるので、従来使用していた個別部品と
してのインダクタンス素子を搭載する必要がなくなり、
従って、該回路基板の大型化を阻止できるとともに、例
えば該回路基板上の半導体装置の接続用リードにノイズ
防止用部品として該インダクタンス素子を直接に接続す
ることができる。また、本発明では、表面実装型プリン
ト回路基板上の搭載部品の接続用リードに該インダクタ
ンス素子を直接に接続することができ、しかも該インダ
クタンス素子の設置必要面積を非常に小さいものにする
ことができる。
【図1】本発明の第一の実施例のインダクタンス素子の
概略構成を示す図。
概略構成を示す図。
【図2】本発明の第二の実施例のインダクタンス素子の
概略構成を示す図。
概略構成を示す図。
【図3】本発明の第三の実施例のインダクタンス素子の
概略構成を示す図。
概略構成を示す図。
【図4】本発明の第四の実施例のインダクタンス素子の
概略構成を示す図。
概略構成を示す図。
【図5】本発明の第五の実施例のインダクタンス素子の
概略構成を示す図。
概略構成を示す図。
【図6】従来公知のノイズ防止用電子部品の例を示した
図。
図。
1〜4…導体パターン 5〜8…スルー
ホール 9〜12…導体パターン 13…絶縁層 14〜18…導体パターン 131〜138
…スルーホール 19,21,23,25,27,29…導体パターン 30〜34…スルーホール 20,22,24,26,28…絶縁層 35〜58 導体パターン 42〜45…ス
ルーホール 39〜41…絶縁層 46…半導体装
置 46a:接続用リード(ピン) 47〜50…導
体パターン 52〜55スルーホール 56…半導体装
置 56a接続用リード
ホール 9〜12…導体パターン 13…絶縁層 14〜18…導体パターン 131〜138
…スルーホール 19,21,23,25,27,29…導体パターン 30〜34…スルーホール 20,22,24,26,28…絶縁層 35〜58 導体パターン 42〜45…ス
ルーホール 39〜41…絶縁層 46…半導体装
置 46a:接続用リード(ピン) 47〜50…導
体パターン 52〜55スルーホール 56…半導体装
置 56a接続用リード
Claims (6)
- 【請求項1】 プリント回路基板の絶縁層を挟んで形成
された少なくとも二層以上の導体パターンと、該絶縁層
に形成されて上下の該導体パターンを接続するスルーホ
ール(バイアホール)と、によって該プリント回路基板
に作り込まれていることを特徴とするインダクタンス素
子。 - 【請求項2】 該インダクタンス素子が該プリント回路
基板の面に対して直交する軸線を中心とする螺旋状導体
を構成していることを特徴とする請求項1のインダクタ
ンス素子。 - 【請求項3】 該インダクタンス素子が該プリント回路
基板の面と平行な軸線を中心とする螺旋状導体を構成し
ていることを特徴とする請求項1のインダクタンス素
子。 - 【請求項4】 該インダクタンス素子は、該プリント回
路基板の面に直交する鉛直面内で該プリント回路基板の
面に平行な軸線を中心とする方形の渦巻き形導体として
構成されていることを特徴とする請求項1のインダクタ
ンス素子。 - 【請求項5】 該インダクタンス素子が該プリント回路
基板の面に対して直交する軸線を中心とする螺旋状導体
を構成しており、該螺旋状導体の一部が該プリント回路
基板の搭載部品接続ピン挿入用スルーホールに接続され
ていることを特徴とする請求項1のインダクタンス素
子。 - 【請求項6】 該渦巻き形導体の最上部の水平導体が表
面実装型搭載部品の接続用リードに直接接続されるよう
になっていることを特徴とする請求項4のインダクタン
ス素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6175168A JPH0845738A (ja) | 1994-07-27 | 1994-07-27 | インダクタンス素子 |
US08/504,417 US5612660A (en) | 1994-07-27 | 1995-07-20 | Inductance element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6175168A JPH0845738A (ja) | 1994-07-27 | 1994-07-27 | インダクタンス素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0845738A true JPH0845738A (ja) | 1996-02-16 |
Family
ID=15991459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6175168A Pending JPH0845738A (ja) | 1994-07-27 | 1994-07-27 | インダクタンス素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5612660A (ja) |
JP (1) | JPH0845738A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011139016A (ja) * | 2010-01-04 | 2011-07-14 | Samsung Electro-Mechanics Co Ltd | 電磁気バンドギャップ構造物及び回路基板 |
CN108604491A (zh) * | 2016-01-27 | 2018-09-28 | 株式会社村田制作所 | 电感器部件及其制造方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3058121B2 (ja) * | 1997-05-19 | 2000-07-04 | 日本電気株式会社 | プリント基板 |
FR2771843B1 (fr) * | 1997-11-28 | 2000-02-11 | Sgs Thomson Microelectronics | Transformateur en circuit integre |
TW388889B (en) | 1997-12-17 | 2000-05-01 | Koninkl Philips Electronics Nv | Planar transformer |
DE19812965A1 (de) * | 1998-03-24 | 1999-10-07 | Elmeg | Vorrichtung zum induktiven Messen der Lage eines Metallbandes |
US6566731B2 (en) * | 1999-02-26 | 2003-05-20 | Micron Technology, Inc. | Open pattern inductor |
US6542379B1 (en) | 1999-07-15 | 2003-04-01 | International Business Machines Corporation | Circuitry with integrated passive components and method for producing |
JP2001044035A (ja) * | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層インダクタ |
KR20010066142A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 집적 회로의 인덕터 |
US6800533B1 (en) * | 2000-03-06 | 2004-10-05 | Chartered Semiconductor Manufacturing Ltd. | Integrated vertical spiral inductor on semiconductor material |
US6774743B2 (en) | 2000-11-09 | 2004-08-10 | Merrimac Industries, Inc. | Multi-layered spiral couplers on a fluropolymer composite substrate |
US6765455B1 (en) * | 2000-11-09 | 2004-07-20 | Merrimac Industries, Inc. | Multi-layered spiral couplers on a fluropolymer composite substrate |
US6617526B2 (en) * | 2001-04-23 | 2003-09-09 | Lockheed Martin Corporation | UHF ground interconnects |
US6847282B2 (en) * | 2001-10-19 | 2005-01-25 | Broadcom Corporation | Multiple layer inductor and method of making the same |
US6876104B1 (en) | 2001-11-27 | 2005-04-05 | Yazaki North America, Inc. | High-speed switching circuit and automotive accessory controller using same |
US6614093B2 (en) * | 2001-12-11 | 2003-09-02 | Lsi Logic Corporation | Integrated inductor in semiconductor manufacturing |
US6489853B1 (en) | 2002-03-19 | 2002-12-03 | Z-Communications, Inc. | Low phase noise oscillator |
US7400025B2 (en) * | 2003-05-21 | 2008-07-15 | Texas Instruments Incorporated | Integrated circuit inductor with integrated vias |
KR100688858B1 (ko) * | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 스파이럴 3차원 인덕터를 내장한 인쇄회로기판 및 그 제조방법 |
JPWO2006137248A1 (ja) * | 2005-06-21 | 2009-01-08 | 株式会社村田製作所 | Saw分波器 |
FR2906962B1 (fr) * | 2006-10-06 | 2010-11-12 | Thales Sa | Self integree dans un circuit imprime |
US7733207B2 (en) * | 2007-05-31 | 2010-06-08 | Electronics And Telecommunications Research Institute | Vertically formed inductor and electronic device having the same |
TWI402866B (zh) * | 2007-08-29 | 2013-07-21 | Ind Tech Res Inst | 懸吊式電感元件 |
KR101018785B1 (ko) * | 2008-11-28 | 2011-03-03 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 회로 기판 |
CN102569249B (zh) * | 2010-12-08 | 2014-01-22 | 财团法人工业技术研究院 | 立体式电感 |
JP2012186440A (ja) * | 2011-02-18 | 2012-09-27 | Ibiden Co Ltd | インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法 |
US9888568B2 (en) | 2012-02-08 | 2018-02-06 | Crane Electronics, Inc. | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module |
US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
JP6414645B2 (ja) * | 2016-02-16 | 2018-10-31 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4975671A (en) * | 1988-08-31 | 1990-12-04 | Apple Computer, Inc. | Transformer for use with surface mounting technology |
DE4027994A1 (de) * | 1990-09-04 | 1992-03-05 | Gw Elektronik Gmbh | Hf-magnetspulenanordnung und verfahren zu ihrer herstellung |
-
1994
- 1994-07-27 JP JP6175168A patent/JPH0845738A/ja active Pending
-
1995
- 1995-07-20 US US08/504,417 patent/US5612660A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011139016A (ja) * | 2010-01-04 | 2011-07-14 | Samsung Electro-Mechanics Co Ltd | 電磁気バンドギャップ構造物及び回路基板 |
CN108604491A (zh) * | 2016-01-27 | 2018-09-28 | 株式会社村田制作所 | 电感器部件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5612660A (en) | 1997-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0845738A (ja) | インダクタンス素子 | |
US6446317B1 (en) | Hybrid capacitor and method of fabrication therefor | |
US7033934B2 (en) | Method of production of semiconductor package | |
US5488540A (en) | Printed circuit board for reducing noise | |
US7339452B2 (en) | Embedded inductor and application thereof | |
US7197818B2 (en) | Method and structures for implementing customizable dielectric printed circuit card traces | |
KR20040089558A (ko) | 배선기판과 회로모듈 | |
US20060191712A1 (en) | Interconnect | |
JP2004056144A (ja) | プリント配線板 | |
JPS6016701A (ja) | マイクロ波プリント板回路 | |
JP2005317725A (ja) | 電子部品 | |
JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
JP3508329B2 (ja) | チップ型ノイズフイルタ | |
JPH09190923A (ja) | プリントインダクタ | |
JP2003078103A (ja) | 回路基板 | |
JPH08236356A (ja) | 複合素子 | |
JPH09306738A (ja) | インダクタ素子 | |
JP4292860B2 (ja) | 積層型電子回路装置とその製造方法 | |
JPH0710979U (ja) | 多層プリント配線基板 | |
JPS6077499A (ja) | 高周波装置の配線構造 | |
JPH04360594A (ja) | ノイズ抑制素子およびノイズ抑制プリント基板 | |
KR20240000506U (ko) | 전자기 간섭(emi) 차폐층과 그라운드 와이어를 갖는 칩 패키지 | |
JP2000150072A (ja) | 電気コネクタ | |
JPH11135668A (ja) | 半導体装置 | |
JPS6314484Y2 (ja) |