JP2003078103A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2003078103A JP2003078103A JP2001262744A JP2001262744A JP2003078103A JP 2003078103 A JP2003078103 A JP 2003078103A JP 2001262744 A JP2001262744 A JP 2001262744A JP 2001262744 A JP2001262744 A JP 2001262744A JP 2003078103 A JP2003078103 A JP 2003078103A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- resin layer
- wiring layer
- insulating
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】 基板上の表面配線層及び回路構成部品への外
部ノイズの影響を防ぎつつ、小型化が可能な回路基板を
提供する。 【解決手段】 絶縁基板１の表面に表面配線層４及び回
路構成部品６を配置し、該表面配線層４及び回路構成部
品６を覆う封止用絶縁樹脂層７を形成してなる回路基板
１０であって、封止用絶縁樹脂層７を被覆するように，
グランド電位に接続した導電性樹脂層８を形成した。
部ノイズの影響を防ぎつつ、小型化が可能な回路基板を
提供する。 【解決手段】 絶縁基板１の表面に表面配線層４及び回
路構成部品６を配置し、該表面配線層４及び回路構成部
品６を覆う封止用絶縁樹脂層７を形成してなる回路基板
１０であって、封止用絶縁樹脂層７を被覆するように，
グランド電位に接続した導電性樹脂層８を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は各種の電子機器や電
子装置等に用いられる、基板上に構成された表面配線層
及び回路構成部品を、封止用絶縁樹脂層で覆った回路基
板に関し、特に絶縁基板上の表面配線層及び回路構成部
品を外部ノイズからの影響を減少させた回路基板に関す
るものである。
子装置等に用いられる、基板上に構成された表面配線層
及び回路構成部品を、封止用絶縁樹脂層で覆った回路基
板に関し、特に絶縁基板上の表面配線層及び回路構成部
品を外部ノイズからの影響を減少させた回路基板に関す
るものである。
【０００２】
【従来の技術】近年の電子機器や電子装置に対しては、
小型化・薄型化・高機能化・低コスト化等の要求が絶え
ることがなく、それらの要求を実現するために電子機器
や電子装置に用いられる回路基板に対しても、例外なく
小型化・薄型化・高機能化・低コスト化の検討が急速に
押し進められている。
小型化・薄型化・高機能化・低コスト化等の要求が絶え
ることがなく、それらの要求を実現するために電子機器
や電子装置に用いられる回路基板に対しても、例外なく
小型化・薄型化・高機能化・低コスト化の検討が急速に
押し進められている。
【０００３】この回路基板として代表的なものに、図３
に示すように絶縁基板２１上に表面配線層及び回路構成
部品６が構成されるとともに、この表面配線層及び回路
構成部品６を、機械的保護や電磁シールドを向上させる
ための金属ケース２２が取着された回路基板２０があ
る。
に示すように絶縁基板２１上に表面配線層及び回路構成
部品６が構成されるとともに、この表面配線層及び回路
構成部品６を、機械的保護や電磁シールドを向上させる
ための金属ケース２２が取着された回路基板２０があ
る。
【０００４】ここで、絶縁基板２１上に金属ケース２２
を取着する手法としては、金属ケース２２に接合用延出
部２３を設けるとともに、絶縁基板２１の端面にこの接
合用延出部２３を挿入し固定するための接合用凹部３３
を形成し、この接合用凹部３３に接合用延出部２３を差
し込んで金属ケース２２の位置決めして半田などを介し
て接合する。これにより、金属ケース２２を絶縁基板２
１に位置精度良く固定する手法が採られていた。なお、
接合用延出部２３は、接合用凹部３３内にグランド電位
の導体膜が形成されている。
を取着する手法としては、金属ケース２２に接合用延出
部２３を設けるとともに、絶縁基板２１の端面にこの接
合用延出部２３を挿入し固定するための接合用凹部３３
を形成し、この接合用凹部３３に接合用延出部２３を差
し込んで金属ケース２２の位置決めして半田などを介し
て接合する。これにより、金属ケース２２を絶縁基板２
１に位置精度良く固定する手法が採られていた。なお、
接合用延出部２３は、接合用凹部３３内にグランド電位
の導体膜が形成されている。
【０００５】また、回路基板２０をマザーボードに実装
する際には、回路基板２０をマザーボード上の所定配線
に半田付けし、同時に半田が接合用凹部３３に入り込む
ようにして接続していた。
する際には、回路基板２０をマザーボード上の所定配線
に半田付けし、同時に半田が接合用凹部３３に入り込む
ようにして接続していた。
【０００６】
【発明が解決しようとする課題】しかしながら、金属ケ
ース２２を取着した従来の回路基板２０では、絶縁基板
２１の周辺部に金属ケース２２を載置する領域として、
幅ｗ2＝２００〜４００μｍで設ける必要があった。こ
のため、絶縁基板２１の小型化が図れず、回路基板２０
に対する小型化の要求に応えられないという問題点があ
った。
ース２２を取着した従来の回路基板２０では、絶縁基板
２１の周辺部に金属ケース２２を載置する領域として、
幅ｗ2＝２００〜４００μｍで設ける必要があった。こ
のため、絶縁基板２１の小型化が図れず、回路基板２０
に対する小型化の要求に応えられないという問題点があ
った。
【０００７】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、基板上に形成した表面配線層
及び回路構成部品の外部ノイズ影響を防ぎつつ、小型化
が可能な回路基板を提供するものである。
ものであり、その目的は、基板上に形成した表面配線層
及び回路構成部品の外部ノイズ影響を防ぎつつ、小型化
が可能な回路基板を提供するものである。
【０００８】
【課題を解決するための手段】本発明の回路基板は、絶
縁基板の表面に表面配線層及び回路構成部品を配置する
とともに、該表面配線層及び回路構成部品を覆う封止用
絶縁樹脂層を形成して成る回路基板であって、前記封止
用絶縁樹脂層を、グランド電位に接続した金属粉末を含
有する導電性樹脂層で被覆した。
縁基板の表面に表面配線層及び回路構成部品を配置する
とともに、該表面配線層及び回路構成部品を覆う封止用
絶縁樹脂層を形成して成る回路基板であって、前記封止
用絶縁樹脂層を、グランド電位に接続した金属粉末を含
有する導電性樹脂層で被覆した。
【０００９】また、前記表面配線層のうちグランド電位
の表面配線層の一部が、前記封止用絶縁樹脂層から露出
して、前記導電性樹脂層に導通している。
の表面配線層の一部が、前記封止用絶縁樹脂層から露出
して、前記導電性樹脂層に導通している。
【作用】本発明の回路基板は、封止用絶縁樹脂層上に、
グランド電位に接続した導電性樹脂層が被着形成されて
いる。従って、従来のように金属のシールドケースを用
いなくても外部からのノイズを確実に遮断できる。ま
た、絶縁基板の周辺部に金属ケースを載置するに必要な
余白領域を設ける必要がないため、絶縁基板の小型化が
可能となる。
グランド電位に接続した導電性樹脂層が被着形成されて
いる。従って、従来のように金属のシールドケースを用
いなくても外部からのノイズを確実に遮断できる。ま
た、絶縁基板の周辺部に金属ケースを載置するに必要な
余白領域を設ける必要がないため、絶縁基板の小型化が
可能となる。
【００１０】また、導電性樹脂層のグランド電位との接
続は、グランド電位の表面配線層の一部を、封止用絶縁
樹脂層から露出するようにすれば、簡単にグランド電位
に接続するこきができる。
続は、グランド電位の表面配線層の一部を、封止用絶縁
樹脂層から露出するようにすれば、簡単にグランド電位
に接続するこきができる。
【００１１】また、グランド電位の絶縁基板の裏面に導
体膜を形成した場合には、導電性樹脂層との接続は、絶
縁基板の中央領域及び封止用絶縁樹脂層の厚みを貫くス
ルーホール導体で、また、絶縁基板の端面の一部や角部
の一部を利用したスルーホール導体で導通を図る。この
ようにすれば、表面配線層や回路構成部品の形成領域を
大きく減少させることがない。
体膜を形成した場合には、導電性樹脂層との接続は、絶
縁基板の中央領域及び封止用絶縁樹脂層の厚みを貫くス
ルーホール導体で、また、絶縁基板の端面の一部や角部
の一部を利用したスルーホール導体で導通を図る。この
ようにすれば、表面配線層や回路構成部品の形成領域を
大きく減少させることがない。
【００１２】
【発明の実施の形態】以下、本発明の回路基板につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１３】図１は、本発明に係る回路基板の断面図で
あり、図２は本発明の回路基板の特徴的な製造工程にお
ける平面図である。尚、絶縁基板１は、例えば５層の誘
電体（絶縁）層１ａ〜１ｅが積層した多層構造の基板を
例として説明するが、単板状の基板や表面にキャビティ
を形成した容器状の基板であっても構わない。
あり、図２は本発明の回路基板の特徴的な製造工程にお
ける平面図である。尚、絶縁基板１は、例えば５層の誘
電体（絶縁）層１ａ〜１ｅが積層した多層構造の基板を
例として説明するが、単板状の基板や表面にキャビティ
を形成した容器状の基板であっても構わない。
【００１４】図において、１０は回路基板であり、回路
基板１０は、積層構造の絶縁基板１の表面に表面配線層
４及び回路構成部品６を有し、さらに封止用絶縁樹脂層
７が被覆形成され、さらに、導電性樹脂層８が被覆され
て形成されている。尚、絶縁基板１が積層構造であるた
め、絶縁基板１内には内部配線層２、ビアホール導体３
が形成されている。また、絶縁基板１の裏面側には、端
子電極をかねるグランド導体膜５が形成されている。
基板１０は、積層構造の絶縁基板１の表面に表面配線層
４及び回路構成部品６を有し、さらに封止用絶縁樹脂層
７が被覆形成され、さらに、導電性樹脂層８が被覆され
て形成されている。尚、絶縁基板１が積層構造であるた
め、絶縁基板１内には内部配線層２、ビアホール導体３
が形成されている。また、絶縁基板１の裏面側には、端
子電極をかねるグランド導体膜５が形成されている。
【００１５】絶縁基板１絶縁基板１を構成する絶縁層１
ａ〜１ｅは、１層あたり例えば、５０〜３００μｍ程度
の厚みを有し、その材質としては、セラミック材料、低
温焼成化が可能な酸化物、低融点ガラス材料などが用い
られる。具体的には、セラミック材料として、例えば、
Ａ１2Ｏ3、ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、Ｍ
ｇＯ−ＴｉＯ2系などが、また、低温焼成化が可能な酸
化物としては、例えば、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、
Ｂ2Ｏ3などが選ばれる。
ａ〜１ｅは、１層あたり例えば、５０〜３００μｍ程度
の厚みを有し、その材質としては、セラミック材料、低
温焼成化が可能な酸化物、低融点ガラス材料などが用い
られる。具体的には、セラミック材料として、例えば、
Ａ１2Ｏ3、ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、Ｍ
ｇＯ−ＴｉＯ2系などが、また、低温焼成化が可能な酸
化物としては、例えば、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、
Ｂ2Ｏ3などが選ばれる。
【００１６】絶縁層１ａ〜１ｅの各層の厚み方向に貫く
ビアホール導体３が形成されている。また、絶縁層１ａ
〜１ｅの層間には、容量を形成する容量電極、インダク
タンス成分を形成する導体、ストリップ線路を形成する
導体など所定回路網を形成する内部配線層２が形成され
ている。また、絶縁層１ａの表面には、回路構成部品６
を搭載するための電極パッドや外部回路と接続する接続
端子を含む表面配線層４が形成されている。さらに、絶
縁層１ｅの裏面には、絶縁基板１をマザーボードに接合
するための端子電極や、グランド電位となるグランド導
体５が形成されている。
ビアホール導体３が形成されている。また、絶縁層１ａ
〜１ｅの層間には、容量を形成する容量電極、インダク
タンス成分を形成する導体、ストリップ線路を形成する
導体など所定回路網を形成する内部配線層２が形成され
ている。また、絶縁層１ａの表面には、回路構成部品６
を搭載するための電極パッドや外部回路と接続する接続
端子を含む表面配線層４が形成されている。さらに、絶
縁層１ｅの裏面には、絶縁基板１をマザーボードに接合
するための端子電極や、グランド電位となるグランド導
体５が形成されている。
【００１７】そして、内部配線層２、ビアホール導体
３、表面配線層４、グランド導体５は、所定回路網を構
成すべく、互いに接続されている。また、これらの導体
は、Ａｇ系（Ａｇ単体又はＡｇ−Ｐｄ、Ａｇ−Ｐｔなど
のＡｇ合金）や、Ｃｕ系（Ｃｕ単体又はＣｕ合金）を主
成分とする導体膜（導体）が用いられる。
３、表面配線層４、グランド導体５は、所定回路網を構
成すべく、互いに接続されている。また、これらの導体
は、Ａｇ系（Ａｇ単体又はＡｇ−Ｐｄ、Ａｇ−Ｐｔなど
のＡｇ合金）や、Ｃｕ系（Ｃｕ単体又はＣｕ合金）を主
成分とする導体膜（導体）が用いられる。
【００１８】回路構成部品６は、積層セラミックコンデ
ンサ、チップ抵抗器、ＳＡＷ素子、インダクタンス素
子、半導体素子など各種電子部品が例示される。
ンサ、チップ抵抗器、ＳＡＷ素子、インダクタンス素
子、半導体素子など各種電子部品が例示される。
【００１９】また、表面配線層４及び回路構成部品６を
被覆するように、絶縁基板１表面に封止用絶縁樹脂層７
が形成されている。封止用絶縁樹脂層７は、表面配線層
４及び回路構成部品６の端子部分を被覆していれば、絶
縁基板１表面全体に形成されなくても良い。
被覆するように、絶縁基板１表面に封止用絶縁樹脂層７
が形成されている。封止用絶縁樹脂層７は、表面配線層
４及び回路構成部品６の端子部分を被覆していれば、絶
縁基板１表面全体に形成されなくても良い。
【００２０】封止用絶縁樹脂層７は、エポキシ系樹脂、
フェノール系樹脂、シリコン系樹脂、ポリイミド系樹
脂、ポリエステル系樹脂などの熱硬化型樹脂、紫外線硬
化型樹脂などが例示できる。特にナフタレン骨格を含む
エポキシ系樹脂やフェノール系樹脂を用いると、加熱硬
化温度での曲げ弾性率が高く、熱硬化収縮率及び加熱硬
化温度から室温までの熱収縮率が小さく、且つ吸湿率が
小さくなるため好ましい。また、その厚みは、少なくと
も絶縁基板１の表面に実装する回路構成部品６を充分に
被覆し得る厚みを有し、例えば、０．５ｍｍ〜５ｍｍで
ある。
フェノール系樹脂、シリコン系樹脂、ポリイミド系樹
脂、ポリエステル系樹脂などの熱硬化型樹脂、紫外線硬
化型樹脂などが例示できる。特にナフタレン骨格を含む
エポキシ系樹脂やフェノール系樹脂を用いると、加熱硬
化温度での曲げ弾性率が高く、熱硬化収縮率及び加熱硬
化温度から室温までの熱収縮率が小さく、且つ吸湿率が
小さくなるため好ましい。また、その厚みは、少なくと
も絶縁基板１の表面に実装する回路構成部品６を充分に
被覆し得る厚みを有し、例えば、０．５ｍｍ〜５ｍｍで
ある。
【００２１】本発明の回路基板１０の特徴的なことは、
このような封止用絶縁樹脂層７をさらに被覆するように
金属粉末が混入された導電性樹脂層８が被覆されてい
る。しかも、導電性樹脂層８はグランド電位に接続され
ている。尚、図１では、絶縁基板１の端面（角部）に形
成されたスルーホール導体１３を介してグランド電位に
接続されているが、図示していないが最も簡単な接続構
造は、絶縁基板１の表面に形成した表面配線層４のう
ち、グランド電位の表面配線層を、封止用絶縁樹脂層７
から露出するようにして、このグランド電位の表面配線
層に導電性樹脂層８が直接被着するようにすればよい。
このような封止用絶縁樹脂層７をさらに被覆するように
金属粉末が混入された導電性樹脂層８が被覆されてい
る。しかも、導電性樹脂層８はグランド電位に接続され
ている。尚、図１では、絶縁基板１の端面（角部）に形
成されたスルーホール導体１３を介してグランド電位に
接続されているが、図示していないが最も簡単な接続構
造は、絶縁基板１の表面に形成した表面配線層４のう
ち、グランド電位の表面配線層を、封止用絶縁樹脂層７
から露出するようにして、このグランド電位の表面配線
層に導電性樹脂層８が直接被着するようにすればよい。
【００２２】ここで、導電性樹脂層８は、金属粉末とし
てニッケル、銅などの金属微粉末を用い、その金属微粉
末を、例えば封止用絶縁樹脂層７と同じ成分の樹脂中に
５〜９０％、好ましくは約２０％前後の割合で混入す
る。
てニッケル、銅などの金属微粉末を用い、その金属微粉
末を、例えば封止用絶縁樹脂層７と同じ成分の樹脂中に
５〜９０％、好ましくは約２０％前後の割合で混入す
る。
【００２３】また、封止用絶縁樹脂層７の厚みｔ7は
０．３〜５ｍｍ、好ましくは０．３〜０．５ｍｍ、導電
性樹脂層８の厚みｔ8は５〜１００μｍ、好ましくは１
０〜５０μｍの範囲とする。
０．３〜５ｍｍ、好ましくは０．３〜０．５ｍｍ、導電
性樹脂層８の厚みｔ8は５〜１００μｍ、好ましくは１
０〜５０μｍの範囲とする。
【００２４】また、導電性樹脂層８とグランド導体膜５
は、絶縁基板１に形成されたスルーホール導体１３によ
って電気的に接続されてなる。このスルーホール導体１
３についても、絶縁基板１の端部（辺部分及び角部）に
形成する以外に、回路構成部品６や表面配線導層４が形
成される領域の一部でスルーホール導体１３を形成して
も構わない。
は、絶縁基板１に形成されたスルーホール導体１３によ
って電気的に接続されてなる。このスルーホール導体１
３についても、絶縁基板１の端部（辺部分及び角部）に
形成する以外に、回路構成部品６や表面配線導層４が形
成される領域の一部でスルーホール導体１３を形成して
も構わない。
【００２５】尚、最も好ましくは、スルーホール導体１
３は、絶縁基板１の角部を利用して絶縁基板１の厚み方
向に貫くように形成することである。即ち、これによ
り、絶縁基板１の回路構成部品６や表面配線層４の形成
領域を縮小するような妨げにはならない。
３は、絶縁基板１の角部を利用して絶縁基板１の厚み方
向に貫くように形成することである。即ち、これによ
り、絶縁基板１の回路構成部品６や表面配線層４の形成
領域を縮小するような妨げにはならない。
【００２６】上述の回路基板１０の製造方法について説
明する。
明する。
【００２７】絶縁基板１となる誘電体材料、例えば、ガ
ラス−誘電体セラミック材料から成るグリーンシートを
形成する。なお、このグリーンシートは、絶縁基板１と
なる複数の基板領域からなる大型グリーンシートであ
る。
ラス−誘電体セラミック材料から成るグリーンシートを
形成する。なお、このグリーンシートは、絶縁基板１と
なる複数の基板領域からなる大型グリーンシートであ
る。
【００２８】次に、グリーンシート上の各基板領域毎
に、ビアホール導体３となる所定径の貫通孔をパンチン
グによって形成する。
に、ビアホール導体３となる所定径の貫通孔をパンチン
グによって形成する。
【００２９】次に、グリーンシート上の各基板領域毎
に、スクリーン印刷により、上述の貫通穴にＡｇ系導電
性ペーストを充填するとともに、内部配線層２となる導
体膜などを形成する。また、さらに、最外層に位置する
グリーンシート上に、表面配線層４となる導体膜、各種
電極パッドとなる導体膜を形成する。
に、スクリーン印刷により、上述の貫通穴にＡｇ系導電
性ペーストを充填するとともに、内部配線層２となる導
体膜などを形成する。また、さらに、最外層に位置する
グリーンシート上に、表面配線層４となる導体膜、各種
電極パッドとなる導体膜を形成する。
【００３０】このように各導体膜が形成されたグリーン
シートを、積層順に応じて積層一体化して、複数の基板
領域からなる未焼成状態の大型回路基板を形成する。そ
の後、必要に応じて、各回路基板の形状に応じて、分割
溝１２を形成する。
シートを、積層順に応じて積層一体化して、複数の基板
領域からなる未焼成状態の大型回路基板を形成する。そ
の後、必要に応じて、各回路基板の形状に応じて、分割
溝１２を形成する。
【００３１】次に上述の未焼成状態の基板を大気雰囲気
や中性雰囲気で焼成処理する。焼成処理は、脱バインダ
過程と焼結過程からなる。
や中性雰囲気で焼成処理する。焼成処理は、脱バインダ
過程と焼結過程からなる。
【００３２】脱バインダ過程は、例えば６００℃以下の
温度領域で行われる。また、焼成過程は、ピーク温度８
５０〜１０５０℃にて行われる。
温度領域で行われる。また、焼成過程は、ピーク温度８
５０〜１０５０℃にて行われる。
【００３３】この工程で、絶縁基板１となる各基板領域
には、回路機能素子を含む内部配線層２、ビアホール導
体３が形成され、絶縁基板１表面には表面配線層４が形
成された大型回路基板１１が得られることになる。
には、回路機能素子を含む内部配線層２、ビアホール導
体３が形成され、絶縁基板１表面には表面配線層４が形
成された大型回路基板１１が得られることになる。
【００３４】その後、必要に応じて、表面配線層４に接
続する厚膜抵抗素子や所定形状の絶縁保護膜を形成す
る。
続する厚膜抵抗素子や所定形状の絶縁保護膜を形成す
る。
【００３５】次に、絶縁基板１表面に形成された表面配
線層４上に、回路構成部品６を半田や熱硬化型導電性ペ
ーストによる接合、ワイヤボンディング接合などにより
電気的に接続する。
線層４上に、回路構成部品６を半田や熱硬化型導電性ペ
ーストによる接合、ワイヤボンディング接合などにより
電気的に接続する。
【００３６】次に、絶縁基板１表面を封止用絶縁樹脂層
７で被覆する。なお、封止の方法は、液状封止材を用い
て注型法により封止する方法、あるいは常温では固形の
封止材を用いて、トランスファーモールド法により封止
する方式を用いることができる。
７で被覆する。なお、封止の方法は、液状封止材を用い
て注型法により封止する方法、あるいは常温では固形の
封止材を用いて、トランスファーモールド法により封止
する方式を用いることができる。
【００３７】次に、封止用絶縁樹脂層７上に分割溝１２
を再度形成する。このとき、分割溝１２成形用の金型の
サイズを調節することにより、スルーホール導体１３が
大型回路基板１１表面に露出するようにする。
を再度形成する。このとき、分割溝１２成形用の金型の
サイズを調節することにより、スルーホール導体１３が
大型回路基板１１表面に露出するようにする。
【００３８】次に、封止用絶縁樹脂層７表面を金属入り
樹脂層８で封止する。なお、封止の方法は、封止用絶縁
樹脂層７の場合と同様の方法である。このとき、スルー
ホール導体１３が表面に露出している部分に導電性樹脂
層８がまたがるようにし、導電性樹脂層８とスルーホー
ル導体１３が電気的に接続するようにする。
樹脂層８で封止する。なお、封止の方法は、封止用絶縁
樹脂層７の場合と同様の方法である。このとき、スルー
ホール導体１３が表面に露出している部分に導電性樹脂
層８がまたがるようにし、導電性樹脂層８とスルーホー
ル導体１３が電気的に接続するようにする。
【００３９】最後に、分割溝１２に沿って、各基板領域
毎に大型回路基板１１を分離し、図１に示す回路基板１
０が完成する。
毎に大型回路基板１１を分離し、図１に示す回路基板１
０が完成する。
【００４０】ここで、図１に示す本発明の回路基板１０
と、図３に示す従来の回路基板２０の寸法を比較する。
と、図３に示す従来の回路基板２０の寸法を比較する。
【００４１】従来の回路基板２０は、絶縁基板２１の周
辺部に金属ケース２１が載置される部分を幅ｗ2＝２０
０〜４００μｍで設ける必要があったが、本発明の回路
基板１０はこのような部分が不要になるため、絶縁基板
１の小型化を実現できる。
辺部に金属ケース２１が載置される部分を幅ｗ2＝２０
０〜４００μｍで設ける必要があったが、本発明の回路
基板１０はこのような部分が不要になるため、絶縁基板
１の小型化を実現できる。
【００４２】また、図４（ａ）に本発明の回路基板のス
ルーホール導体１３、図４（ｂ）に従来の回路基板の接
合用凹部３３の寸法の平面図を示す。
ルーホール導体１３、図４（ｂ）に従来の回路基板の接
合用凹部３３の寸法の平面図を示す。
【００４３】図４（ｂ）に示す接合用凹部２３は、金属
ケース２２の接合用延出部２３を半田付けするととも
に、回路基板２０をマザーボードに実装する際に用いら
れるため、長径ｎ2＝１ｍｍ、短径ｓ2＝２００μｍが必
要である。これに対し、図４（ａ）に示すスルーホール
導体１３は、半径ｒ1＝２００μｍとなる。したがっ
て、このことからもデッドスペースを極小化することが
できる。
ケース２２の接合用延出部２３を半田付けするととも
に、回路基板２０をマザーボードに実装する際に用いら
れるため、長径ｎ2＝１ｍｍ、短径ｓ2＝２００μｍが必
要である。これに対し、図４（ａ）に示すスルーホール
導体１３は、半径ｒ1＝２００μｍとなる。したがっ
て、このことからもデッドスペースを極小化することが
できる。
【００４４】なお、スルーホール導体１３は裏面まで貫
通しないことが望ましい。すなわち、大型回路基板１１
に貫通孔が形成されていると、封止用絶縁樹脂層７及び
導電性樹脂層８で被覆する際に、樹脂が貫通孔に侵入し
て基板１裏側に回り込んでしまう。そして、回り込んだ
樹脂がグランド導体５に付着したり、裏面が凹凸になり
マザーボードへの実装が不能となる問題が生じる。この
ため、スルーホール導体１３は内部配線層２に接続し、
内部配線層２とグランド導体５をビアホール導体３で接
続するようにすることが望ましい。
通しないことが望ましい。すなわち、大型回路基板１１
に貫通孔が形成されていると、封止用絶縁樹脂層７及び
導電性樹脂層８で被覆する際に、樹脂が貫通孔に侵入し
て基板１裏側に回り込んでしまう。そして、回り込んだ
樹脂がグランド導体５に付着したり、裏面が凹凸になり
マザーボードへの実装が不能となる問題が生じる。この
ため、スルーホール導体１３は内部配線層２に接続し、
内部配線層２とグランド導体５をビアホール導体３で接
続するようにすることが望ましい。
【００４５】また、封止用絶縁樹脂層７、導電性樹脂層
８で絶縁基板１の表面を被覆することにより、回路基板
１０全体の強度を向上させる効果もある。
８で絶縁基板１の表面を被覆することにより、回路基板
１０全体の強度を向上させる効果もある。
【００４６】なお、本発明は上記の例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲で種々の変更
や改良を施すことは何ら差し支えない。
ではなく、本発明の要旨を逸脱しない範囲で種々の変更
や改良を施すことは何ら差し支えない。
【００４７】例えば、基板材料として多層セラミック回
路基板に代えてガラスエポキシ基板を用いてもよいこと
は言うまでもない。
路基板に代えてガラスエポキシ基板を用いてもよいこと
は言うまでもない。
【００４８】また、導電性樹脂層とグランド導体膜をビ
アホール導体により接続するようにしても良い。このこ
とにより、焼成後の大型回路基板の状態で封止樹脂が裏
面に回り込むことがないため、グランド導体とビアホー
ル導体を直接接続できる。すなわち、一旦内部配線層側
に引き回す必要がないため、デッドスペースをさらに小
さくできる。
アホール導体により接続するようにしても良い。このこ
とにより、焼成後の大型回路基板の状態で封止樹脂が裏
面に回り込むことがないため、グランド導体とビアホー
ル導体を直接接続できる。すなわち、一旦内部配線層側
に引き回す必要がないため、デッドスペースをさらに小
さくできる。
【００４９】また、グランド導体を基板表面の表面配線
層や回路構成部品が配置された部分の周辺に形成しても
良い。
層や回路構成部品が配置された部分の周辺に形成しても
良い。
【００５０】
【発明の効果】本発明の回路基板によれば、封止用絶縁
樹脂層を被覆するようにグランド電位に導通した導電性
樹脂層を形成している。従って、基板上の表面配線層及
び回路構成部品への外部ノイズの影響を防ぐことがで
き、しかも、導電性樹脂層とグランド電位との接続にお
いて、従来の金属ケースのように絶縁基板の表面の回路
構成部品等の実装領域に入り込むことがないため、絶縁
基板の小型化、回路基板の小型化を可能となる。
樹脂層を被覆するようにグランド電位に導通した導電性
樹脂層を形成している。従って、基板上の表面配線層及
び回路構成部品への外部ノイズの影響を防ぐことがで
き、しかも、導電性樹脂層とグランド電位との接続にお
いて、従来の金属ケースのように絶縁基板の表面の回路
構成部品等の実装領域に入り込むことがないため、絶縁
基板の小型化、回路基板の小型化を可能となる。
【図１】本発明の回路基板の実施の形態の一例を示す断
面図である。
面図である。
【図２】図１の回路基板が抽出される大型回路基板の平
面図である。
面図である。
【図３】従来の回路基板の実施の形態の一例を示す分解
斜視図である。
斜視図である。
【図４】図１におけるスルーホール導体と図３における
接合用凹部の寸法を比較した平面図である。
接合用凹部の寸法を比較した平面図である。
１０、２０ 回路基板
１、２１ 絶縁基板
１ａ〜１ｅ 絶縁層
２ 内部配線層
３ ビアホール導体
４ 表面配線層
５ グランド導体
６ 回路構成部品
７ 封止用絶縁樹脂層
８ 導電性樹脂層
１１ 大型回路基板
１２ 分割溝
１３ スルーホール導体
２２ 金属ケース
２３ 接合用延出部
３３ 接合用凹部
Claims (2)
- 【請求項１】 絶縁基板の表面に表面配線層及び回路構
成部品を配置するとともに、該表面配線層及び回路構成
部品を覆う封止用絶縁樹脂層を形成して成る回路基板で
あって、 前記封止用絶縁樹脂層を、グランド電位に接続し、且つ
金属粉末を含有する導電性樹脂層で被覆することを特徴
とする回路基板。 - 【請求項２】 前記表面配線層のうちグランド電位の表
面配線層の一部が、前記封止用絶縁樹脂層から露出し
て、前記導電性樹脂層に導通していることを特徴とする
請求項１記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262744A JP2003078103A (ja) | 2001-08-31 | 2001-08-31 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262744A JP2003078103A (ja) | 2001-08-31 | 2001-08-31 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003078103A true JP2003078103A (ja) | 2003-03-14 |
Family
ID=19089592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262744A Pending JP2003078103A (ja) | 2001-08-31 | 2001-08-31 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003078103A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348868B2 (en) | 2003-04-01 | 2008-03-25 | Soshin Electric Co., Ltd. | Passive component having stacked dielectric layers |
| JP2009111428A (ja) * | 2009-02-16 | 2009-05-21 | Kyocera Corp | 電子装置 |
| JP2011091451A (ja) * | 2011-02-07 | 2011-05-06 | Kyocera Corp | 電子装置 |
| JP2011254114A (ja) * | 2011-09-20 | 2011-12-15 | Kyocera Corp | 電子装置 |
-
2001
- 2001-08-31 JP JP2001262744A patent/JP2003078103A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348868B2 (en) | 2003-04-01 | 2008-03-25 | Soshin Electric Co., Ltd. | Passive component having stacked dielectric layers |
| JP2009111428A (ja) * | 2009-02-16 | 2009-05-21 | Kyocera Corp | 電子装置 |
| JP2011091451A (ja) * | 2011-02-07 | 2011-05-06 | Kyocera Corp | 電子装置 |
| JP2011254114A (ja) * | 2011-09-20 | 2011-12-15 | Kyocera Corp | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| JP4844045B2 (ja) | 電子部品及びその製造方法 | |
| JP2003502852A (ja) | 多層プリント回路板へチップを装着するための構成 | |
| EP0789390B1 (en) | A method for producing a multilayer hybrid circuit | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JPH0697315A (ja) | 回路素子モジュール | |
| JP2003188538A (ja) | 多層基板、および多層モジュール | |
| JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
| JP2003078103A (ja) | 回路基板 | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JP2003163559A (ja) | フィルタを有する回路基板 | |
| US20060236533A1 (en) | Bonding arrangement and method for LTCC circuitry | |
| JP3872378B2 (ja) | 電子装置 | |
| JP3935833B2 (ja) | 電子装置 | |
| JPH11345734A (ja) | 積層セラミックコンデンサ | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP2004047817A (ja) | 積層フェライト基板，薄型コイル部品及びそれを使用した回路装置 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JP3005615U (ja) | コンデンサアレー | |
| KR100828925B1 (ko) | 복합형 전자부품 및 그 제조방법 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JP2002359474A (ja) | 表面実装型多層回路基板 | |
| JPS5868919A (ja) | Ｌｃ複合部品 | |
| JPH11186733A (ja) | 高周波複合回路ブロック |