JP2003502852A - 多層プリント回路板へチップを装着するための構成 - Google Patents
多層プリント回路板へチップを装着するための構成Info
- Publication number
- JP2003502852A JP2003502852A JP2001504729A JP2001504729A JP2003502852A JP 2003502852 A JP2003502852 A JP 2003502852A JP 2001504729 A JP2001504729 A JP 2001504729A JP 2001504729 A JP2001504729 A JP 2001504729A JP 2003502852 A JP2003502852 A JP 2003502852A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ground plane
- printed circuit
- circuit board
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19032—Structure including wave guides being a microstrip line type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
ましくはチップをそのようなプリント回路板により密に装着するための構成に関
する。
同時焼成セラミック)を例にとって以下の説明を行うが、本発明がその他のタイ
プの多層プリント回路板に対しても適用可能であることは理解されよう。
ト回路板設計に基づいて、層数、各層のパターンの外観および寸法、異なる層間
でコンタクトを取るべき場所等々の必要な情報を含む図面が作成される。
め定められた厚さに引き延ばされる。設計に従ってそれらのテープからいろんな
パターン、なかでも、回路板の外周、後に層を互いに位置合わせさせるために使
用されるマーク、およびいわゆるビアで異なる層を互いに結びつけるためのホー
ルが打ち抜かれる。
層にパターンが印刷される。これに関して普通に用いられる方法では、導体を正
確に位置決めするためのスクリーン印刷が用いられる。それらの導体は金、銀、
あるいはその他適当な導電性材料を含む。パターンが定まると、その上に各層が
順次配置され、すべての層が定まるまで繰り返される。
700−800度(低温)でベーキングされる(co−fired、同時焼成)
。ここで、セラミック塊が焼結し、セラミックに変化する。このキュアあるいは
硬化プロセスの後は、テープとしてではなく、層として扱うのが普通である。
失および妨害につながるため使用できないことがある。マイクロ波信号の場合に
通常要求されることは導体の上または下にアース面(プレーン)が存在すること
で、このアース面は導体に追随する。片側だけにアース面を有する導体は、マイ
クロストリップと呼ばれる。そのようなストリップは通常は、片側にプリント回
路板を、反対側に空気あるいは類似の誘電体を有するように配置される。その他
の場合は、導体を上側および下側の両方をアース面で取り囲むのが好ましく、そ
の場合、この導体はストリップラインと呼ばれる。ストリップラインとアース面
との距離が導体の両側で等しい場合、そのストリップラインは対称的であると言
う。ストリップラインによって得られる1つの特徴は、例えば、いわゆるストリ
ップライン・モードにおいてマイクロ波領域で信号を送信する場合に導体からの
放射が小さいことである。これがそのような信号をそのようなやり方で送信する
理由である。マイクロストリップおよびストリップラインは多層プリント回路板
中に容易に提供でき、従ってこの目的のためにしばしば使用される。導体をアー
ス面で取り囲まれるようにするために、導体面(プレーン)およびアース面が通
常はプリント回路板中に交互に取り付けられる。
ト回路板上に装着する可能性とは別に、前記回路板中にチップを装着することも
可能である。これは、チップをアース面または空洞中の何らかのその他のキャリ
ア上に配置し、そのチップを信号搬送層へボンディング・ワイヤで接続すること
によって実現できる。これは図1に示されており、同図では、チップは既知のや
り方でマイクロストリップへ接続されている。
1つの問題は、回路板が空洞(キャビティ)を含み得ることである。空洞とは回
路板体積の損失若しくはロスを意味する。この失われた体積は回路板の構築に有
効に活用できない。
2個のチップを装着するための配置について述べている。この既知の解決法は空
洞の上に基板を装着することを含んでいる。基板は複数のビアを介してプリント
回路板へ電気的に接続され、それの裏面はチップを含んでいる。この配置の媒体
を通して空洞に装着できるチップは2個だけである。更に、この基板はプリント
回路板の上に配置されるため、プリント回路板の厚さが増えることになる。
問題に対処する。
能とする多層プリント回路板のための構成を提供することである。
ともそれの裏面に装着できるようにする構成を提供する。
方法のコンパクトさにある。本方法では、チップを並置する代わりに構築高さを
利用して重ねるように装着することを可能とする。これにより、プリント回路板
の表面はより有効に活用できる。
詳細に説明することにする。
た外観図である。参照符号1は複数の層を示す。それらの層は同じ厚さである必
要はなく、それらの上には通常は何らかの種類の導体、例えばアース面2、10
、マイクロストリップ4、対称的なストリップライン、あるいは図示の場合のよ
うに非対称なストリップライン3の形の信号搬送導体、あるいはその他適当な導
体が装着される。
体を取り付ける順序は上から見て、あるいは下から見て、必要に応じて変更され
よう。分かり易くするために、どの図面にもそれらの変形について何も示されて
いない。従って、すべての導体は1つの層の上だけに配置されているが、導体が
この特別な層中にだけ配置されることを意味していない。更に、アース面をそれ
が導体に追従するようにすることによってそれに対するアース面を構成するよう
に上層または下層中に配置することもできる。これにより、不必要に広い表面を
覆わなくてもアース面として機能することができる。前記アース面は単に導体の
すぐ上に広がって前記導体よりも十分幅広いものである。これにより、1つの同
じ層1上に異なる導体を取り付けることが可能になる。
する。空洞6はストリップライン3の少なくとも片側上で狭くなっている。この
結果、ストリップライン3はマイクロストリップ4(それの片側にだけアース面
を有する)へ移行(transition)することになる。マイクロストリッ
プ4が位置する領域であるシェルフはしばしばボンド・シェルフ(又は棚)5と
呼ばれる。空洞6の一番底には部品、しばしばチップ7が位置しており、それは
アース面10へ直接つながれる。このチップ7は、例えばボンディング・ワイヤ
などの複数の電気的コンタクト導体8によってボンド・シェルフ5上のマイクロ
ストリップ4へつながれる。
、空洞全体およびそこに取り付けられる部品が保護されない。
態を示している。図1と同じように、図2は複数の層1、2つのアース面2、1
0、ボンディング・シェルフ5上にマイクロストリップ4を備える空洞6、およ
びボンディング・ワイヤ8によってマイクロストリップ4へつながれるチップ7
を示している。
上に装着された別の複数のマイクロストリップ12とを含んでおり、これによっ
て前記マイクロストリップ12は複数のストリップライン11へパスあるいは通
過(トランジット)する。図2の例示におけるボンディング・シェルフ13は、
先に述べたボンディング・シェルフ5よりも空洞6中のずっと高い場所に位置し
ている。ボンディング・シェルフ13は、基板14を配置し、オプションとして
固定するための端として働く。基板14は、コア34、一対のアース面15、3
0、および複数の信号搬送導体であるマイクロストリップ17を含む。絶縁性表
面32が各マイクロストリップ17と各アース面30との間に設けられて、アー
ス面30とマイクロストリップ17とが基板14の同じ側に装着された場合にそ
れらの間の電気的コンタクトを回避する。アース面30の上には、部品、図示の
例ではチップ16が装着されて、それは電気的コンタクト導体(ボンディング・
ワイヤ)18によってマイクロストリップ17へつながれる。
6が内側を向くように配置される。基板14がこのような向きにある場合、マイ
クロストリップ17およびアース面30もまた空洞6の底を向く。このことは、
マイクロストリップ17が基板14の端から本質的に外へ延び出した場合に、基
板14上のマイクロストリップ17はマイクロストリップ12と電気的に接触す
ることを意味する。同様に、アース面30はボンディング・シェルフ13上のア
ース面35と電気的に接触することになろう。基板14の他方のアース面15は
、図示の場合にはボンディング・ワイヤ19である複数の電気的コンタクト導体
によってプリント回路板20の上側アース面2と電気的に接触する。第2のアー
ス面15はまた、基板14の2つのアース面15、30間に延びるビア(図面に
は示されていない)によってもアースできる。この場合はボンディング・ワイヤ
19が不要となる。
のとするために、基板14はボンディング・シェルフ13に対して接着またはは
んだ付けされるか、あるいはそれに対して何らかの適当なやり方で固定される。
下に信号搬送導体が存在しないこと、およびアース面が前記導体間に位置するこ
とが好ましく、あるいは必要である。これはそれがなかでも干渉の原因となるか
らである。この理由により、プリント回路板20はストリップライン3と導体1
1、12との間に取り付けられたアース面31を含む。しかし先に述べたように
、アース面は層1全体に広がることは必要ない。
である。例えば、ストリップライン3および導体11、12は、すべての導体が
図2の紙面内にこない(横たわらない)ように取り付けられよう。導体11、1
2は前記紙面内に設けられているので、ストリップライン3が紙面の上または下
に十分離れて延びる場合にはこの問題は一般に存在しない。後者の場合、ストリ
ップライン3とストリップライン11とは互いに電気的に直接接触することもあ
り得る。これは例えば、本例では紙面内に位置しないストリップライン3を図面
に示されていないビアへ接続することによって実現することができる。ビアは、
層1を貫通して、マイクロストリップ11を含む層まで達し、そこにおいて1つ
のマイクロストリップに接続し、それが紙面につながって、そこにおいて前記マ
イクロストリップ11と接触する。
板14のアース面15の上、すなわち基板14の上に取り付けられよう。この場
合、このチップは、チップ16がプリント回路板20へつながれるのと同じよう
にして、あるいは層1上に取り付けられた導体へ直接つながるボンディング・ワ
イヤによって、複数の導体へつながれる。
4を、これも鳥瞰図的に示している。前の図面と同じように、図3は、アース面
30上に装着され、ボンディング・ワイヤ18によってマイクロストリップ17
へつながれたチップ16およびコア34を示す。図3はまた、図2の断面の表面
を破線で示している。この図はマイクロストリップ17およびアース面30の両
方が本質的に基板14の端まで広がっていることを明瞭に示している。マイクロ
ストリップ17は前記基板の端に接近して取り付けられ、他方アース面30は同
じ側で基板表面の残りの部分を覆っている。例外は、複数の表面32がマイクロ
ストリップ17とアース面30との間に設けられていることであり、表面32は
前記マイクロストリップ17と前記アース面30との間の絶縁の役目を持つ。
るので、それらはボンディング・シェルフ13と接触することになろう。ボンデ
ィング・シェルフ13の上に位置するマイクロストリップ12、これは前記基板
14上のマイクロストリップ17に対応するのであるが、このマイクロストリッ
プに加えて、ボンディング・シェルフ13はまた、アース面30と電気的に接触
することを意図された複数のアースされた導体(図面には示されていない)を含
むことができる。更に、基板14上には2個以上のチップ16が装着されること
を理解されよう。その場合、基板14にはより多くのマイクロストリップ17が
必要となり、ボンディング・シェルフ13上にそれに対応するマイクロストリッ
プ12が必要となる。
ために、例えばすべてのアース面を示しているわけではない。この第2の実施の
形態は基本的な実施の形態の拡張であり、例示の場合には二度以上用いられてい
る。図2と同じように、図3は空洞6を有する多層プリント回路板20を示して
いる。チップ7が空洞6の底に装着される。空洞6中のもっと上のほうには基板
14が装着され、その上には空洞6の底を向いたチップ16が装着されている。
プリント回路板20はまた、複数の異なる導電性層:アース面2、10、および
ストリップライン3、11を含む。
4の実施の形態の回路板20は図2の実施の形態の回路板よりも厚く、空洞6は
より深い。更に、回路板20はより多くの層を含み、その上には複数の導体27
、28、および29が装着されている。いくつかの異なる導体が1つの同じ層上
に装着されるので、読者はより詳しい説明のために図2を参照することができる
。基板14はまた、別のチップ21を含み、それは基板14のチップ16が装着
されているのとは反対側に装着される。
の基板22は第1の基板14よりも空洞6の底から遠い場所に位置している。こ
の第2の基板22は基板14と類似した構造を有する。基板はそれぞれの面に複
数のチップ23、24、および複数のマイクロストリップ25および一対のアー
ス面26、33を含む。基板22と、その上に装着された部品であるチップ23
、24および導体は、第1の基板14と本質的に同じやり方で回路板20と電気
的に接触している。上記の図2についての説明を参照されたい。
チップ7、16を保護する。もし必要なら、基板14のアース面15の上に別の
1または複数のチップ21を装着することができる。もしも空洞6に十分な深さ
があれば、基本的な実施の形態に従う構成は一度ならず利用することができる。
これは、本発明の構成の第2の実施の形態の場合と同じように、空洞6中でもっ
と上のほうに別の基板22を装着することによって実現することができる。基本
的な実施の形態に従って、2以上の基板を同じ空洞6中にまた同じ層1の上に配
置することができる。
とができるので、プリント回路板20の表面積はもっと有効に活用できる。これ
により、回路板20をより小型化できる。
てもよい。図面や説明の中に、制御および電力供給のための導体および接続が含
まれていないことに注意されたい。更に、部品の設計は変更することができるし
、異なる材料および異なるタイプのプリント回路板を使用してもよい。
とするより汎用的な多層プリント回路板にも応用できることを理解されよう。
の特許請求の範囲のスコープ内で修正を行うことも可能であることも理解されよ
う。
る既知の方法を示しており、前記プリント回路板がそれの片側から見えている外
観図。
て示す外観図。
Claims (7)
- 【請求項1】 多層プリント回路板(20)中の導体(4)へ電気的につな
がれた少なくとも第1の部品(7)と、少なくとも1つの第1アース面(30)
および複数の信号搬送導体(17)を含む基板(14)とを含む空洞(6)を含
み、前記1つのアース面または複数のアース面(30)および信号搬送導体(1
7)が絶縁表面(32)によって互いに分離されるように配置されており、部品
(16)が複数の電気的コンタクト導体(18)によって前記信号搬送導体(1
7)へ電気的につながれている、多層プリント回路板に関する構成であって、別
の複数の信号搬送導体(12)およびアース面(35)を取り付けられる少なく
とも1つのシェルフ(13)を前記空洞(6)が含むように前記空洞(6)が前
記回路板(20)の複数の層(1)中で徐々に狭まっていく窪みによって構成さ
れていること、及び、前記基板(14)上の前記信号搬送導体(17)及び前記
1つのアース面または複数のアース面(30)が前記シェルフ(13)上の対応
する信号搬送導体12および1つのアース面または複数のアース面(35)と接
触するように前記基板(14)が前記シェルフ(13)に対して、配置且つ固定
されていることとを特徴とする、多層プリント回路板に関する構成。 - 【請求項2】 前記部品(16)が前記空洞(6)の底に向いたフリーな上
側を有することを特徴とする、請求項1の構成。 - 【請求項3】 前記基板(14)が更に第2のアース面(15)を含むこと
を特徴とする、請求項1の構成。 - 【請求項4】 複数の電気的コンタクト導体(19)によるプリント回路板
(20)のフリーな側のアース面(2)との電気的コンタクトによって前記アー
ス面(15)がアースされることを特徴とする、請求項3の構成。 - 【請求項5】 前記基板(14)を貫通する複数の導電性ビアによる前記基
板(14)上の前記アース面(30)との電気的コンタクトによって前記アース
面(15)がアースされることを特徴とする、請求項3の構成。 - 【請求項6】 前記基板(14)が第2の部品(21)を含み、前記部品(
16,21)が前記基板(14)の互いに反対側に位置するように配置されてい
ることを特徴とする、請求項1の構成。 - 【請求項7】 前記第2基板(22)が前記第1基板(14)と一般的に同
じ外観を有していることを特徴とし、ここで前記第2基板(22)が前記空洞(
6)の底から前記第1基板(14)よりも遠い場所に位置する第2シェルフ(3
6)上に取り付けられている、請求項1の構成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9902300A SE514426C2 (sv) | 1999-06-17 | 1999-06-17 | Anordning för chipmontering i kavitet i flerlagers mönsterkort |
SE9902300-4 | 1999-06-17 | ||
PCT/SE2000/001011 WO2000079845A1 (en) | 1999-06-17 | 2000-06-13 | An arrangement for mounting chips in multilayer printed circuit boards |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003502852A true JP2003502852A (ja) | 2003-01-21 |
Family
ID=20416129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001504729A Pending JP2003502852A (ja) | 1999-06-17 | 2000-06-13 | 多層プリント回路板へチップを装着するための構成 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6333856B1 (ja) |
EP (1) | EP1195079B1 (ja) |
JP (1) | JP2003502852A (ja) |
AU (1) | AU5856800A (ja) |
DE (1) | DE60029962T2 (ja) |
IL (1) | IL146913A (ja) |
SE (1) | SE514426C2 (ja) |
WO (1) | WO2000079845A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6890798B2 (en) * | 1999-06-08 | 2005-05-10 | Intel Corporation | Stacked chip packaging |
JP2002026187A (ja) * | 2000-07-07 | 2002-01-25 | Sony Corp | 半導体パッケージ及び半導体パッケージの製造方法 |
US6445591B1 (en) * | 2000-08-10 | 2002-09-03 | Nortel Networks Limited | Multilayer circuit board |
DE10109542B4 (de) | 2001-02-28 | 2004-02-05 | Siemens Ag | Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung |
SE0101042D0 (sv) | 2001-03-23 | 2001-03-23 | Ericsson Telefon Ab L M | Circulator and network |
US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
US6633005B2 (en) * | 2001-10-22 | 2003-10-14 | Micro Mobio Corporation | Multilayer RF amplifier module |
JP3662219B2 (ja) * | 2001-12-27 | 2005-06-22 | 三菱電機株式会社 | 積層高周波モジュール |
US6891239B2 (en) * | 2002-03-06 | 2005-05-10 | The Charles Stark Draper Laboratory, Inc. | Integrated sensor and electronics package |
TW571606B (en) * | 2002-06-27 | 2004-01-11 | High Tech Comp Corp | Printed circuit board |
JP2005026263A (ja) * | 2003-06-30 | 2005-01-27 | Nec Compound Semiconductor Devices Ltd | 混成集積回路 |
WO2005020288A2 (en) * | 2003-08-19 | 2005-03-03 | Vectron International | Multiple cavity/compartment package |
TW200404706A (en) * | 2003-12-05 | 2004-04-01 | Chung Shan Inst Of Science | Composite material structure for rotary-wings and its producing method |
TWI239083B (en) * | 2004-02-26 | 2005-09-01 | Advanced Semiconductor Eng | Chip package structure |
US20050231922A1 (en) * | 2004-04-16 | 2005-10-20 | Jung-Chien Chang | Functional printed circuit board module with an embedded chip |
US7359213B2 (en) * | 2004-07-09 | 2008-04-15 | The Agency For Science, Technology And Research | Circuit board |
JP2006041238A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 配線基板及び配線基板の製造方法 |
US7755457B2 (en) * | 2006-02-07 | 2010-07-13 | Harris Corporation | Stacked stripline circuits |
KR20070101579A (ko) * | 2006-04-11 | 2007-10-17 | 엘지이노텍 주식회사 | 모듈 대 모듈 연결구조를 갖는 패키지 시스템 |
US9713258B2 (en) * | 2006-04-27 | 2017-07-18 | International Business Machines Corporation | Integrated circuit chip packaging |
JP5100081B2 (ja) * | 2006-10-20 | 2012-12-19 | 新光電気工業株式会社 | 電子部品搭載多層配線基板及びその製造方法 |
US7626827B2 (en) * | 2007-09-07 | 2009-12-01 | Kla-Tencor Corporation | High density in-package microelectronic amplifier |
US9293350B2 (en) * | 2008-10-28 | 2016-03-22 | Stats Chippac Ltd. | Semiconductor package system with cavity substrate and manufacturing method therefor |
US8116090B2 (en) * | 2009-04-09 | 2012-02-14 | Bae Systems Information And Electronic Systems Integration Inc. | Low temperature co-fired ceramic (LTCC) transmit/receive (T/R) assembly utilizing ball grid array (BGA) technology |
FR2945379B1 (fr) * | 2009-05-05 | 2011-07-22 | United Monolithic Semiconductors Sa | Composant miniature hyperfrequences pour montage en surface |
US8519270B2 (en) * | 2010-05-19 | 2013-08-27 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
US8879276B2 (en) * | 2011-06-15 | 2014-11-04 | Power Gold LLC | Flexible circuit assembly and method thereof |
EP2916384B1 (en) * | 2012-11-02 | 2019-05-08 | NEC Corporation | Semiconductor package and mounting structure thereof |
JP6015508B2 (ja) * | 2013-03-18 | 2016-10-26 | 富士通株式会社 | 高周波モジュール |
US9190389B2 (en) | 2013-07-26 | 2015-11-17 | Infineon Technologies Ag | Chip package with passives |
US9070568B2 (en) * | 2013-07-26 | 2015-06-30 | Infineon Technologies Ag | Chip package with embedded passive component |
US9190355B2 (en) | 2014-04-18 | 2015-11-17 | Freescale Semiconductor, Inc. | Multi-use substrate for integrated circuit |
CN109417673A (zh) * | 2016-04-14 | 2019-03-01 | 罗伯特·博世有限公司 | 模制成型的互连微机电系统(mems)装置封装体 |
DE102018100946A1 (de) * | 2018-01-17 | 2019-07-18 | Osram Opto Semiconductors Gmbh | Bauteil und verfahren zur herstellung eines bauteils |
EP3582259B1 (en) * | 2018-06-11 | 2021-11-03 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Stepped component assembly accommodated within a stepped cavity in component carrier |
US11540395B2 (en) * | 2018-10-17 | 2022-12-27 | Intel Corporation | Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5586354U (ja) * | 1978-12-11 | 1980-06-14 | ||
JPS6010764A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | 半導体装置 |
JPH04219966A (ja) * | 1990-12-20 | 1992-08-11 | Fujitsu Ltd | 半導体素子 |
JPH06112344A (ja) * | 1992-09-25 | 1994-04-22 | Hitachi Ltd | 集積回路モジュール |
JPH10135406A (ja) * | 1996-11-01 | 1998-05-22 | Nec Corp | 半導体装置の実装構造 |
JPH1187549A (ja) * | 1997-07-18 | 1999-03-30 | Lucent Technol Inc | Rf・icパッケージ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900001273B1 (ko) * | 1983-12-23 | 1990-03-05 | 후지쑤 가부시끼가이샤 | 반도체 집적회로 장치 |
US5237204A (en) * | 1984-05-25 | 1993-08-17 | Compagnie D'informatique Militaire Spatiale Et Aeronautique | Electric potential distribution device and an electronic component case incorporating such a device |
JPH07221211A (ja) * | 1994-02-03 | 1995-08-18 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2682477B2 (ja) * | 1994-11-16 | 1997-11-26 | 日本電気株式会社 | 回路部品の実装構造 |
US5766975A (en) * | 1995-01-09 | 1998-06-16 | Integrated Device Technology, Inc. | Packaged integrated circuit having thermal enhancement and reduced footprint size |
SE9502326D0 (sv) * | 1995-06-27 | 1995-06-27 | Sivers Ima Ab | Mikrovågskrets, sådan krets av kapslat utförande, samt användning av mikrovågskretsen i ett kretsarrangemang |
DE19743356A1 (de) * | 1997-09-30 | 1999-04-08 | Bosch Gmbh Robert | Thermophotovoltaischer Generator |
-
1999
- 1999-06-17 SE SE9902300A patent/SE514426C2/sv unknown
-
2000
- 2000-06-13 DE DE60029962T patent/DE60029962T2/de not_active Expired - Lifetime
- 2000-06-13 JP JP2001504729A patent/JP2003502852A/ja active Pending
- 2000-06-13 EP EP00944476A patent/EP1195079B1/en not_active Expired - Lifetime
- 2000-06-13 WO PCT/SE2000/001011 patent/WO2000079845A1/en active IP Right Grant
- 2000-06-13 IL IL14691300A patent/IL146913A/xx not_active IP Right Cessation
- 2000-06-13 AU AU58568/00A patent/AU5856800A/en not_active Abandoned
- 2000-06-16 US US09/594,485 patent/US6333856B1/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5586354U (ja) * | 1978-12-11 | 1980-06-14 | ||
JPS6010764A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | 半導体装置 |
JPH04219966A (ja) * | 1990-12-20 | 1992-08-11 | Fujitsu Ltd | 半導体素子 |
JPH06112344A (ja) * | 1992-09-25 | 1994-04-22 | Hitachi Ltd | 集積回路モジュール |
JPH10135406A (ja) * | 1996-11-01 | 1998-05-22 | Nec Corp | 半導体装置の実装構造 |
JPH1187549A (ja) * | 1997-07-18 | 1999-03-30 | Lucent Technol Inc | Rf・icパッケージ |
Also Published As
Publication number | Publication date |
---|---|
AU5856800A (en) | 2001-01-09 |
IL146913A0 (en) | 2002-08-14 |
WO2000079845A1 (en) | 2000-12-28 |
US6333856B1 (en) | 2001-12-25 |
SE9902300D0 (sv) | 1999-06-17 |
DE60029962T2 (de) | 2007-02-15 |
DE60029962D1 (de) | 2006-09-21 |
EP1195079B1 (en) | 2006-08-09 |
IL146913A (en) | 2005-11-20 |
SE514426C2 (sv) | 2001-02-19 |
EP1195079A1 (en) | 2002-04-10 |
SE9902300L (sv) | 2000-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003502852A (ja) | 多層プリント回路板へチップを装着するための構成 | |
JP3732927B2 (ja) | 多層配線基板 | |
US6646516B2 (en) | Complex circuit board, nonreciprocal circuit device, resonator, filter, duplexer, communications device, circuit module, complex circuit board manufacturing method, and nonreciprocal circuit device manufacturing method | |
US6700076B2 (en) | Multi-layer interconnect module and method of interconnection | |
US20200168525A1 (en) | Integrated circuit chip packaging | |
JPH0321089B2 (ja) | ||
US6683260B2 (en) | Multilayer wiring board embedded with transmission line conductor | |
US20020074654A1 (en) | Wiring substrate, wiring board, and wiring substrate mounting structure | |
JP3786545B2 (ja) | 配線基板とその接続構造 | |
JP4278326B2 (ja) | 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移 | |
JP2002289737A (ja) | 配線基板およびそれを用いた配線基板モジュール | |
JPH11176987A (ja) | 高周波用電力増幅器 | |
JP3081786B2 (ja) | 高周波半導体装置 | |
US20060236533A1 (en) | Bonding arrangement and method for LTCC circuitry | |
JP3762109B2 (ja) | 配線基板の接続構造 | |
JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
JP2784523B2 (ja) | 電子部品搭載用基板 | |
JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
JP2003078103A (ja) | 回路基板 | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
JP2003197810A (ja) | 電子部品 | |
JP2874409B2 (ja) | 集積回路用パッケージ | |
JP2002198712A (ja) | 導波管変換基板及び高周波モジュール | |
JP2001244409A (ja) | 高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |