DE10109542B4 - Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung - Google Patents

Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung Download PDF

Info

Publication number
DE10109542B4
DE10109542B4 DE10109542A DE10109542A DE10109542B4 DE 10109542 B4 DE10109542 B4 DE 10109542B4 DE 10109542 A DE10109542 A DE 10109542A DE 10109542 A DE10109542 A DE 10109542A DE 10109542 B4 DE10109542 B4 DE 10109542B4
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
arrangement according
arrangement
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10109542A
Other languages
English (en)
Other versions
DE10109542A1 (de
Inventor
Björn Dr.rer.nat. Heismann
Helmut Dipl.-Ing. Winkelmann
Quirin Dr.rer.nat. Spreiter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10109542A priority Critical patent/DE10109542B4/de
Priority to IL14804102A priority patent/IL148041A0/xx
Priority to JP2002044138A priority patent/JP2002359476A/ja
Priority to US10/085,302 priority patent/US6934160B2/en
Publication of DE10109542A1 publication Critical patent/DE10109542A1/de
Application granted granted Critical
Publication of DE10109542B4 publication Critical patent/DE10109542B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Light Receiving Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Anordnung zur elektrischen Verbindung eines auf einer Leiterplatte angebrachten Bauelementes (4) mit einer flexiblen Schichtanordnung(2),
– wobei in der Schichtanordnung (2) umgeben von elektrisch isolierenden Schichten (11) mindestens eine elektrisch leitfähige Schicht mit einer Vielzahl nebeneinander liegender Leiterbahnen (6) aufgenommen ist,
– wobei die flexible Schichtanordnung (2) zur Ausbildung eines festen Abschnitts (1) mit mindestens einer das Bauelement (4) aufweisenden Leiterplatte (8) fest verbunden ist, und
– wobei zur Kontaktierung der Leiterbahnen (6) im Bereich des festen Abschnitts (1) eine die Leiterplatte (8) durchgreifende, bis zu den Leiterbahnen (6) reichende Ausnehmung (5) vorgesehen ist.

Description

  • Die Erfindung betrifft eine Anordnung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung, die insbesondere zur Verbindung eines Detektormoduls eines Röntgen-Computertomographen mit einer nachgeschalteten Auswertelektronik geeignet ist.
  • Eine solche Anordnung ist aus der DE 196 17 055 C1 bekannt. Die bekannte Anordnung eignet sich nicht zur Herstellung einer Vielzahl von Kontakten auf engstem Raum. Das herkömmliche bonding-Verfahren zur Kontaktierung kann bei einer derartigen Anordnung nicht verwendet werden.
  • Nach dem Stand der Technik sind Anordnungen bekannt, bei denen zwei feste Abschnitte über einen flexiblen Abschnitt beweglich miteinander verbunden sind. Solche Anordnungen werden z.B. zum Aufbau von Detektormodulen für Röntgen-Computertomographen verwendet. Dabei ist auf dem einen festen Abschnitt ein Photodiodenarray aufgenommen. Die einzelnen Photodioden des Photodiodenarrays sind über im flexiblen Abschnitt aufgenommene Leiterbahnen mit einem auf dem anderen festen Abschnitt montierten Stecker verbunden. Der Stecker wiederum dient zum Anschluss des Detektormoduls an eine nachgeschaltete digitalisierende Elektronik.
  • Der flexible Abschnitt besteht üblicherweise aus einer Mehrzahl an Schichten. Dabei besteht zumindest eine der Schichten aus einer Vielzahl nebeneinander liegender Leiterbahnen, welche mit einer elektrisch isolierenden Schicht umgehen sind. Diese Schicht kann nach Art einer Sandwichstruktur beidseitig mit elektrisch leitenden Abschirmschichten überdeckt sein, welche wiederum von einer elektrisch isolierenden Schicht umgeben sind. Zur Bildung der festen Abschnitte ist der vor beschriebene flexible Schichtaufbau durch an dessen Ober- und/oder Unterseite aufgeklebte Leiterplatten versteift. Auf den Leiterplatten sind die jeweiligen Bauelemente montiert. Deren Anschlüsse sind mittels die Leiterplatten durchdringenden Durchkontaktierungen mit den Leiterbahnen verbunden. Wegen der relativ geringen Breite der festen Abschnitte ist es zur Schaffung einer geeigneten flächigen Anordnung der Durchkontaktierungen bereits bei einem 16 Photodiodenaufweisenden Photodiodenarray erforderlich, eine relativ langgestreckte Leiterbahnstruktur auf der Leiterplatte aufzubringen. Das Vorsehen einer solchen langgestreckten Leiterbahnenstruktur ist der Abschirmung abträglich.
  • Detektormodule für moderne Röntgen-Computertomographen mit mehrzeiligen Detektoren benötigen Photodiodenarrays mit z.B. 16 × 16 Photodioden. Die Herstellung der 16-fachen Anzahl herkömmlicher Durchkontaktierungen würde zumindest das 16-fache der für die Verbindung der Durchkontaktierungen mit den Anschlüssen notwendigen Fläche für die Leiterbahnstruktur erfordern. Eine vorgegebene Baugröße für das Detektormodul könnte nicht mehr eingehalten werden. Außerdem führt eine derartig große Fläche einer die Durchkontaktierung ermöglichenden Leiterbahnstruktur zu erheblichen Abschirmungsproblemen.
  • Die DE 36 06 621 A1 beschreibt eine Anordnung, welche aus einer Schichtabfolge von elektrisch isolierenden und elektrisch leitfähigen Schichten gebildet ist.
  • Aus der WO 83/03943 A1 ist ein Verfahren zur Herstellung einer Leiterplattenanordnung zur Herstellung von "bubble memories" beschrieben. Dabei ist auf einem festen Substrat eine aus isolierenden und leitfähigen Schichten bestehende Schichtanordnung angebracht. Eine Kontaktierung durchgreift die Schichtanordnung und reicht bis zur Oberfläche der Leiterplatte. Eine Vielzahl von Kontakten kann mit dem bekannten Verfahren nicht auf engstem Raum erzielt werden.
  • Die WO 00/79845 A1 betrifft eine Multilayer-Schaltung, die aus einer Vielzahl übereinander gestapelter Chips besteht. Innerhalb der Multilayer-Schaltung ist eine Ausnehmung vorgesehen, in welcher die Kontaktierung der Chips untereinander sich befindet.
  • Die DE 35 02 744 C2 betrifft eine flexible Leiterplatte mit Bereichen unterschiedlicher Flexibilität, wobei ein Bereich geringerer Flexibilität dadurch entsteht, dass in diesem Bereich die elektrisch leitende Schicht fehlt. Zwischen Bereichen geringer und hoher Flexibilität liegt ein Übergangsbereich, in dem die Dicke der elektrisch leitenden Schicht kontinuierlich abnimmt.
    •
  • Aufgabe der Erfindung ist es, die Nachteile nach dem Stand der Technik zu beseitigen. Es soll insbesondere eine Anordnung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung angegeben werden, mit der eine große Zahl von in einem flexiblen Abschnitt aufgenommenen Leiterbahnen auf einer möglichst kleinen Fläche kontaktiert werden kann.
  • Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Zweckmäßige Ausgestaltungen ergeben sich aus den Merkmalen der Ansprüche 2 bis 11.
  • Nach der Erfindung wird diese Aufgabe durch die Merkmale des kennzeichnenden teils des Patentandspruches 1 gelöst. – Das Vorsehen einer bis zu den Leiterbahnen reichenden Ausnehmung ermöglicht eine unmittelbare Kontaktierung des Bauelements mit den Leiterbahnen. Die Kontaktierung kann z.B. mittels herkömmlicher bonding-Technik erfolgen. Damit wird in vorteilhafter Weise erreicht, dass eine Vielzahl an Leiterbahnen auf einer relativ kleinen Fläche kontaktierbar ist. Die bei der Herstellung einer großen Anzahl herkömmlicher Durchkon taktierungen entstehenden Abschirmungsprobleme werden vermieden.
    •
  • Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Hierin zeigen:
  • 1 eine Draufsicht auf eine erfindungsgemäße Anordnung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung,
  • 2 eine Teilquerschnittsansicht nach 1 und
  • 3 eine Teilquerschnittsansicht einer weiteren erfindungsgemäß Anordnung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung.
  • 1 zeigt eine Draufsicht auf eine erfindungsgemäße Anordnung. Ein erster fester Abschnitt 1 ist mittels einer flexiblen Schichtanordnung 2 mit einem zweiten festen Abschnitt 3 beweglich verbunden. Auf dem ersten festen Abschnitt 1 ist ein aus 16 × 16 Photodioden gebildetes Photodiodenarray 4 aufgenommen. Der erste 1 und der zweite feste Abschnitt 3 sind durch Aufkleben einer herkömmlichen Leiterplatte auf die flexible Schichtanordnung 2 gebildet. Eine im ersten festen Abschnitt 1 vorgesehene Rusnehmung 5 durchgreift die Leiterplatte und reicht bis in die flexible Schichtanordnung, und zwar bis zu einer darin aus einer Vielzahl nebeneinander liegender Leiterbahnen 6 gebildeten Schicht. Die Leiterbahnen 6 reichen bis zum zweiten festen Abschnitt 3. Dort ist auf einer weiteren Leiterplatte ein Stecker 7 montiert. Die Kontakte des Steckers 7 sind mittels herkömmlicher Durchkontaktierungen mit den Leiterbahnen 6 verbunden (hier nicht gezeigt). Es ist aber auch möglich, die Kontakte des Steckers 7 mittels einer weiteren Ausnehmung unmittelbar mit den Leiterbahnen 6 zu kontaktieren.
  • 2 zeigt eine Teilquerschnittsansicht der Anordnung nach 1. Die flexible Schichtanordnung 2 weist eine aus mehreren aus nebeneinander liegenden Leiterbahnen 6 gebildete Schicht auf. Diese Schicht ist durch Zwischenschaltung bzw. Umgeben mit elektrisch isolierenden Schichten 11 gegenüber der Umgebung elektrisch isoliert. Die elektrisch isolierenden Schichten 11 können z.B. aus Polyamid, die Leiterbahnen 6 in herkömmlicher Weise aus Kupfer, Silber oder dgl. hergestellt sein. Zur Bildung eines festen Abschnitts 1 der Anordnung ist die flexible Schichtanordnung 2 beidseitig mit einer herkömmlichen Leiterplatte 8, z.B. mittels Kleben, fest verbunden. Die Leiterplatten 8 weisen an ihrer zur Umgebung weisenden Außenseite jeweils eine zu Abschirmzwecken dienende Metallisierung 9 auf. Die Metallisierungen 9 der Leiterplatten 8 sind mittels einer herkömmlichen Durchkontaktierung 10 elektrisch leitend miteinander verbunden. Die Metallisierungen 9 sind in herkömmlicher Weise mit einem elektrisch isolierenden Lack (hier nicht gezeigt) überdeckt.
  • Die Ausnehmung 5 durchgreift die Leiterplatte 8 und die darunter befindliche oberste elektrisch isolierende Schicht 11 der flexiblen Schichtanordnung 2; sie reicht bis zu den in der flexiblen Schichtanordnung 2 aufgenommenen Leiterbahnen 6. Die Leiterbahnen 6 sind mit einer Kontaktierung 12 unmittelbar mit dem Photodiodenarray 4 elektrisch leitend verbunden. Die Kontaktierung 12 wird zweckmäßigerweise mittels bonding-Technik hergestellt. Die Ausnehmung 5 kann nach der Herstellung der Kontaktierung 12 mit einer elektrisch isolierenden Vergussmasse 13 verfüllt werden.
  • Bei dem in 3 gezeigten Ausführungsbeispiel ist die Ausnehmung 5 stufenförmig ausgebildet. Durch diese besondere Ausbildung der Ausnehmung 5 können mehrere übereinander liegende Schichten an Leiterbahnen 6 unmittelbar mittels bonding-Technik kontaktiert werden.
  • Die in der Schichtanordnung 2 aufgenommenen Schichten können eine Dicke im Bereich von 50 bis 500 μm aufweisen. Bei den zur Herstellung der festen Abschnitte 1, 3 benutzen Leiterplatten kann es sich um herkömmliches Leiterplattenmaterial, z.B. FR4, handeln.
  • Nach einer weiteren vorteilhaften, in der Zeichnung nicht dargestellten, Ausgestaltung ist auf der bauelementseitigen Oberseite der Leiterplatte 8 eine Metallschicht aufgebracht. Sofern als Bauelement ein Photodiodenarray verwendet wird, kann jeweils einer der Kontakte jeder Photodiode mit der Metallschicht verbunden werden. Die Metallschicht ist mit der Masse verbunden. Der andere Kontakt kann dann unmittelbar mittels bonding-Technik mit einer in der Ausnehmung 5 freigelegten Leiterbahn 6 verbunden werden.
  • Die Ausnehmung 5 muss nicht unbedingt im Bereich der Leiterplatte 6 vorgesehen sein. Es ist auch denkbar, das Bauelement 4 in der Nähe des einen Endes des festen Abschnitts 1, 3 zu montieren. In diesem Fall kann die Ausnehmung 5 in der flexiblen Schichtanordnung 2 vorgesehen sein. Die Kontaktierung 12 wird in diesem Fall vom auf dem festen Abschnitt montierten Bauelement 5 zu der Ausnehmung 5 geführt, welche in der flexiblen Schichtanordnung 2 in der Nähe des festen Abschnitts 1, 3 vorgesehen ist.

Claims (11)

  1. Anordnung zur elektrischen Verbindung eines auf einer Leiterplatte angebrachten Bauelementes (4) mit einer flexiblen Schichtanordnung (2), – wobei in der Schichtanordnung (2) umgeben von elektrisch isolierenden Schichten (11) mindestens eine elektrisch leitfähige Schicht mit einer Vielzahl nebeneinander liegender Leiterbahnen (6) aufgenommen ist, – wobei die flexible Schichtanordnung (2) zur Ausbildung eines festen Abschnitts (1) mit mindestens einer das Bauelement (4) aufweisenden Leiterplatte (8) fest verbunden ist, und – wobei zur Kontaktierung der Leiterbahnen (6) im Bereich des festen Abschnitts (1) eine die Leiterplatte (8) durchgreifende, bis zu den Leiterbahnen (6) reichende Ausnehmung (5) vorgesehen ist.
  2. Leiterplattenanordnung nach Anspruch 1, wobei in der flexiblen Schichtanordnung (2) mehrere übereinander angeordnete und durch elektrisch isolierende Schichten (11) voneinander getrennte, elektrisch leitfähige Schichten aufgenommen sind.
  3. Leiterplattenanordnung nach Anspruch 2, wobei die Ausnehmung (5) stufenartig ausgebildet ist, so dass die Leiterbahnen (6) jeder Schicht kontaktierbar sind.
  4. Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, wobei die den Oberflächen der flexiblen Schichtanordnung (2) am nächsten gelegenen elektrisch leitfähigen Schichten als Abschirmschichten ausgebildet sind.
  5. Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, wobei die elektrisch isolierende Schicht (11) aus Polyamid hergestellt ist.
  6. Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, wobei das Bauelement (4) eine Vielzahl von Photodioden aufweist.
  7. Leiterplattenanordnung nach Anspruch 6, wobei jeweils einer der beiden Kontakte der Photodioden mit einer auf dem festen Abschnitt (1) aufgebrachten Metallschicht verbunden ist.
  8. Leiterplattenanordnung nach Anspruch 6 oder 7, wobei der andere Kontakt der Photodioden jeweils mit einer dafür vorgesehenen Leiterbahn (6) verbunden ist.
  9. Leiterplattenanordnung nach einem der Ansprüche 6 bis 8, wobei die Kontaktierung (12) mittels bonding-Technik unmittelbar zwischen dem anderen Kontakt der Photodiode und der Leiterbahn (6) hergestellt ist.
  10. Leiterplattenanordnung nach einem der vorhergehenden Ansprüche, wobei die Ausnehmung (5) und die darin befindliche Kontaktierung (12) mit einer Vergussmasse (13), vorzugsweise einem Kunststoff, verfüllt ist.
  11. Verwendung einer Leiterplattenanordnung nach einem der vorhergehenden Ansprüche in einem Detektormodul für einen Röntgen-Computertomographen.
DE10109542A 2001-02-28 2001-02-28 Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung Expired - Fee Related DE10109542B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10109542A DE10109542B4 (de) 2001-02-28 2001-02-28 Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung
IL14804102A IL148041A0 (en) 2001-02-28 2002-02-06 Printed circuit board arrangement
JP2002044138A JP2002359476A (ja) 2001-02-28 2002-02-21 プリント板装置
US10/085,302 US6934160B2 (en) 2001-02-28 2002-02-28 Printed circuit board arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10109542A DE10109542B4 (de) 2001-02-28 2001-02-28 Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung

Publications (2)

Publication Number Publication Date
DE10109542A1 DE10109542A1 (de) 2002-09-12
DE10109542B4 true DE10109542B4 (de) 2004-02-05

Family

ID=7675744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10109542A Expired - Fee Related DE10109542B4 (de) 2001-02-28 2001-02-28 Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung

Country Status (4)

Country Link
US (1) US6934160B2 (de)
JP (1) JP2002359476A (de)
DE (1) DE10109542B4 (de)
IL (1) IL148041A0 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808866B2 (en) * 2002-05-01 2004-10-26 Mektec Corporation Process for massively producing tape type flexible printed circuits
JP2004219318A (ja) * 2003-01-16 2004-08-05 Hamamatsu Photonics Kk 放射線検出器
TWI228804B (en) * 2003-07-02 2005-03-01 Lite On Semiconductor Corp Chip package substrate having flexible printed circuit board and method for fabricating the same
DE10336634B3 (de) * 2003-08-08 2005-02-03 Siemens Ag Elektronisches Gerät
US7489516B2 (en) * 2004-11-24 2009-02-10 General Electric Company Digital CT detector module methods and apparatus
DE102006052459A1 (de) * 2006-11-07 2008-06-05 Siemens Ag Elektronikgehäuse mit Standardinterface
JP5370714B2 (ja) * 2007-05-31 2013-12-18 ソニー株式会社 光導波路、および信号処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983003943A1 (en) * 1982-05-03 1983-11-10 Motorola, Inc. Improved bonding means and methods for polymer coated devices
DE3606621A1 (de) * 1985-03-01 1986-09-04 Rogers Corp., Rogers, Conn. Loetstellenfreie verbindungsvorrichtung und verfahren zur herstellung einer loetstellenfreien verbindung unter verwendung einer derartigen vorrichtung
DE3502744C2 (de) * 1984-06-27 1989-06-08 Nippon Mektron, Ltd., Tokio/Tokyo, Jp
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
WO2000079845A1 (en) * 1999-06-17 2000-12-28 Telefonaktiebolaget Lm Ericsson (Publ) An arrangement for mounting chips in multilayer printed circuit boards

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
US5121297A (en) * 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US6292529B1 (en) * 1999-12-15 2001-09-18 Analogic Corporation Two-dimensional X-ray detector array for CT applications
US6465882B1 (en) * 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6658082B2 (en) * 2000-08-14 2003-12-02 Kabushiki Kaisha Toshiba Radiation detector, radiation detecting system and X-ray CT apparatus
DE10116222A1 (de) * 2001-03-30 2002-10-17 Siemens Ag Detektor für Röntgen-Computertomograph

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983003943A1 (en) * 1982-05-03 1983-11-10 Motorola, Inc. Improved bonding means and methods for polymer coated devices
DE3502744C2 (de) * 1984-06-27 1989-06-08 Nippon Mektron, Ltd., Tokio/Tokyo, Jp
DE3606621A1 (de) * 1985-03-01 1986-09-04 Rogers Corp., Rogers, Conn. Loetstellenfreie verbindungsvorrichtung und verfahren zur herstellung einer loetstellenfreien verbindung unter verwendung einer derartigen vorrichtung
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
WO2000079845A1 (en) * 1999-06-17 2000-12-28 Telefonaktiebolaget Lm Ericsson (Publ) An arrangement for mounting chips in multilayer printed circuit boards

Also Published As

Publication number Publication date
DE10109542A1 (de) 2002-09-12
US20020126460A1 (en) 2002-09-12
IL148041A0 (en) 2002-09-12
US6934160B2 (en) 2005-08-23
JP2002359476A (ja) 2002-12-13

Similar Documents

Publication Publication Date Title
DE69302400T2 (de) Testanordnung mit filmadaptor fuer leiterplatten
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE4002025C2 (de) Leiterplatte
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE19734794A1 (de) Verdrahtungsteil und Leiterrahmen mit dem Verdrahtungsteil
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE3447556A1 (de) Multilayer-leiterverbindung
DE69020204T2 (de) Mehrschichtige gedruckte Leiterplatte.
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
EP2198484B1 (de) Elektrische schaltanordnung mit einem mid-schaltungsträger und einer damit verbundenen verbindungsschnittstelle
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
DE10109542B4 (de) Anordung zur Verbindung eines auf einer Leiterplatte angebrachten Bauelementes mit einer flexiblen Schichtanordnung
DE60013659T2 (de) Schaltungsplatte mit seitlichen Verbindungen
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE102012105488A1 (de) Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute
DE102005053398B4 (de) Leistungshalbleitermodul
DE112017000403T5 (de) Geschirmter, gefalteter Steckverbinder für einen Sensor
WO2011003647A1 (de) Leiterplatte
DE3512237A1 (de) Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten
EP2710864B1 (de) Schaltungsträger
DE19816794A1 (de) Leiterplattenverbund
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102017202329A1 (de) Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
DE10063251B4 (de) Kontaktanordnung zur Verbindung eines Steckers mit hoher Kontaktdichte mit einer Leiterplatte
DE19943388B4 (de) Vorrichtung zum Prüfen von Leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee